JPH0338047A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0338047A
JPH0338047A JP1173212A JP17321289A JPH0338047A JP H0338047 A JPH0338047 A JP H0338047A JP 1173212 A JP1173212 A JP 1173212A JP 17321289 A JP17321289 A JP 17321289A JP H0338047 A JPH0338047 A JP H0338047A
Authority
JP
Japan
Prior art keywords
chip
image
center
mark
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1173212A
Other languages
English (en)
Other versions
JP2658405B2 (ja
Inventor
Yasuo Oikawa
及川 恭穂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1173212A priority Critical patent/JP2658405B2/ja
Publication of JPH0338047A publication Critical patent/JPH0338047A/ja
Application granted granted Critical
Publication of JP2658405B2 publication Critical patent/JP2658405B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、特にチップをグイボンデ
ィングするに先立ち、チップ上に不良マークが有るか無
いかを判定する方法に関し。
フルカットウェハを構成する各種の寸法及び各種のパタ
ーンを有するチップに対して、不良マークの有無の判定
を確実に行う方法を目的とし。
(1)フルカットウェハをテーブルに載置し、該テーブ
ルを移動して、不良マークの有無を判定しようとする被
判定チップの中心部をカメラ下に設定し、下方から照明
して画像を取り込み、その画像からチップの外形を認識
し、その外形から中心位置を算出し1次いで、上方から
照明して画像を取り込み、被判定チップ中心位置におけ
る不良マーク有無をマーク検出部で検出判定する半導体
装置の製造方法、及び〔2〕フルカツトウエハをテーブ
ルに載置し、まず不良マークの有無を判定しようとする
被判定チップの1コーナーの画像をカメラで取り込み、
その1コーナー端の位置を認識し9次いでテーブルを移
動して該lコーナーの対角にある対角コーナーの画像を
取り込んで対角コーナー端の位置を認識し1次いで該l
コーナー端と該対角コーナー端を結ぶ線分の中心の画像
を取り込んで、該中心における不良マーク有無をマーク
検出部で検出判定する半導体装置の製造方法により構成
する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特にチップをグ
イボンディングするに先立ち、チップ上面に不良マーク
が有るか無いかを判定する方法に関する。
不良マーク(通常はインクマーク)の塗布された不良チ
ップを含むフルカットウェハから、良品チップを選択し
てグイボンディングする際、X−Y 5−−フルにセッ
トされたフルカットウェハの1チツプを含む領域をCC
Dカメラで撮像し1画像処理によりチップ外形を認識し
、そのチップ外形端の位置データからチップの中心部の
位置データを算出し2次いで、その中心部における不良
マークの有無を検出判定し、不良マークの無い良品チッ
プを選択してグイボンディングすることが行われている
この際、各種のパターン、各種の寸法を有するチップに
対して不良マークの有無の判定を確−実に行う必要があ
る。
〔従来の技術〕
従来行われているフルカットウェハのチップ上の不良マ
ークの認識方法、及びそれに続くグイボンディング方法
について説明する。
第6図に示す不良マーク認識装置■の模式図は従来使用
されている不良マーク認識装置の模式図で、lはフルカ
ットウェハ、3はX−Yテーブル。
31はX−Yテーブル(固定部)、32は台、 41は
上部光源、5はCCDカメラ、51はレンズ、6は画像
処理部、61は演算処理部、62はマーク検出部。
7はX−Yテーブル駆動部、8は制御部を表す。
第7図は不良マークの入ったフルカットウェハを示し、
lはフルカットウェハ、2はチップ、 21は不良マー
クを表す。
不良マークは、予めチップをウェハ状態でチップ毎に測
定プローバによりテストし、不良となったチップの上面
の中心部にインクによりほぼ円形に塗布されている。こ
の不良マークは周囲のチップを汚染させないため、また
インク消費量の節減のため、マーク確認ができる限り、
小さいことが望ましい。
フルカットウェハ1は裏面にUVテープ(紫外線をあて
ると接着力が減少する)が接着されていて、スクライブ
ラインはUVテープの途中まで切り込まれており、各チ
ップは0.1mm程度の幅のスクライブラインで隔てら
れて並んでいる。
まず、x−yテーブル3にフルカットウェハlを載せ、
不良マークの有無を判定しようとするチップの画像を取
り込む位置にX−Yテーブル3を移動する。上部光源4
1によりフルカットウェハ1の上面に光をあて、チップ
全体を含む像をCCDカメラ5により撮像する。画像は
2例えば255×255の画素に分解されて取り込まれ
る。
第8図はCCDカメラ5に取り込まれるチップの画像を
模式的に示し、2は被判定チップ、 21は不良マーク
を表す。レンズ51は一つのチップ全体の画像を取り込
める倍率のものを使用する。
上部光源41によるフルカットウェハ1の像は。
スクライブラインの部分とチップの中心部にある不良マ
ーク21の部分は反射光が少ないので暗く。
その他の部分は反射光が多いので明るく写っている。画
像の明暗に対応する電気信号が画像処理部6に送られる
。画像処理部6では、予めある信号レベルが設定されて
いて、そのレヘルを境にしてそれより大、きい画像信号
は白、小さい画像信号は黒と判定して画像全体を2値化
し、白黒の画素の集合とする。
被判定チップ2の外形の認識は1画像処理部6により2
例えばX方向及びY方向の画素の系列が白から黒または
黒から白に反転する境界から知ることができる。
不良マーク21のあるチップの中心は、演算処理・部6
1により被判定チップ2の外形の左端と右端の中間点及
び上端と下端の中間点として算出することができる。
そして、被判定チップ2の中心にある画素の白黒を判定
し、黒があれば不良マーク有りと判定し。
白があれば不良マーク無しと判定する。
不良マーク有りと判定されれば、制御部8からX−Yテ
ーブル駆動部7に指令を出してX−Yテーブル3を1チ
ップ分の距離だけ移動させ、隣のチップがレンズ51下
に来るようにする。そして上述と同様にして不良マーク
有無の判定を行う。
不良マーク無しと判定されれば、そのチップはダイボン
ディングすべき位置に搬送される。
第9図はダイボンダの模式図で、1はフルカントウェハ
、3はX−Yテーブル、32は台、5はCCDカメラ、
9はチップ搬送アーム、91はリードフレームの供給部
、92はリードフレームの収納部、93はリードフレー
ム、94は接着材の供給部。
95はボンディングアーム、96は中間テーブル、97
はウェハ供給部、98はリードフレーム搬送部を表す。
不良マーク無しと判定されたチップは、チップ搬送アー
ム9の先端がその位置にきてそのチップを真空吸着し、
中間テーブル96上に搬送する。そして、中間テーブル
96上で精密位置決めを行った後、ボンディングアーム
95によりリードフレーム93上に運ばれ、そこでダイ
ボンディングが実行される。
ところで、フルカットウェハlのチップ表面のパターン
には種々のものがあって上部光源からの光をよく反射せ
ずに暗く写る部分があったり、また同一種類のチップで
も製造ロフト間でチップ表面における光の反射状態が違
ったりして、スクライブラインと不良マークの認識を甚
だ困難にしているチップがある。
第10図(a)は、そのような不良マークの認識困難な
チップの例を模式的に示すものである。
スクライブライン及び不良マーク21の黒部の他に、や
や黒いパターンがノイズとなって存在し。
白と黒の2値化のレベルの設定を困難にしている。
即ち、これらのノイズを完全に白と判定するためには判
定レベルを黒部に寄せて設定することが必要で、そうす
ると今度はスクライブライン及び不良マーク21の一部
を白と見誤るケースが生じるのである。
さらに、近年、大容量メモリやASICの開発により、
チップサイズが大きくなってきて、チップ外形をCCD
カメラ5の画面に全部写そうとすると、レンズ51の倍
率を低下せざるを得す、そのためCODカメラ5に取り
込まれた画像のスクライブラインは細くなり、不良マー
ク21も小さくなってしまう。
第10図(b)はそのような不良マークの認識困難なチ
ップの例を示すものである。
CODカメラ5の画像のスクライブラインは細くなり、
照明の当て方によっては画面上極度に細くなったり、切
れを生じたりして認識を困難にする。不良マーク21も
小さくなり9画像が薄くなったりして認識の確実性が低
下する。
〔発明が解決しようとする課題〕
従って、従来の不良マーク認識の方法だけでは不良マー
クの有無の存在を確実に行うことが困難になってきてい
る。
本発明は、〔1〕表面に黒いパターンノイズがあるチッ
プにおける不良マークの有無を確実に判定する方法、及
び〔2〕スクライプラインが細く不良マークが小さく写
る大チップにおける不良マークの有無を確実に判定する
方法を提供することを目的とする。
〔課題を解決するための手段〕 上記課題は、〔l〕チップ上面の中心部に不良マーク2
1のある不良チップを含み、スクライブラインで隔てら
れた複数のチップを含むフルカットウェハlを、光が透
過する載置部33に載せ、該載置部33の下方に設けた
下部光源42により照明し。
該載置部33の上方に設けたカメラ5により該フルカッ
トウェハlの少なくとも被判定チップ2を含む領域の画
像を取り込み、その画像を画像処理部6で2値化し、該
被判定チップ2の外形端の位置データを得る工程と、該
被判定チップ2の外形端の位置データから、演算処理部
61により該被判定チップ2の中心部の位置データを算
出する工程と。
該載置部33の上方に設けた上部光源41により照明し
、該被判定チップ2の画像を該カメラ5により取り込み
、その画像を該画像処理部6で2値化して検出用データ
を得る工程と、該検出用データより前記算出したチップ
の中心部の位置データにおける不良マーク有無をマーク
検出部62で検出判定する工程とを含む半導体装置の製
造方法、及び〔2〕チツプ上面の中心部に不良マーク2
1のある不良チップを含み、スクライブラインで隔てら
れた複数のチップを含むフルカットウェハ1をテーブル
3に載せ、該テーブル3の上方に設けた上部光源41に
より照明し、被判定チップ2の1コーナー部分の画像を
該テーブル3の上方に設けたカメラ5により取り込み、
その画像を画像処理部6により2値化し、該lコーナー
端の位置データを得る工程と、該テーブル3を該カメラ
5に対して相対的に移動して該1コーナー端の対角にあ
る対角コーナー部分を含む画像を該カメラ5に取り込み
その画像を該画像処理部6により2値化し、該対角コー
ナー端の位置データを得る工程と、該1コーナー端の位
置データと該対角コーナー端の位置データを結ぶ線分の
中心を演算処理部61により算出してそこを該被判定チ
ップ2の中心部の位置データと定める工程と、該テーブ
ル3を該カメラ5に対して相対的に移動して該被判定チ
ップ2の中心部の位置データの部分の画像を該カメラ5
に取り込み、その画像を該画像処理部6により2値化し
、該被判定チップ2の中心部の位置データにおける不良
マーク有無をマーク検出部62で検出判定する工程とを
含む半導体装置の製造方法によって解決される。
〔作用〕
(1)載置部33に搭載されているフルカットウェハ1
を上部から照明する上部光源41と、下部から照明する
下部光源42とを設ける。
まず、下部光源42を点灯する。スクライブラインの部
分は光が上方に透過するので明るくなり。
被判定チップ2の部分は光が遮られるので暗くなる。そ
れゆえ、スクライブラインの部分を白、被判定チップ2
の部分を黒と2値化するレベルを設定することは容易で
、被判定チップ2の外形としてその左端、右端、上端、
下端を白と黒の境界として認識することは容易である。
そして、左端と右端の真ん中、及び上端と下端の真ん中
として被判定チップ2の中心位置を算出することも容易
である。
次に、上部光源41のみ点灯して不良マーク21の有無
を判定する。既に不良マーク21の有るべき中心位置は
分かっているので、もし不良マーク21があればその位
置は最も暗く写っているはずで、よしんば黒いノイズパ
ターンがあったとしても不良マークはどは黒くないので
、白黒判定のレベルを黒部に寄せることにより黒いノイ
ズパターンを白に分類して、不良マークの有無を確実に
判定することができる。
〔2〕大きいチップの不良マークの有無を認識する場合
は5 レンズの倍率を上げてチップの画像を部分的に取
り込む。こうすることにより、スクライブラインを太く
、不良マークを大きく写すことができる。
チップの寸法やスクライブラインの太さは予め分かって
いるから、ある1チツプの1コーナーがカメラ5の画像
に取り込まれるように設定することは可能である。画像
からlコーナを認識するには9例えば2値化された画素
をX方向及びY方向に走査して、白から黒、或いは黒か
ら白に反転している位置のX座標及びY座標からlコー
ナの位置を認識し、lコーナ端の位置データを得ること
ができる。
次に、テーブル3を移動して、lコーナの対角にある対
角コーナーをカメラ5下にもってくる。
この場合もチップのサイズは予めわかっているので、フ
ルカットウェハlに若干のたわみや捻しれがあったとし
ても、テーブル3を移動して、対角コーナーをカメラ5
下にもってくることは可能である。画像から対角コーナ
を認識するには1例えば2値化された画素をX方向及び
Y方向に走査して、白から黒、或いは黒から白に反転し
ている位置のX座標及びY座標から対角コーナの位置を
認識し、対角コーナ端の位置データを得ることができる
被判定チップ2の中心位置はlコーナー端の位置と対角
コーナー端の位置を結ぶ直線の真ん中にあるとして、1
コーナー端の位置座標、テーブル3の移動量及び対角コ
ーナー端の位置座標からチップの中心位置を算出するこ
とは容易である。
次に、テーブル3を移動して、被判定チップ2の中心部
をカメラ5下にもってきて画像を取り込む。中心部にも
し不良マークがあれば、大きく写っているので、不良マ
ークの有無の判定°を確実に行うことができる。
(実施例〕 第1図乃至第3図は実施例1を説明するための図で、第
10図(a)に示すような黒パターンノイズのあるチッ
プの不良マークを認識する例である。
第1図は不良マーク認識装置Iの模式図で、1はフルカ
ットウェハ、3はX−Yテーブル、31はX−Yテーブ
ル(固定部)、32は台、33は載置部。
41は上部光源、42は下部光源、5はカメラでCCD
カメラ、51はレンズ、6は画像処理部、 61は演算
処理部、62はマーク検出部、7はX−Yテーブル駆動
部、8は制御部を表す。
第2図は不良マーク有無の判定手順Iを示す。
第3図はチップの画像で、第3図(a)はウェハ下部照
明によるチップの画像、第3図(b)はウェハ上部照明
によるチップの画像を示す。
以下、第り図乃至第3図を参照しながら説明する。
まず、フルカットウェハlをチップの左端と右端がY方
向に、上端と下端がX方向に平行になるようにX−Yテ
ーブル3の載置部33に載置し。
X−Yテーブル3を移動して、不良マーク21の有無を
判定しようとする被判定チップ2全体の画像をCCDカ
メラ5で取り込める位置に被判定チップ2を設定する。
下部光源42を点灯し上部光源41は消灯した状態で、
1チツプを含む領域の画像をCCDカメラ5で撮像する
。フルカットウェハ1のスクライブラインの部分は光が
透過し、被判定チップの部分では光が遮られるので、ウ
ェハ下部照明による被判定チップの画像は第3図(a)
に示すようになる。
画像をCCDカメラ5で取り込む。その画像は画素に分
解されて各画素に対応する電気信号が画像処理部6に送
られる。画像処理部6に予め画像を白と黒に2値化する
ための信号レベルを設定しておき、そのレベルより大き
い信号が来た時は白。
そのレベルより小さい信号が来た時は黒と判定して画像
を白黒2値化する。
次に、X方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップの左端あるい
は右端として認識する。
次に、Y方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界をチップの上端或いは下端と
して認識する。
次に、演算処理部61により左端と右端の位置データ、
及び上端と下端の位置データから中心部の位置データを
算出して、そこを被判定チップ2の中心と定める。
次に、下部光源42を消灯し上部光源41を点灯した状
態で、lチップを含む領域の画像をCCDカメラ5で撮
像する。第3図(b)はウェハ上部照明によるチップの
画像を模式的に示し、2は被判定チップ、21は不良マ
ークを表す。
CCDカメラ5に取り込まれた画像は画素に分解されて
各画素に対応する電気信号が画像処理部6に送られる。
画像処理部6に予め画像を白と場に2値化するための信
号レベルを設定しておき。
そのレベルより大きい信号が来た時は白、そのレベルよ
り小さい信号が来た時は黒と判定して画像を白黒2値化
する。この時、黒パターンノイズがあってもそれを白と
判定するために2値化レベルの設定は黒部に寄せて行う
前段階で求めたチップ中心の位置に黒があるか白がある
かをマーク検出部62により検出判定する。
黒があれば不良マーク有りと判定し、白があれば不良マ
ーク無しと判定する。
第4図及び第5図は実施例■を説明するための図で、第
1O図(b)に示すような大きなサイズのチップの不良
マークを認識する例である。
使用する不良マーク認識装置は、第1図に示した不良マ
ーク認識装置■、第6図に示した不良マ一り認識装置■
のどちらでもよい。
第4図は不良マーク有無の判定手順■を示す。
第5図はチップの画像を示し、第5図(a)。
(b)、(c)、(d)は、それぞれ、全体図。
1コーナーの画像、対角コーナーの画像、チップ中心の
画像を示す。
以下、第4図乃至第6図を参照しながら説明する。
第5図(a)の全体図に示すように、CCDカメラ5に
取り込む画像は1コーナーの画像、対角コーナーの画像
、チップ中心の画像と分けて撮像する。
まず、フルカットウェハlをチップの左端と右端がY方
向に、上端と下端がX方向に平行になるようにX−Yテ
ーブル3に搭載し、X−Yテーブル3を移動して、不良
マーク21の有無を判定しようとする被判定チップ2を
、そのlコーナーの画像が CCDカメラ5で取り込め
る位置に設定する。
次に、上部光源41を点灯してCCDカメラ5により1
コーナーを撮像する。
第5図(b)はCCDカメラ5に取り込まれるlコーナ
ーの画像を示す。
その画像は画素に分解されて各画素に対応する電気信号
が画像処理部6に送られる。画像処理部6に予め画像を
白と黒に2値化するための信号レベルを設定しておき、
そのレベルより大きい信号が来た時は白、そのレベルよ
り小さい信号が来た時は黒と判定して画像を白黒2値化
する。
次に、X方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の左端とし
て認識する。
次に、Y方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の上端とし
て認識する。
次に、左端をY方向に延長した線と上端をX方向に延長
した線の交点として1コーナー端の位置を認識する。
次に、被判定チップ2の1コーナーの対角にある対角コ
ーナーがCCDカメラ5下にくるようにX−Yテーブル
3を移動する。被判定チップ2の寸法が予め分かってい
るので、フルカットウェハ1に若干のたわみや捻じれが
あったとしても、少なくもCCDカメラ5が対角コーナ
ーを取り込む位置にX−Yテーブル3を移動することは
可能である。
次に、CCDカメラ5により対角コーナーを撮像する。
第5図(c)はCCDカメラ5に取り込まれる対角コー
ナーの画像を示す。
その画像は画素に分解されて各画素に対応する電気信号
が画像処理部6に送られる。画像処理部6に予め画像を
白と黒に24M化するための信号レベルを設定しておき
、そのレベルより大きい信号が来た時は白、そのレベル
より小さい信号が来た時は黒と判定して画像を白黒2値
化する。
次に、X方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の右端とし
て認識する。
次に、Y方向にある画素の系列を走査し、白から黒或い
は黒から白に反転する境界を被判定チップ2の下端とし
て認識する。
次に、右端をY方向に延長した線と下端をX方向に延長
した線の交点として対角コーナー端の位置を認識する。
次に、対角コーナー端の位置と先に求めておいた1コー
ナー端の位置及び1コーナーから対角コーナーへのX−
Yテーブル3の移動量から、lコーナー端と対角コーナ
ー端を結ぶ線上の中心点を演算処理部61で算出し2.
そこをチップの中心と定める。
次に、チップの中心がレンズ51の真下にくるようX−
Yテーブル3を移動する。そして、チップの中心を含む
領域を撮像する。
第5図(d)はチップ中心の画像を示す。
画像は画素に分解されて各画素に対応する電気信号が画
像処理部6に送られる。画像処理部6に予め画像を白と
黒に2値化するための信号レベルを設定しておき4.そ
のレベルより大きい信号が来た時は白、そのレベルより
小さい信号が来た時は黒と判定して画像を白黒2値化す
る。そして、チップ中心の位置に黒があるか白があるか
をマーク検出部62により検出判定する。黒があれば不
良マーク有りと判定し、白があれば不良マーク無しと判
定する。
〔発明の効果〕
以上説明した様に2本発明によれば、チップ上に白黒の
パターンがノイズとして存在し不良マークの認識が困難
な被判定チップ、及びIチップを画面に一度に取り込む
とスクライプラインが細く。
かつ不良マークが画面上小さくなって不良マークの有無
の判定が困難になる被判定チップにおいても、不良マー
クの有無の判定を確実に行うことができる。
それゆえ、フルカットウェハから不良マークの打たれて
いない良品チップを選択して、そのチップをリードフレ
ームにダイボンディングするに際し、確実に良品チップ
を選択して、そのチップをリードフレームにダイボンデ
ィングすることができる。
【図面の簡単な説明】
第1図乃至第3図は実施例Iを説明するための図で。 第1図は不良マーク認識装置■の模式図。 第2図は不良マーク有無の判定手順I。 第3図(a)及び(b)はチップの画像。 第4図及び第5図は実施例■を説明するための図で。 第4図は不良マーク有無の判定子111[U 。 第5図(a)乃至(d)はチップの画像。 第6図は不良マーク認識装置Hの模式図。 第7図は不良マークの入ったフルカットウェハ。 第8図はCODカメラに取り込まれるチップの画像。 第9図はダイボンダの模式図。 第10図(a)及び(b)は不良マークの認識困難なチ
ップの例 である。図において。 lはフルカットウェハ。 2はチップであって被判定チップ 21は不良マーク。 3はテーブルであってX−Yテーブル。 31はX−Yテーブル(固定部)。 32は台。 33は載置部。 41は上部光源。 42は下部光源。 5はカメラであってCCDカメラ。 51はレンズ。 6は画像処理部。 61は演算処理部。 62はマーク検出部。 7はX−Yテーブル駆動部。 8は制御部。 9はチップ搬送アーム。 91はリードフレームの供給部。 92はリードフレームの収納部。 93はリードフレーム。 94は接着材の供給部。 95はボンディングアーム 96は中間テーブル。 97はウェハ供給部。 98はリードフレーム搬送部 不良マーク凋輛/)!PI定号F屓I ・′t/2  図 (α)r7エハ下郭照明1;よるチt7°n画イ象Cb
)ヴxハ」二0Fjp、eRr二J−3+−y1の#*
チ・7 プf)aJイ象 13図 ム 纜 (17) iコーナーの晶イ象 (Cン対角コーナー/)画イ寧“ (d)4−.7°中Jじの畠像 今−,7”/)6像 万50 ド   1  l@ さ  × ×8 〉 薯 γ あ ccr>77メう1;1ズリiht刺ろ辛・、τ力画ヂ
阜り δ D (aン 7′f汽マーク/)誌第困親な今ツ7°の中野 10 
 図

Claims (1)

  1. 【特許請求の範囲】 〔1〕チップ上面の中心部に不良マーク(21)のある
    不良チップを含み、スクライブラインで隔てられた複数
    のチップを含むフルカットウェハ(1)を、光が透過す
    る載置部(33)に載せ、該載置部(33)の下方に設
    けた下部光源(42)により照明し、該載置部(33)
    の上方に設けたカメラ(5)により該フルカットウェハ
    (1)の少なくとも被判定チップ(2)を含む領域の画
    像を取り込み、その画像を画像処理部(6)で2値化し
    、該被判定チップ(2)の外形端の位置データを得る工
    程と、 該被判定チップ(2)の外形端の位置データから、演算
    処理部(61)により該被判定チップ(2)の中心部の
    位置データを算出する工程と、 該載置部(33)の上方に設けた上部光源(41)によ
    り照明し、該被判定チップ(2)の画像を該カメラ(5
    )により取り込み、その画像を該画像処理部(6)で2
    値化して検出用データを得る工程と、該検出用データよ
    り前記算出したチップの中心部の位置データにおける不
    良マーク有無をマーク検出部(62)で検出判定する工
    程と を含むことを特徴とする半導体装置の製造方法。 〔2〕チップ上面の中心部に不良マーク(21)のある
    不良チップを含み、スクライブラインで隔てられた複数
    のチップを含むフルカットウェハ(1)をテーブル(3
    )に載せ、該テーブル(3)の上方に設けた上部光源(
    41)により照明し、被判定チップ(2)の1コーナー
    部分の画像を該テーブル(3)の上方に設けたカメラ(
    5)により取り込み、その画像を画像処理部(6)によ
    り2値化し、該1コーナー端の位置データを得る工程と
    、 該テーブル(3)を該カメラ(5)に対して相対的に移
    動して該1コーナー端の対角にある対角コーナー部分を
    含む画像を該カメラ(5)に取り込み、その画像を該画
    像処理部(6)により2値化し、該対角コーナー端の位
    置データを得る工程と、該1コーナー端の位置データと
    該対角コーナー端の位置データを結ぶ線分の中心を演算
    処理部(61)により算出してそこを該被判定チップ(
    2)の中心部の位置データと定める工程と、 該テーブル(3)を該カメラ(5)に対して相対的に移
    動して該被判定チップ(2)の中心部の位置データの部
    分の画像を該カメラ(5)に取り込み、その画像を該画
    像処理部(6)により2値化し、該被判定チップ(2)
    の中心部の位置データにおける不良マーク有無をマーク
    検出部(62)で検出判定する工程と を含むことを特徴とする半導体装置の製造方法。
JP1173212A 1989-07-05 1989-07-05 半導体装置の製造方法 Expired - Fee Related JP2658405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1173212A JP2658405B2 (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0338047A true JPH0338047A (ja) 1991-02-19
JP2658405B2 JP2658405B2 (ja) 1997-09-30

Family

ID=15956202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1173212A Expired - Fee Related JP2658405B2 (ja) 1989-07-05 1989-07-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2658405B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329266A (ja) * 2006-06-07 2007-12-20 Shibaura Mechatronics Corp チップの実装装置及び実装方法
CN108760753A (zh) * 2018-05-31 2018-11-06 永捷电子(始兴)有限公司 Mark点检测装置及其检测方法
CN114823408A (zh) * 2022-05-05 2022-07-29 无锡美科微电子技术有限公司 晶圆检测系统与晶圆检测方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094070A1 (ja) * 2011-12-22 2013-06-27 パイオニア株式会社 半導体製造装置及び半導体製造装置用突上げ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329266A (ja) * 2006-06-07 2007-12-20 Shibaura Mechatronics Corp チップの実装装置及び実装方法
CN108760753A (zh) * 2018-05-31 2018-11-06 永捷电子(始兴)有限公司 Mark点检测装置及其检测方法
CN108760753B (zh) * 2018-05-31 2023-12-12 永捷电子(始兴)有限公司 Mark点检测装置及其检测方法
CN114823408A (zh) * 2022-05-05 2022-07-29 无锡美科微电子技术有限公司 晶圆检测系统与晶圆检测方法
CN114823408B (zh) * 2022-05-05 2023-10-24 无锡美科微电子技术有限公司 晶圆检测系统与晶圆检测方法

Also Published As

Publication number Publication date
JP2658405B2 (ja) 1997-09-30

Similar Documents

Publication Publication Date Title
KR102641333B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4946668B2 (ja) 基板位置検出装置及び基板位置検出方法
CN111725086B (zh) 半导体制造装置以及半导体器件的制造方法
JPH07260701A (ja) 検査範囲認識方法
JP4304690B2 (ja) テープ部材の検査装置
JP2000009447A (ja) テープキャリアの欠陥検出装置および欠陥検出方法
JPH0338047A (ja) 半導体装置の製造方法
CN114496860B (zh) 一种ic光刻字符识别与检测装置表面成像系统及方法
JPS6157837A (ja) 外観検査装置
JPH08234226A (ja) 液晶基板製造用画像処理装置
JPH07260445A (ja) リードフレームの自動検査方法及び装置
JPH05108799A (ja) 配線パターン検査装置
JPH102725A (ja) テープキャリアパッケージの外観検査装置
JP3189604B2 (ja) 検査方法および装置
JP2647053B2 (ja) 半導体装置の製造方法
JP3402994B2 (ja) 半田ペースト良否判定方法
JPS6161255B2 (ja)
JP2000258353A (ja) 欠陥検査方法及びその装置
JP3414821B2 (ja) 半導体製品のボンディング検査方法およびその装置
JP3778116B2 (ja) Tcp用ハンドラ
JP3182517B2 (ja) 欠陥検出装置及びその方法
JP3827895B2 (ja) ワイヤボンデイングにおけるセカンドボンディング点の検査方法
JPH08219740A (ja) 半導体装置の検査方法及び装置
JPH06104352A (ja) 半導体装置およびその方向検査装置
JPH07175522A (ja) 位置合せ装置と位置合せ方法及びベアボ−ドテスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees