JPH0338711A - メモリバックアップ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリバックアップ方式に関し、特に、電源
遮断時、停電時において、メモリ（揮発性メモリ）のバ
ックアップ時間の延伸およびバッテリーの過放電防止に
好適なメモリバックアップ− 方式に関するものである。

〔従来の技術〕

従来、揮発性メモリにおいて、電源遮断時、停電時に対
する電源バックアップを行うバックアップ方式は、種々
のものが提案されている。代表的なものは、例えば、特
開昭６Ｆ−３２２１号公報の記載にみられるように、直
流電源の電圧低下を検出し所定の電圧値を下回った場合
、バッテリ電源側に切替える方式となっている。また、
バッテリーの過放電を防止するために、タイマーを設け
、一定時間経過後バッテリーからの給電を停止するよう
な方式としたものがある。

〔発明が解決しようとする課題〕

ところで、上述したメモリの電源バックアップ方式は、
バックアップ用のバッテリーが常に良好に充電されてい
る状態を前提としており、主電源の直流電源の電圧低下
を検出し、所定の電圧値を下回った場合に、バッテリー
電源側に切替える方式となっている。このため、バッテ
リーが良好に充電されていない場合、また、間欠に電源
遮断が起こり、バッテリーが放電されている状態では、
十分な電源バックアップ機能が行えない場合があるとい
う問題がある。

また、このようなメモリバックアップ方式は、メモリヘ
の給電を一律に行なっており、バッテリーの消耗を最少
銀に押え、バックアップ時間を最大限に延ばすことへの
配慮がなされていないという問題がある。すなわち、バ
ッテリーの電圧を検出し、その電圧が所定の電圧を下回
った場合にメモリヘの給電を停止し、過放電を防止する
という配慮がなされていない。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、バッテリーの電圧を検出し、その結果
によりメモリヘの給電を停止し、過放電を防止すると共
に、バックアップ時間を延伸するメモリバック方式を提
供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、商用電源
より直流出力を得る電源装置と、電源装置の直流出力が
充電回路を介して接続されたバッテリーと、バッテリー
の電圧を検出し、所定の電圧値以上であるときに検出信
号を発生する電圧検出回路と、メモリの給電を電源装置
の直流出力またはバッテリーに切り換えるスイッチ回路
と、電源装置の直流出力が正常電圧の場合、メモリヘの
給電を該直流出力により行ない、直流出力が低下した場
合に、電圧検出回路の検出信号が発生している間は、メ
モリヘの給電をバッテリーにより行う給電制御手段とを
備えることを特徴とする。

〔作用〕

前記手段によれば、商用電源より直流出力を得る電源装
置と、電源装置の直流出力が充電回路を介して接続され
たバッテリーと、バッテリーの電圧を検出する電源検出
回路が設けられる。電圧検出回路は、バッテリーの電圧
を検出し、所定の電圧値以上であるときに検出信号を発
生する。そして、給電制御手段が、電源装置の直流出力
が正常電圧の場合、メモリヘの給電を該直流出力により
行ない、直流出力が低下した場合に、電圧検出回路の検
出信号が発生している間は、メモリヘの給電をバッテリ
ーにより行う。すなわち、電源装置からの直流出力が低
下した場合、メモリヘの電源供給をバッテリー側にスイ
ッチ回路により切換えて行うが、この際のバッテリー電
源の供給の条件を、バッテリー電圧を検出する電圧検出
回路からの検出信号が出されているときとする。

このため、電圧検出回路からの検出信号が出されなくな
ると、バッテリーからメモリヘの給電が停止させられ、
バッテリーからの無駄な放電をなくす。これは、メモリ
の給電を複数のメモリブロックに分割して、それぞれに
行っている場合に効果が大きい。一部のメモリヘのバッ
テリー電源の供給を停止することにより、他のメモリヘ
の電源供給に余力が生ずることになり、他のメモリに対
するバッテリー電源のバックアップを長時間に渡って継
続して行うことができる。

７ すなわち、メモリを複数のブロックに分割し、その各々
のブロックに給電順位を設定し、複数のブロックに対応
して複数の電圧検出回路が設けられる。この複数の電圧
検出回路は、バッテリーの電圧が低下して行く過程にお
いて、それぞれに検出信号を出し、順時に各々のメモリ
ヘの給電を停止させる。

メモリに記憶されるデータはその内容により重要度が異
なるため、データの重要度に応じて、メモリを複数ブロ
ックに分割して記憶する。分割して記憶したメモリに対
して（データの重要度に応じて）、バッテリー電源の給
電制御を行う電圧レベルが設定された電圧検出回路は、
バッテリーの電圧を検出し、電圧検出回路の検出出力に
より。

バッテリー電源のメモリヘの給電を停止させる。

これにより、バッテリーの電圧が低下して行く過程にお
いて、重要度の低いデータの記憶されているメモリから
順次に給電を停止させ、無駄な放電を停止し、消費電力
を削減する。このため、重要度の高いデータの記憶され
ているメモリブロック８− のバックアップ時間を長くすることができ、更にバッテ
リーの電圧が低下し、メモリデータの揮発防止のために
、必要な電圧以下になった場合はすべてのメモリヘの給
電が停止され、無駄な過放電を防止することができる。

（実施例〕 以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかるメモリバックアッ
プ方式を行う電源制御回路の要部の回路構成を示すブロ
ック図である。第１図において、１１は電源装置、１２
はバッテリー充電回路である。

１３はメモリであり、メモリ１３は、第１のメモリブロ
ック（メモリＡ）１３ａおよび第２のメモリブロック（
メモリＢ）１３ｂは分割されて、それぞれに電源供給ラ
インを別にして電源が供給される。また、１４ａおよび
１４ｂはバッテリー給電制御回路、１５はバッテリーで
ある。

電源装置１１は、商用電源からの交流電源入力を直流に
変換し、直流出力Ｖｍを得る。電源装置１１の直流出力
Ｖｍは、ダイオードＤ１を介し、バッテリー充電回路１
２に供給される。また同時に、直流出力Ｖｍは、ダイオ
ードＤ２を介して、第１のメモリ１３ａに供給され、ダ
イオードＤ３を介して、第２のメモリ１３ｂに供給され
る。バッテリー充電回路１２の出力は、接地との間に接
続されているバッテリー１５に供給され、バッテリー１
５を充電する。

バッテリー１５は、バッテリー給電制御回路１４ａおよ
び１４ｂに接続されて、メモリヘのバッテリー給電が行
われる。

バッテリー給電御回路１４ａにおいて、バッテリー１５
の＋側が、スイッチ回路機能を果すＰＮＰトランジスタ
Ｑ１のエミッタに接続され、トランジスタＱｌのコレク
タは第１のメモリブロック１３ａに接続される。トラン
ジスタＱ１のスイッチ動作を制御するために、トランジ
スタＱ１のベースに、抵抗Ｒ１を介してＮＰＮトランジ
スタＱ２が接続され、トランジスタＱ２のベースには、
抵抗Ｒ２を介して電圧検出回路４の出力信号が接続され
る。

電圧検出回路４としては、例えば、電圧精度が高く、検
出電圧のヒステリシス特性を持った市販の電圧監視用Ｉ
Ｃが用いられる。この電圧検出回路４はバッテリー１５
の＋側と接地の間に接続され、検出する電圧値は、バッ
テリー１５の＋側と接地の間に接続した可変抵抗器ＶＲ
Ｉにより、所定値に設定される。

バッテリー給電御回路１４ｂにおいても、同様な回路構
成により、バッテリー１５の＋側が、スイッチ回路機能
を果すＰＮＰトランジスタＱ３のエミッタに接続され、
トランジスタＱ３のコレクタは第２のメモリブロック１
３ｂに接続される。トランジスタＱ３のスイッチ動作を
制御するために、１〜ランジスタＱ３のベースに、抵抗
Ｒ３を介してＮＰＮ）−ランジスタＱ４が接続され、ト
ランジスタＱ４のベースには、抵抗Ｒ４を介して電圧検
出回路６の出力信号が接続される。電圧検出回路６はバ
ッテリー１５の＋側と接地の間に接続され、検出する電
圧値は、バッテリー１５の＋側と接地の間に接続した可
変抵抗器ＶＨ２により、所定値に設定される。また、こ
のバッテリー給電制御回路１４ｂ１１ においては、更に、トランジスタＱ４のベースには、Ｐ
ＮＰｈランジスタＱ５のエミッタが接続されており、ト
ランジスタＱ５のコレクタは接地に接続されている。ト
ランジスタＱ５のベースは抵抗Ｒ５を介して、図示して
いないが、パワーオフ操作を行なった場合にローレベル
となるＰＯＦＦ信号に接続されている。

メモリ１３は、前述したように、第１のメモリブロック
１３ａおよび第２のメモリブロック１３ｂに分割されて
、それぞれに電源供給ラインを別にして電源が供給され
る構成となっており、第１のメモリブロック１３ａおよ
び第２のメモリブロック１３ｂの消費電力の比率は１：
５から１：１０程度となるように、メモリが各メモリブ
ロックが分割されて、電源供給が行われる。電圧検出回
路４および６の検出電圧は、バッテリー１５が良好に充
電された場合の電圧を■。、電圧検出回路４の検出電圧
を■１、電圧検出回路６の検出電圧をｖ２、また、メモ
リのバックアップ限界電圧を■、とすれば、次の関係に
設定される。

１２− ｖ、＞ｖ２＞ｖ、＝　ｖＬ 次に、第１図の電源制御回路の回路動作について説明す
る。

第２図は、電源制御回路の回路動作を説明する各部のタ
イミングチャートである。第２図には、バッテリー電圧
、バックアップ時間、および、制御信号のタイミング関
係が示されている。

第２図を参照すると、パワーオン中は電源装置１１によ
り直流出力Ｖｍが出力され、第１のメモリブロック１３
ａにはダイオードＤ２を介して電力が供給され、また、
第２のメモリブロック１３ｂにはダイオードＤ３を介し
て電力が供給される。一般にメモリは、動作時に比ベス
タンバイ時は、低電圧でよいため、バッテリー１５の電
圧は電源装置１１の出力電圧Ｖｍより低く設定されてい
る。

したがって、電源装置１１から直流出力が供給されてい
る間は、トランジスタＱｌおよびトランジスタＱ３には
逆方向電圧が加わり（逆バイアスとなっており）、バッ
テリー１５から第１のメモリブロック１３ａおよび第２
のメモリブロック１３ｂに給電されることはない。また
、この間には、電源装置１１の直流出力Ｖｍはダイオー
ドＤ１を介し、充電回路１２に加わり、充電回路１２の
出力電圧によりバッテリー１５に充電が行なわれる。

この状態において、停電等により商用の交流電源がオフ
となると、電源装置１１の直流出力Ｖｍが低下するので
、バッテリー１５からの電源供給に切換わる。第１のメ
モリブロック１３ａの供給電源に対しては、ダイオード
Ｄ２およびトランジスタＱ１のスイッチ作用により切換
わる。すなわち、この場合、バッテリー１５の電圧■。

が電圧検出回路４の検出電圧Ｖｌより高く、電圧検出回
路４の検出信号Ｄａがハイレベルになっているため、ト
ランジスタＱ２はオンになり、トランジスタＱ１がオン
となって、バッテリー１５の電力がメモリブロック１３
ａに供給される。同様に、電圧検出回路６の検出信号Ｄ
ｂも上述の条件からハイレベルとなっており、トランジ
スタＱ４はオンになり、トランジスタＱ３がオンとなっ
て、バッテリー１５の電力がメモリブロック１３ｂに供
給される。なお、この場合は、電源装置１１の直流出力
Ｖｍが低下した状態であるが、パワーオン中の動作であ
るため、パワーオフ信号ＰＯＦＦはハイレベルとなって
おり、トランジスタＱ５はオフとなっている。このため
、トランジスタＱ４およびトランジスタＱ３はオンとな
って、バッテリー１５の電力がメモリブロック１３ｂに
供給される。

このようにして、停電等により商用の交流電源がオフと
なると、電源装置１１の直流出力Ｖｍが低下するので、
バッテリー１５からの電源供給に切換ねるが、更に、停
電状態が続き、バッテリー給電を継続して、第２図に示
すように、ｔ１時間後にバッテリー１５の電圧が■。か
ら電圧検出回路６の検出電圧Ｖ２まで低下して来ると、
電圧検出回路６の検出信号Ｄｂがローレベルとなる。こ
れにより、トランジスタＱ４がオフになり、トランジス
タＱ３がオフになって、メモリブロック１３ｂの給電が
停止する。この時、バッテリー１５の負荷が軽くなるた
め、バッテリー１５の電圧は僅かに上昇するが、電圧検
出回路６はヒステリシス特性を持つ５− ているため検出信号Ｄａが再びハイレベルに変化するこ
とはない。

更に停電が続き、バッテリー給電が継続すると、ｔ２時
間後には、バッテリー１５の電圧が電圧検出回路４の検
出電圧Ｖｌに達する。この時点で電圧検出回路４の検出
信号Ｄａがローレベルとなり、トランジスタＱ２および
トランジスタＱｌがオフとなり、第１のメモリブロック
１３ａに対するバッテリー給電も停止される。

次に、正常な動作によりパワーオフした場合について説
明する。この場合には、パワーオフ信号ＰＯＦＦがロー
レベルとなる。このため、トランジスタＱ５がオンにな
り、トランジスタＱ４のベース電圧はローレベルに引き
込まれて、トランジスタＱ４はオフとなり、トランジス
タＱ３もオフとなる。したがって、この場合、第２のメ
モリブロック１３ｂにはバッテリー１５からの電力は供
給されない。但し、第１のメモリブロック１３ａには、
前述の停電の場合と同様にして、バッテリー給電が同様
な動作により行われる。

＝１６ 以上、説明したように、本実施例のメモリバックアップ
の動作が行なわれるので、例えば、メモリ１３の第１の
メモリブロック１３ａは、システムの再起動時に必要な
システム管理データを記憶するメモリとして使用し、ま
た、第２のメモリブロック１３ｂは、パワーオフ時にフ
ロッピーディスク等位の外部記憶装置に転送するユーザ
データを記憶するメモリとして使用すれば、データを外
部記憶装置に退避する時間のないパワーオン中の停電時
にはシステム管理データと、ユーザデータをバックアッ
プすることができる。なお、ユーザデータは、第２のメ
モリブロック１３ｂに記憶するのでバックアップ保証さ
れる時間は、短時間ではあるが、この分だけ、重要度の
高いデータのシステム管理データのバックアップ時間を
長くすることができる。また、データを外部記憶装置に
退避した後でのパワーオフ操作を行なった場合には、第
２のメモリブロック１３ｂはバッテリー給電を行わない
ので、システム管理データのみを長時間に渡って、バッ
クアップすることが可能となり、限られたバソテリーの
電力を有効に利用することができる。

また、更に、本実施例の電源制御回路によるメモリバッ
クアップにおいては、複数のブロックに分割した各メモ
リブロックに対して、メモリバックを行う場合、各々の
メモリブロックに記憶されてるデータの重要性に応じて
、バックアップ時間を変化させるようにしても良い。こ
の場合、例えば、パワーオフ操作により、パワーオフ前
に使用中のメモリブロックをシステムの中央処理装置に
より判定し、パワーオフ時は使用中のメモリブロックの
みバックアップで給電を行うようにする。

次に１本発明の他の実施例および変形例について説明す
る。

第３図は、本発明の他の実施例にかかる電源制御回路を
用いるデータ処理システムの要部を構成を示すブロック
図である。第３図において、３０は電源部、３１ａおよ
び３１ｂはバッテリー、３２はバッテリー給電制御部、
３３はメモリ素子、３４は中央処理装置、３５は電源制
御処理部、３６は表示部、３７はキーボードである。電
源部３０は商用電源からの交流電源入力を直流に変換し
、直流出力の電源を供給する。バッテリー給電制御部３
２はメモリ素子３３に対して、通常動作時には電源部３
０からの直流出力の電源を供給し、停電時などにはバッ
テリー３・１ａおよび３１ｂからのバッテリー電源供給
を行う。

バッテリー電源供給のためのバッテリー３１ａおよび３
１ｂは複数系統が設けられており、それぞれが単独して
使用され、また双方が相互に切換えられて使用される。

一方を主系統として、また他方を予備系統して用いるよ
うにしても良い。メモリ素子３３は、複数のメモリブロ
ックに分割されており、それぞれに電源供給ラインが設
けられている。バッテリー給電制御部３２に、各々のメ
モリブロックへの電源供給を＃御する。中央処理装置３
４における電源制御処理部３５は、キーボード３７から
のパワオン操作またはパワーオフ操作の指示により、バ
ッテリー給電制御部３２に対する制御処理を行い、また
、表示部３６に対して電源制御処理のメツセージ表示、
オペレータの対する警告表示などを行う。

すなわち、停電時でバッテリー給電を行い、バッ９− テリーの電圧低下により特定のメモリヘの給電を停止し
た場合、その旨のメモリ給電情報を、バックアップを行
っているメモリなどに記憶しておき、再起動時に、当該
メモリ給電情報を中央処理装置３４の電源制御処理部３
５が読み出し、表示部３６にメツセージ出力する。

また、電源制御処理部３５は、キーボード３７により正
常なパワーオフ操作が行なわれた場合、中央処理装置側
からの制御によるパワーオフ制御を行なう前に、バッテ
リーの電圧検出を行ない、バッテリーの電圧が低下して
いた場合には、その旨のメツセージを表示部３６に表示
し、オペレータに警告する。

第４図は、第３図におけるメモリ素子の構造を詳細に説
明するブロック図である。メモリ素子３３は、第４図に
示すように、複数のメモリブロックＡ　”　ｎに分割さ
れて構成されており、各々のメモリブロックに対して個
別に給電制御が可能な電源ラインＡ−ｎが設けられてい
る。このような各メモリブロックに対する個別の電源ラ
インにより、２０− 各々のメモリのブロックは、分割された各メモリのブロ
ックに対して、個別にメモリバックアップ可能となり、
また、各メモリブロックに対応して個別に使用可能なメ
モリ素子となっている。

第５図は、バッテリー給電制御を行う電源制御処理部の
電源制御処理の一例を示すフローチャートである。第５
図を参照して説明する。この電源制御処理では、例えば
、ステップ５１において、キーボードによりオペレータ
がパワーオフ操作を行うと、次のステップ５２において
、使用中のメモリブロックの判定処理を行い、使用中の
メモリブロックに対してのみ、バッテリーの接続指示を
、バッテリ給電制御部に送出する。そして、ステップ５
４において、中央処理装置からの指示によるパワーオフ
動作を行う。これにより、バッテリー給電によりメモリ
バックアップを行うのは、使用中のメモリブロックのみ
となり、バックアップ用のバッテリー電源を有効に利用
でき、過放電を防止できる。

第６図は、バッテリー給電制御を行う電源制御処理部の
電源制御処理の他の一例を示すフローチャートである。

第６図を参照して説明する。この例の電源制御処理では
、まず、ステップ６１において、キーボードによりオペ
レータがパワーオフ操作を行うと、次のステップ６２に
おいて、バッテリー電圧の検出を行う。そして、ステッ
プ６３の判断ステップにより、検出したバッテリー電圧
はＯＫであるか否かを判定する。バッテリー電圧が十分
な充電電位を示していない場合には、ステップ６４に進
み、充電のためパワーオフしない旨のメツセージ表示を
行い、再びステップ６２に戻り、ステップ６２のバッテ
リー電圧検出を繰り返す。また、ステップ６３において
、検出したバッテリー電圧が十分な充電電位を示してお
り、バッテリー電圧はＯＫである場合には、ステップ６
５に進み、パワーオフ動作を含む一連の終了処理を行っ
て、次のステップ６６で電源断とする。

このように、パワーオフ操作を行うと、バッテリー電圧
のチエツクを行い、それに応じて適切な電源制御処理を
行う。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明のメモリバックアップ方
式によれば、バックアップ電源のバッテリーの電圧を検
出し、分割した複数のメモリブロックへの給電を制御す
るため、バックアップ用のバッテリー電源を有効に利用
でき、過放電を防止できる。また、メモリを複数ブロッ
クに分割し、重要度の高いデータの記憶されたメモリブ
ロックを優先的にバックアップするため、メモリ全体を
バックアップする場合に比べ、重要データのバックアッ
プ時間を長くすることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるメモリバックアッ
プ方式を行う電源制御回路の要部の回路構成を示すブロ
ック図、 第２図は、電源制御回路の回路動作を説明する３ 各部のタイミングチャート、 第３図は、本発明の他の実施例にかかる電源制御回路を
用いるデータ処理システムの要部を構成を示すブロック
図、 第４図は、第３図におけるメモリ素子の構造を詳細に説
明するブロック図、 第５図は、バッチ−給電制御を行う電源制御処理部の電
源制御処理の一例を示すフローチャート、第６図は、バ
ッチ−給電制御を行う電源制御処理部の電源制御処理の
他の一例を示すフローチャートである。 図中、４，６・・・電圧検出回路、１１・・・電源装置
、１２・・・バッテリー充電回路、１３・・・メモリ、
１３ａ・第１のメモリブロック、１３ｂ・・・第２のメ
モリブロック、　１４ａ　、　１４ｂ・・・バッテリー
給電制御回路、１５゜３１ａ、３１ｂ・・・バッテリー
、３０・・・電源部、３２・・バッテリ給電制御部、３
３・・・メモリ素子、３４・・・中央処理装置、３５・
・・電源制御処理部、３６・・・表示部、３７・・・キ
ーボード。 ２４− や 悴５圀 策６目

Claims (1)

1. 【特許請求の範囲】 １、商用電源より直流出力を得る電源装置と、電源装置
   の直流出力が充電回路を介して接続されたバッテリーと
   、バッテリーの電圧を検出し、所定の電圧値以上である
   ときに検出信号を発生する電圧検出回路と、メモリの給
   電を電源装置の直流出力またはバッテリーに切り換える
   スイッチ回路と、電源装置の直流出力が正常電圧の場合
   、メモリへの給電を該直流出力により行ない、直流出力
   が低下した場合、電圧検出回路の検出信号が発生してい
   る間は、メモリへの給電をバッテリーにより行う給電制
   御手段とを備えることを特徴とするメモリバックアップ
   方式。 ２、請求項１に記載のメモリバックアップ方式において
   、メモリを複数のブロックに分割し、各メモリのブロッ
   クに対して、給電制御手段が個別に給電制御を行うこと
   を特徴とするメモリバックアップ方式。 ３、請求項２に記載のメモリバックアップ方式において
   、複数のブロックに分割した各メモリブロックに対して
   、給電順位を予め定めておき、バッテリーの検出電圧に
   応じて、給電順位の低いメモリから順次に給電を停止す
   るバッテリー給電制御手段を備えることを特徴とするメ
   モリバックアップ方式。 ４、請求項１記載のメモリバックアップ方式において、
   バッテリーは複数単位を具備し、各々の単位のバッテリ
   ーを順次に切り換えて、メモリに対する給電を行うこと
   を特徴とするメモリバックアップ方式。 ５、請求項３記載のメモリバックアップ方式において、
   バッテリーの電圧低下により特定のメモリヘの給電を停
   止した場合、その旨のメモリ給電情報を記憶する記憶回
   路を設け、再起動時に、当該記憶回路のメモリ給電情報
   を中央処理装置に伝達する手段を設けたことを特徴とす
   るメモリバックアップ方式。 ６、商用電源より直流出力を得る電源装置と、電源装置
   の直流出力が充電回路を介して接続されたバッテリーと
   、バッテリーの電圧を検出し、所定の電圧値以上である
   ときに検出信号を発生する電圧検出回路と、メモリの給
   電を電源装置の直流出力またはバッテリーに切り換える
   スイッチ回路と、電源装置の直流出力が正常電圧の場合
   、メモリへの給電を該直流出力により行ない、直流出力
   が低下した場合、電圧検出回路の検出信号が発生してい
   る間は、メモリへの給電をバッテリーにより行う給電制
   御手段とを備えたメモリバックアップ方式であって、正
   常なパワーオフ操作が行なわれた場合、中央処理装置か
   らの制御によるパワーオフ制御を行なう前に、バッテリ
   ーの電圧検出を行ない、バッテリーの電圧が低下してい
   た場合には、その旨のメッセージを表示し、オペレータ
   に警告することを特徴とするメモリバックアップ方式。 ７、請求項２に記載のメモリバックアップ方式により、
   メモリを複数のブロックに分割し、各メモリの各ブロッ
   クに対して、メモリバックアップが可能なるメモリ素子
   であって、メモリ素子は、内部を複数のブロックに分割
   して使用可能であり、各々のブロックに対して個別に給
   電制御が可能な電源ラインが設けられているメモリ素子
   。 ８、請求項２に記載のメモリバックアップ方式において
   、複数のブロックに分割した各メモリブロックに対して
   、メモリバックを行う場合、パワーオフ操作により、パ
   ワーオフ前に使用中のメモリブロックを中央処理装置に
   より判定し、パワーオフ時は使用中のメモリブロックの
   みバックアップで給電を行うことを特徴とするメモリバ
   ックアップ方式。