JPH0338760A - 競合整理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル情報を伝送するバスの使用許可を
複数の入力端子から使用要求信号で受信するとき他用要
求信号を受信した入力端子に対応する一つの出力端子へ
使用許可を発信することにより使用許可を制御する制御
装置の競合整理回路に関する。

〔従来の技術〕

従来、この種の競合整理回路は、出力端子に対して固定
した優先順位を有していた。

これについて、従来の一例を示す第５図のブロック図を
参照して説明する。第５図において、競合整理回路は入
力端子Ａ１．ＢＴ・ＣＩ・ＤＩ出力端子ＡＯ−ＢＯＣｏ
　　Ｄｏ、およびクロック信号入力端子ＣＬ、並びに正
規回路８０および優先選択回路９０を有する。

正規回路８０はＤ形フリップフロップ回路８１〜８４を
有し、優先選択回路９０は論理積回路９１〜９４．Ｄ形
プリップフロップ回路９５〜９８゜および論理和回路９
９を有する。入力端子ＡＩ・ＢＩ・ＣＩ・ＤＩのそれぞ
れは出力端子Ａ○・ＢＯ−Ｃ−Ｄ　Ｏに対応し、例えば
装置Ａに対しては入力端子Ａ１および出力端子Ａ○が対
応する。Ｄ形フリップフロップ回路８０は端子りに入力
端子ＡＩを、端子ＣＰにクロック信号入力端子ＣＬを、
また端子Ｑを論理積回路９１に接続する。Ｄ形フリップ
フロップ回路８２〜８４のそれぞれは入力端子ＢＩ〜Ｄ
■、論理積回路９２〜９４のそれぞれに上記同様に接続
する。従って、入力端子ＡＩ〜ＤＩに入力したバスの使
用要求信号はＤ形フリップフロップ回路８１〜８４てク
ロック信号の立上りにより一斎に立上り、正規回路８０
から出力される。論理積回路９１はＤ形フリップフロッ
プ回路８１の出力および論理和回路９９の出力の否定子
を入力し、論理積回路はＤ形フリップフロップ回路８２
の出力、論理和回路９９を出力の否定子のほか、Ｄ形フ
リップフロップ回路８１の出力の否定子を入力し、同様
に論理積回路９３・９４はＤ形フリップフロッフ回路８
３８４それぞれの出力および論理和回路９９の出力の否
定子のほか、Ｄ形フリップフロップ回路８１・８２・８
３のそれぞれの出力の否定子を入力する一方、それぞれ
出力は、Ｄ形フリップフロップ回路９５〜９８それぞれ
の端子りへ接続される。Ｄ形フリップフロップ回路９５
〜９８それぞれの端子ＣＰにはクロック信号入力端子Ｃ
Ｉ−が接続され、それぞれの端子Ｑは出力端子ＡＯ〜Ｄ
ｏのそれぞれに接続するとともに論理和回路９つの入力
に接続される。

次に第５図の動作作用について説明する。端子ＣＬにク
ロック信号が入力し立上ったとき、入力端子ＡＩ〜ＤＩ
に入力中の使用要求信号は立上り、優先選択回路９０へ
同時出力される。一方論理和回路９つは出力端子ＡＯ−
、−Ｄ○に信号出力がない間、論理積回路９１〜９４へ
信号を供給するので、正規回路から使用要求信号を受信
した論理積回路９１〜９４の最若番は信号を出力するが
、老番は若番から否定子を受信して無信号出力となる。

従って、常に最若番の一つにだけ信号が出力され、これ
を使用許可信号として出力端子ＡＯ〜Ｄｏの一つに優先
選択回路９０か出力する。

〔発明が解決しようとする課題〕

上述した従来の競合整理回路は、出力端子に対して固定
した優先順位が付与されているので、優先順位の制御、
例えば優先順位を状況により変更することが出来ないと
いう欠点がある。

本発明の目的は、優先順位を予め記憶させることにより
上記欠点を解決した競合整理回路を提供することにある
。

〔課題を解決するための手段〕

本発明の競合整理回路は、アドレス順序を優先順位とし
てこのアドレスごとに対応する端子データを予め記録す
るとともに前記アドレスの指定をうけたこき指定アドレ
スに対応する端子データを出力する保持メモリと、この
保持メモリから受信した端子データが使用許可を求めて
使用要求信号を受信した入力端子の端子データに一致し
たとき一致した端子データの出力端子にバスの使用許可
信号を出力するとともにこの出力を通知する許可有情報
を出力する選択回路と、すべての前記入力端子に使用要
求がない場合計数回路を初期設定して前記保持メモリに
初期アドレスを出力する一方、前記入力端子の少くとも
一つで使用許可信号を受信し且つ前記許可有情報の受信
なしの間、クロック信号を受信したとき前記計数回路を
順次歩進させるとともに計数値を読出アドレスに変換し
て前記保持メモリに出力する読出アドレス作成回路と＝
６ を有する。

〔作用〕

上述の手段によれば、使用要求信号の無人力の場合、最
優先順位に戻り、同時要求のある場合、所定の順序で出
力端子の情報を保持メモリから読出ずので、保持メモリ
に予め記憶させるとき使用の優先順位を決定するアドレ
スに対応させて出力端子情報を記憶させることにより、
優先順位を予め定めることができる。

〔実施例〕

次に本発明において図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の保持メモリ領域の内容の一例を示す説明図、第
３図は主要端子での入出力情報を示すタイムチャートで
ある。

第１図において、競合整理回路は入力端子ＡＩ・ＢＩ・
ＣＩ・Ｄｌ、出力端子ＡＯ−ＢＯ−Ｃ０・ＤＯ９および
クロック信号入力端子ＣＬ、並びに保持メモリ１０１選
択回路２０．および読出アドレス作成回路３０を有する
。

まず、第２図を参照して保持メモリ１０について説明す
る。第２図は第１図の保持メモリ１０の記憶領域を示し
、メモリアドレスＤ・１〜３のそれぞれにはメモリデー
タとして使用要求装置Ｄ、Ｂ、Ａ、Ｃそれぞれをこの順
序で予め記憶されたことを示す。メモリアドレスＯ〜３
に対する選択優先順位は番号順とする。

選択回路２０は入力端子ＡＩ〜ＤＩおよび出力端子ＡＯ
−Ｄ○のそれぞれに接続し、入力端子ＡＩ〜Ｉ）Ｉから
使用要求信号を受信したとき保持メモリ１０から出力端
子ＡＯ〜Ｄｏの一つを指定する出力端子データを受信し
、指定された一つの出力端子（例えば）ＡＯに使用許可
信号を送信する。

選択回路２０は出力端子に使用許可信号を送信するとき
、同時に許可有情報を読出アドレス作成回路３０へ出力
する。

読出アドレス作成回路３０は論理和回路３１゜否定回路
３２・３３．論理積回路３４．および計数回路３５を有
する。論理和回路３１は入力端子ＡＩ〜ＤＩのそれぞれ
に接続する。否定回路３２の入力は論理和回路３１の出
力に接続し、入力端子ＡＩ〜ＤＩのすべてに使用要求信
号がないとき初期設定（復旧〉信号を計数回路３５の端
子Ｒ８に対して出力する。否定回路３３は選択回路２０
からの許可有情報を入力して論理積回路３４へ出力する
。論理紐回路３４は論理和回路３１および否定回路３３
の出力、並びにクロック信号入力端子ＣＬからクロック
信号を入力し、計数回路３５の端子ＣＰへ出力する。従
って、入力端子ＡＩ〜ＤＩの少くとも一つに使用要求信
号が入力し、且つ出力端子ＡＯ〜Ｄ○の何れにも選択回
路２０から使用許可信号が送信されない状態でクロック
信号を受信したとき、計数回路３５は端子ＣＰに信号を
受信して計数を歩進させるとともに計数値を保持メモリ
１０〜出力する。計数口１％３５は、前述のように入力
端子ＡＩ〜ＤＩに入力信号がないとき否定回路３２の出
力を端子Ｒ８で受信して初期値“０″に復旧する。

すなわち、第３図に示すように、入力端子ＡＩ〜ＤＩに
入力信号がないとき、計数回路３５が読出アドレスとし
て計数値“○′°を出力するので、第２図に示すように
、保持メモリ１０はメモリデータから出力端子データＤ
を出力する。次に入力端子ＢＩ・ＣＩに入力があり、ク
ロック信号が端子ＣＬに入力したとき、計数値１がメモ
リアドレスｌとして保持メモリ１０に入力され、メモリ
データＢが出力端子データの一つとして保持メモリ１０
から択回路２０へ出力される。選択回路２０は入力した
データＢにより出力端子ＢＯに使用許可信号を送信する
とともに、読出アドレス作成回路３０へ許可有情報を送
信して計数歩進を停止する。従って端子ＣＬからのクロ
ック信号入力に対して計数値は歩進しない。

使用許可信号にしたがって、入力端子ＢＩの使用要求信
号が消滅し、出力端子ＢＯがらの使用許可信号が消滅し
た・とき、選択回路２０の許可有情報も消滅するので、
次のクロック信号により計数回路３５の計数値”　１　
”が計数値“２“になり、保持メモリ１０のメモリアド
レス２によりメモリデータＡが選択回路２０により受信
される。選択　０ 回路２０は入力端子ＡＩからの入力信号（使用要求信号
）がないので使用許可信号が出せない。従って、読出ア
ドレス作成回路３０は次のクロック信号を受信して計数
値“２°°を歩進させ、計数値“３″のメモリアドレス
３を保持メモリ１０へ送して、メモリデータＣを出力さ
せる。この結果、入力端子ＣＩの使用要求信号が消滅し
て入力端子ＡＩ〜ＤＩすべてで無信号のとき、読出アド
レス作成回路３０は計数値”　ｏ　”の初期状態に復旧
する。この状態て入力端子ＤＩに使用要求信号が入力し
たときは、選択回路２０が即時に使用許可信号を出力端
子Ｄ○に送信するとともに許可有情報を読出アドレス作
成回路３０／＼送出して、保持メモリ１０への放出アド
レスの指定を停止させる。

次に第４図に第１図及び第２図を併せ参照して主要動作
手順について説明する。第４図に第１図の主要動作手順
の一例を示すフローチャートである。

まず、入力端子ＡＩ〜ＤＩで無信号のとき、初期状態と
して論理和回路３１・否定回路３２を介して計数回路３
５を復旧させ計数値“０“が読出アドレス作成回路３０
から出力（手順Ｓｌ）されるので、保持メモリ１０はメ
モリアドレスＯの領域に予め記憶したメモリデータＤを
選択回路２０へ出力し、選択回路２０は出力端子り、Ｏ
を選択（手順Ｓ２）して使用許可信号の送信を準備する
とともに入力端子ＤＩからの使用要求信号の受信を待つ
。

入力端子ＡＩ−ＤＩに使用要求信号の入力が無い場合（
手順Ｓ３）は読出アドレス作成回路３０で計数値“′Ｏ
“を出力する手順Ｓ１へ戻る。手順Ｓ３で使用要求信号
が入力したとき、アドレスＯの初期設定値である入力端
子ＤＩからの入力（手順Ｓ４）が含まれる場合は後述の
手順Ｓ８／＼進む。

手順Ｓ４で入力端子ＤＩ以外の入力の場合、読出アドレ
ス作成回路３０は選択回路２０から許可有情報を受信し
ないので、クロック信号ＣＩ−を受信したとき計数回路
３５を計数値”　１　”に歩進（順Ｓ５）させ、メモリ
アドレス１のメモリデータＢを保持メモリ１０から選択
回路２０へ出力させる。

選択回路２０は歩進光のアドレス１のメモリデータＢか
ら出力端子ＢＯを選択（手順Ｓ６）して入力端子ＢＩの
入力を調べる（手順Ｓ７）。入力端子Ｂｌに入力がない
場合は手順Ｓ５に戻り計数値を歩進させる。手順Ｓ７で
入力端子Ｂ１に使用要求信号がある場合は出力準備中の
出力端子ＢＯから使用許可信号が送信・出力（手順Ｓ８
）される。使用された結果、使用要求信号および使用許
可信号が消滅（手順Ｓ９）したとき読出アドレス作成回
路３０は手順Ｓ３に戻り、使用要求信号の入力の有無を
調べる。

上記実施例では読出アドレス作成回路が計数値を歩進さ
せ、歩進された計数値そのものをメモリアドレスとして
保持メモリへ出力すると図示し説明したが、計数回路の
出力側に計数値とアドレス値との変換手段を設けること
も更に融通性を増すことになり、本発明にはこの手段も
含まれる。

〔発明の効果〕

以上説明したように本発明は、予めバスの使用優先順位
を記憶させ保持する保持メモリを有する　３ ことにより、バスの使用優先順位を予め変更譚定できる
効果がある。

【図面の簡単な説明】

第１図は本発明の競合整理回路の一実施例を示すブロッ
ク図、第２図は第１図の部分詳細の一例を示す説明図、
第３図は第１図の主要部における信号の一例を示すタイ
ムチャート、第４図は第１図の主要動作手順の一例の示
すフローチャート、第５図は従来の一例を示すブロック
図である。 １０・・・保持メモリ、２０・・・選択回路、３０・・
・読出アドレス作成回路、３５・・・計数回路。

Claims (1)

1. 【特許請求の範囲】 ディジタル情報を伝送するバスの使用許可を複数の入力
   端子から使用要求信号で受信するとき使用要求信号を受
   信した入力端子に対応する一つの出力端子へ使用許可信
   号を発信することにより使用許可を制御する制御装置の
   競合整理回路において、 アドレス順序を優先順位としてこのアドレスごとに対応
   する端子データを予め記録するとともに前記アドレスの
   指定をうけたとき指定アドレスに対応する端子データを
   出力する保持メモリと、この保持メモリから受信した端
   子データが使用許可を求めて使用要求信号を受信した入
   力端子の端子データに一致したとき一致した端子データ
   の出力端子にバスの使用許可信号を出力するとともにこ
   の出力を通知する許可有情報を出力する選択回路と、 すべての前記入力端子に使用要求がない場合計数回路を
   初期設定して前記保持メモリに初期アドレスを出力する
   一方、前記入力端子の少くとも一つで使用許可信号を受
   信し且つ前記許可有情報の受信なしの間、クロック信号
   を受信したとき前記計数回路を順次歩進させるとともに
   計数値を読出アドレスに変換して前記保持メモリに出力
   する読出アドレス作成回路と、 を有することを特徴とする競合整理回路。