JPH0338852A - 集積回路マスクパターンの検証方法 - Google Patents
集積回路マスクパターンの検証方法Info
- Publication number
- JPH0338852A JPH0338852A JP1175000A JP17500089A JPH0338852A JP H0338852 A JPH0338852 A JP H0338852A JP 1175000 A JP1175000 A JP 1175000A JP 17500089 A JP17500089 A JP 17500089A JP H0338852 A JPH0338852 A JP H0338852A
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- node
- mask pattern
- nodes
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路マスクパターンの検証方法、特に抵抗
素子に関してのマスクパターンが回路図と不一致を生じ
たときにも対処できる集積回路マスクパターンの検証方
性に関する。
素子に関してのマスクパターンが回路図と不一致を生じ
たときにも対処できる集積回路マスクパターンの検証方
性に関する。
集積回路を設計する場合、回路図から集積回路マスクパ
ターンを設計することになる。このとき、設計されたマ
スクパターンがもともとの回路図と等価な回路接続にな
っているか否かを検証する必要が生じる。ところが、集
積回路の集積度が向上してくると、集積回路マスクパタ
ーンも非常に複雑になり、最近では、このような検証に
は、コンピュータを用いた方峡が用いられている。すな
わち、設計されたマスクパターンをデジタイズしてマス
クパターンデータを得る。そしてこれに図形演算を施し
て素子相互の接続情報を抽出するのである。一方では、
回路図に基づいて素子相互の接続情報を取り込み、両者
を比較照合し、不一致の有無を確認している。
ターンを設計することになる。このとき、設計されたマ
スクパターンがもともとの回路図と等価な回路接続にな
っているか否かを検証する必要が生じる。ところが、集
積回路の集積度が向上してくると、集積回路マスクパタ
ーンも非常に複雑になり、最近では、このような検証に
は、コンピュータを用いた方峡が用いられている。すな
わち、設計されたマスクパターンをデジタイズしてマス
クパターンデータを得る。そしてこれに図形演算を施し
て素子相互の接続情報を抽出するのである。一方では、
回路図に基づいて素子相互の接続情報を取り込み、両者
を比較照合し、不一致の有無を確認している。
一般に、抵抗素子に関しては、回路図とマスクパターン
とが1対1に対応しないことがある。これは、回路図上
では1つの抵抗素子であっても、実際のマスクパターン
上では、レイアウトに関する幾何学的要求から、複数の
抵抗素子に置き換える場合があるためである。このよう
な置き換えは、設計技巧上ごく普通に行われることであ
るが、上述したコンピュータによる従来の検証方法では
、回路図とマスクパターンとが1対1に完全対応してい
ないため、不一致という結果が出てしまう。
とが1対1に対応しないことがある。これは、回路図上
では1つの抵抗素子であっても、実際のマスクパターン
上では、レイアウトに関する幾何学的要求から、複数の
抵抗素子に置き換える場合があるためである。このよう
な置き換えは、設計技巧上ごく普通に行われることであ
るが、上述したコンピュータによる従来の検証方法では
、回路図とマスクパターンとが1対1に完全対応してい
ないため、不一致という結果が出てしまう。
そこで従来は、このような不一致の箇所に対しては、実
際のマスクパターンに合わせるように回路図を修正せざ
るを得なかった。
際のマスクパターンに合わせるように回路図を修正せざ
るを得なかった。
そこで本発明は、設計上の要求からマスクパタへ
−ンと回路図との間に、抵抗素子に関しての不一致が生
じた場合にも対処することのできる集積回路マスクパタ
ーンの検証方法を提供することを目的とする。
じた場合にも対処することのできる集積回路マスクパタ
ーンの検証方法を提供することを目的とする。
本願第1の発明は、回路図に基づいて設計された集積回
路マスクパターンが、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第1の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第2の
接続情報として抽出する段階と、第2の接続情報から、
抵抗素子に関する接続情報を抽出し、電気回路としては
単一の抵抗素子と等価な機能を果たす複数の抵抗素子を
認識し、この複数の抵抗素子を等価な単一の抵抗素子に
置換するように第2の接続情報を修正する段階と、この
修正された第2の接続情報を、第1の接続情報と比較照
合する段階と、 を行うようにしたものである。
路マスクパターンが、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第1の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第2の
接続情報として抽出する段階と、第2の接続情報から、
抵抗素子に関する接続情報を抽出し、電気回路としては
単一の抵抗素子と等価な機能を果たす複数の抵抗素子を
認識し、この複数の抵抗素子を等価な単一の抵抗素子に
置換するように第2の接続情報を修正する段階と、この
修正された第2の接続情報を、第1の接続情報と比較照
合する段階と、 を行うようにしたものである。
本願第2の発明は、回路図に基づいて設計された集積回
路マスクパターンか、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第1の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第2の
接続情報として抽出する段階と、第2の接続情報から、
抵抗素子に関する接続情報を抽出し、各抵抗素子の両節
点のそれぞれについて、抵抗素子にのみ接続されている
場合に第1の指標を、それ以外の場合には第2の指標を
与える段階と、 両節点ともに第1の指標か与えられている抵抗素子を第
1のグループ、一方の節点に第1の指標か他方の節点に
第2の指標が与えられている抵抗素子を第2のクループ
、両節点ともに第2の指標が与えられている抵抗素子を
第3のグループ、にそれぞれ分類する段階と、 第1のクループに属する抵抗素子の節点のそれぞれに所
定の優先順位を与え、各抵抗素子の両節点について一方
を優先節点、他方を被優先節点として認識し、被優先節
点を優先節点で置換する旨の置換情報を得る段階と、 第2の接続情報から、第1のグループに属する抵抗素子
の接続情報を消去する段階と、第2の接続情報のうち、
第2のグループに属する抵抗素子の接続情報を置換情報
に基づいて置換する段階と、 置換後の接続情報に基づいて、第2のグループに属する
抵抗素子のうち、同一の節点を共用し、かつ、その共用
節点は他の抵抗素子には共用されていないという条件を
満足する2つの抵抗素子を探し、この2つの抵抗素子に
関する接続情報を消去し、代わりにこの消去した2つの
抵抗素子の共用節点以外の2節点を両節点とする新たな
抵抗素子に関する接続情報を付加する段階と、上記各段
階によって修正された第2の接続情報を、第1の接続情
報と比較照合する段階と、を行うようにしたものである
。
路マスクパターンか、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第1の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第2の
接続情報として抽出する段階と、第2の接続情報から、
抵抗素子に関する接続情報を抽出し、各抵抗素子の両節
点のそれぞれについて、抵抗素子にのみ接続されている
場合に第1の指標を、それ以外の場合には第2の指標を
与える段階と、 両節点ともに第1の指標か与えられている抵抗素子を第
1のグループ、一方の節点に第1の指標か他方の節点に
第2の指標が与えられている抵抗素子を第2のクループ
、両節点ともに第2の指標が与えられている抵抗素子を
第3のグループ、にそれぞれ分類する段階と、 第1のクループに属する抵抗素子の節点のそれぞれに所
定の優先順位を与え、各抵抗素子の両節点について一方
を優先節点、他方を被優先節点として認識し、被優先節
点を優先節点で置換する旨の置換情報を得る段階と、 第2の接続情報から、第1のグループに属する抵抗素子
の接続情報を消去する段階と、第2の接続情報のうち、
第2のグループに属する抵抗素子の接続情報を置換情報
に基づいて置換する段階と、 置換後の接続情報に基づいて、第2のグループに属する
抵抗素子のうち、同一の節点を共用し、かつ、その共用
節点は他の抵抗素子には共用されていないという条件を
満足する2つの抵抗素子を探し、この2つの抵抗素子に
関する接続情報を消去し、代わりにこの消去した2つの
抵抗素子の共用節点以外の2節点を両節点とする新たな
抵抗素子に関する接続情報を付加する段階と、上記各段
階によって修正された第2の接続情報を、第1の接続情
報と比較照合する段階と、を行うようにしたものである
。
本発明によれば、集積回路マスクパターン上の複数の抵
抗素子が、等価な単一の抵抗素子に置換された上で、回
路図と比較照合される。したがって、マスクパターンの
設計時に、単一の抵抗素子を複数の抵抗素子に置換して
いたとしても、比較照合作業の前に、この複数の抵抗素
子はもとの単一の抵抗素子に戻される。このため、比較
照合の結果、不一致と判定されることはなくなる。
抗素子が、等価な単一の抵抗素子に置換された上で、回
路図と比較照合される。したがって、マスクパターンの
設計時に、単一の抵抗素子を複数の抵抗素子に置換して
いたとしても、比較照合作業の前に、この複数の抵抗素
子はもとの単一の抵抗素子に戻される。このため、比較
照合の結果、不一致と判定されることはなくなる。
以下本発明を図示する実施例に基づいて詳述する。第1
図は本発明の一実施例に係る集積回路マスクパターンの
検証方法の手順を示す図である。
図は本発明の一実施例に係る集積回路マスクパターンの
検証方法の手順を示す図である。
まず、ステップS1において回路図が作成され、この回
路図に基づいてステップS2においてマスクパターンが
設計される。ここで述べる検証方法は、ステップS1で
作成された回路図とステップS2で設計されたマスクパ
ターンとが、等価であるか否かを照合することを目的と
するものである。
路図に基づいてステップS2においてマスクパターンが
設計される。ここで述べる検証方法は、ステップS1で
作成された回路図とステップS2で設計されたマスクパ
ターンとが、等価であるか否かを照合することを目的と
するものである。
実際の検証手順を説明する前に、抵抗素子に関して回路
図とマスクパターンとに、設計上の要求から不一致か生
じる具体例を説明しておく。たとえば、ステップS1に
おいて作成された回路図が第2図に示すようなものであ
ったとする。この回路は、トランジスタT1〜T6と、
抵抗素子RおよびR′ とから構成されている。ここで
、図のVDD、 VSSは電源を示し、A−Fは節点を
示す。
図とマスクパターンとに、設計上の要求から不一致か生
じる具体例を説明しておく。たとえば、ステップS1に
おいて作成された回路図が第2図に示すようなものであ
ったとする。この回路は、トランジスタT1〜T6と、
抵抗素子RおよびR′ とから構成されている。ここで
、図のVDD、 VSSは電源を示し、A−Fは節点を
示す。
この回路図に基づいて、ステップS2においてマスクパ
ターンが設計されることになる。いま、抵抗素子Rにつ
いてのマスクパターンを設計する場合について考える。
ターンが設計されることになる。いま、抵抗素子Rにつ
いてのマスクパターンを設計する場合について考える。
マスクパターンの設計方法には何通りもあるが、抵抗素
子Rの抵抗値が6Ωであるとすると、たとえば第3図(
a)〜(C)のようなパターンが可能である。抵抗素子
Rは節点BとCとの間に設けられた6Ωの抵抗素子であ
るから、回路図とおりの設計が行われれば、同図(a)
に示すように6Ωの抵抗素子Rを1つたけ設ければよい
。ところか、レイアウトの幾何学的制限から、同図(b
)に示すように、3Ωの抵抗素子R1およびR2を導体
N〕て直列接続するパターンを採用したり、同図(C)
に示すように、1Ωの抵抗素子R1−R6を導体N1〜
N5て直列接続するパタンを採用したりする場合がある
。第3図(a)〜(C)に対応する回路図を、第4図(
a)〜(C)に示す。第2図に示すもともとの回路図の
節点BC間の接続情報は、第4図(a)の接続情報とは
一致するが、同図(b) 、 (C)の接続情報とは不
一致を生じることになる。本発明による検証方法では、
第4図(b)あるいは(C)に示す複数の抵抗素子は、
いずれも同図(a)に示す単一の抵抗素子と電気回路と
しては等価な機能を果たすことを認識し、マスクパター
ンから同図(b)あるいは(C)のような接続情報が得
られた場合には、これを同図(a)に示す接続情報に修
正した後に、もともとの回路図と比較照合するものであ
る。
子Rの抵抗値が6Ωであるとすると、たとえば第3図(
a)〜(C)のようなパターンが可能である。抵抗素子
Rは節点BとCとの間に設けられた6Ωの抵抗素子であ
るから、回路図とおりの設計が行われれば、同図(a)
に示すように6Ωの抵抗素子Rを1つたけ設ければよい
。ところか、レイアウトの幾何学的制限から、同図(b
)に示すように、3Ωの抵抗素子R1およびR2を導体
N〕て直列接続するパターンを採用したり、同図(C)
に示すように、1Ωの抵抗素子R1−R6を導体N1〜
N5て直列接続するパタンを採用したりする場合がある
。第3図(a)〜(C)に対応する回路図を、第4図(
a)〜(C)に示す。第2図に示すもともとの回路図の
節点BC間の接続情報は、第4図(a)の接続情報とは
一致するが、同図(b) 、 (C)の接続情報とは不
一致を生じることになる。本発明による検証方法では、
第4図(b)あるいは(C)に示す複数の抵抗素子は、
いずれも同図(a)に示す単一の抵抗素子と電気回路と
しては等価な機能を果たすことを認識し、マスクパター
ンから同図(b)あるいは(C)のような接続情報が得
られた場合には、これを同図(a)に示す接続情報に修
正した後に、もともとの回路図と比較照合するものであ
る。
以下に述べる実施例では、ステップS2において第2図
に示す回路図が作成され、ステップS2において第5図
に示すような接続関係(抵抗素子に関するもののみを示
す)をもったマスクパターン ンか設ΣIされたものとして説明を行うことにする。
に示す回路図が作成され、ステップS2において第5図
に示すような接続関係(抵抗素子に関するもののみを示
す)をもったマスクパターン ンか設ΣIされたものとして説明を行うことにする。
すなわち、第2図の抵抗素子Rについては、第5図(a
)に示すように5つの抵抗素子r1〜r5からなるパタ
ーンを用い、第2図の抵抗素子R′については、第5図
(b)に示すように工つの抵抗素子r6からなるパター
ンを用いた設計が行われたことになる。
)に示すように5つの抵抗素子r1〜r5からなるパタ
ーンを用い、第2図の抵抗素子R′については、第5図
(b)に示すように工つの抵抗素子r6からなるパター
ンを用いた設計が行われたことになる。
まず、ステップS3において、マスクパターンをデジタ
イズする。これは、第3図に示すようなマスクパターン
をマスクパターンデータとしてコンピュータに取り込む
作業となる。続いて、ステップS4において、このマス
クパターンデータに基づいて、接続情報が抽出される。
イズする。これは、第3図に示すようなマスクパターン
をマスクパターンデータとしてコンピュータに取り込む
作業となる。続いて、ステップS4において、このマス
クパターンデータに基づいて、接続情報が抽出される。
これはマスクパターンデータ(あるいはベクトルデータ
やビットマツプデータ)で表現された図形情報に対して
、図形演算を施し、各素子の認識および各節点の接続関
係の認識を行うことによりなされる。各素子の認識を行
うためには、たとえば、ある特定の拡散層たけからなる
領域は抵抗素子、ある特定の拡散層にポリシリコン層が
重なっている領域はトラ1 ′2 ンシスタ、などの条件設定が必要であるか、この種の図
形演算は公知であるため、ここては詳しい説明は省略す
る。最終的に得られる接続情報は、各素子と節点との接
続関係を示した情報である。
やビットマツプデータ)で表現された図形情報に対して
、図形演算を施し、各素子の認識および各節点の接続関
係の認識を行うことによりなされる。各素子の認識を行
うためには、たとえば、ある特定の拡散層たけからなる
領域は抵抗素子、ある特定の拡散層にポリシリコン層が
重なっている領域はトラ1 ′2 ンシスタ、などの条件設定が必要であるか、この種の図
形演算は公知であるため、ここては詳しい説明は省略す
る。最終的に得られる接続情報は、各素子と節点との接
続関係を示した情報である。
たとえば、第5図(a)の回路では、節点Bと節点Xと
の間に抵抗素子rlが接続され、節点Xと節点Yとの間
に抵抗素子r2が接続され、・・、という情報が接続情
報になる。
の間に抵抗素子rlが接続され、節点Xと節点Yとの間
に抵抗素子r2が接続され、・・、という情報が接続情
報になる。
このようにして抽出されたマスクパターンの接続情報は
、ステップ85〜$8によって修正される。以下、この
修正手順を順に説明する。はじめに、ステップS5にお
いて抵抗素子の抽出か行われる。これは、ステップS4
で抽出されたマスクパターンの接続情報の中から、抵抗
素子に関する接続情報だけを抽出するのである。前述の
ように、接続情報には抵抗素子、トランジスタといった
素子の認識情報が含まれているから、抵抗素子に関する
接続情報だけを抽出する作業は容易に行うことができる
。第2図に示す例ては、抽出される抵抗素子は第5図(
a)および(b)に示す抵抗素子r1〜r6たけである
。
、ステップ85〜$8によって修正される。以下、この
修正手順を順に説明する。はじめに、ステップS5にお
いて抵抗素子の抽出か行われる。これは、ステップS4
で抽出されたマスクパターンの接続情報の中から、抵抗
素子に関する接続情報だけを抽出するのである。前述の
ように、接続情報には抵抗素子、トランジスタといった
素子の認識情報が含まれているから、抵抗素子に関する
接続情報だけを抽出する作業は容易に行うことができる
。第2図に示す例ては、抽出される抵抗素子は第5図(
a)および(b)に示す抵抗素子r1〜r6たけである
。
続いて、ステップS6において、各抵抗素子11〜「6
をグループに分類する。この分類を行うために、各抵抗
素子の両節点のそれぞれについて、第1の指標1“、ま
たは第2の指標“0”を与える作業を行う。ここで、あ
る節点が抵抗素子、にのみ接続されている場合にはその
節点に第1の指標パ1“を与え、それ以外の場合にはそ
の節点に第2の指標“0′を与えることにする。たとえ
ば、第5図の節点x、 y、 zはいずれも抵抗素子
にのみ接続されており、この節点には抵抗素子以外のも
のは一切接続されていない。したがって、これらの節点
にはいずれも指標“1″が与えられる。これに対して、
節点B、 C,D、 Eは、一方には抵抗素子が接
続されているが、もう一方にはトランジスタが接続され
ている(第2図参照)。
をグループに分類する。この分類を行うために、各抵抗
素子の両節点のそれぞれについて、第1の指標1“、ま
たは第2の指標“0”を与える作業を行う。ここで、あ
る節点が抵抗素子、にのみ接続されている場合にはその
節点に第1の指標パ1“を与え、それ以外の場合にはそ
の節点に第2の指標“0′を与えることにする。たとえ
ば、第5図の節点x、 y、 zはいずれも抵抗素子
にのみ接続されており、この節点には抵抗素子以外のも
のは一切接続されていない。したがって、これらの節点
にはいずれも指標“1″が与えられる。これに対して、
節点B、 C,D、 Eは、一方には抵抗素子が接
続されているが、もう一方にはトランジスタが接続され
ている(第2図参照)。
したがって、これらの節点にはいずれも指標0”が与え
られる。
られる。
第6図(a)は、ステップS5て抽出された抵抗素子に
ついての接続情報をテーブルにして示した1、d ものである。テーブルの第1欄には抵抗素子名、第2欄
および第3欄にはこの抵抗素子の両端にある節点名を示
し、第4欄には両節点に与える指標を示している。たと
えば、抵抗素子rlの行を見ると、第2欄および第3欄
に、この抵抗素子rlの両部点B、 Xが示されている
。そして、第4欄の“01”は、節点Bには指標“0”
が、節点Xには指標“1”が、それぞれ与えられること
を示している。このように、抽出された抵抗素子のすべ
てについて、その両節点に指標か与えられることになる
。そして、この指標に基づいて、各抵抗素子は3つのグ
ループに分類される。すなわち、両節点ともに第1の指
標゛1″が与えられている抵抗素子を第1のグループ、
一方の節点に第1の指標“1”か他方の節点に第2の指
標“○”が与えられている抵抗素子を第2のグループ、
両節点ともに第2の指標0”が与えられている抵抗素子
を第3のグループ、にそれぞれ分類する。この分類をテ
ーブルの第5欄に示す。
ついての接続情報をテーブルにして示した1、d ものである。テーブルの第1欄には抵抗素子名、第2欄
および第3欄にはこの抵抗素子の両端にある節点名を示
し、第4欄には両節点に与える指標を示している。たと
えば、抵抗素子rlの行を見ると、第2欄および第3欄
に、この抵抗素子rlの両部点B、 Xが示されている
。そして、第4欄の“01”は、節点Bには指標“0”
が、節点Xには指標“1”が、それぞれ与えられること
を示している。このように、抽出された抵抗素子のすべ
てについて、その両節点に指標か与えられることになる
。そして、この指標に基づいて、各抵抗素子は3つのグ
ループに分類される。すなわち、両節点ともに第1の指
標゛1″が与えられている抵抗素子を第1のグループ、
一方の節点に第1の指標“1”か他方の節点に第2の指
標“○”が与えられている抵抗素子を第2のグループ、
両節点ともに第2の指標0”が与えられている抵抗素子
を第3のグループ、にそれぞれ分類する。この分類をテ
ーブルの第5欄に示す。
さて、続いてステップS7て置換情報の作成が5
行わ、れる。この置換情報とは、ある節点を別な節点に
置換することを示す情報である。まず、ステップS6に
おける分類によって、第1のグループに属することにな
った抵抗素子の節点を取り出し、この節点について置換
情報を作成する。第6図(a)に示すように、この実施
例では、抵抗素子r2.r3.r4の3つが第1のグル
ープに属することになったので、節点x、y、zが取り
出される。そして、この取り出した節点について所定の
優先順位を与える。ここでは、アルファベットの並び順
にしたがって、節点x、y、zの順に優先順位を与える
ことにする。そして、この第1のグループに属する各抵
抗素子の両節点について一方を優先節点、他方を被優先
節点として認識し、被優先節点を優先節点で置換する旨
の置換情報を作成するのである。具体的には次のように
なる。
置換することを示す情報である。まず、ステップS6に
おける分類によって、第1のグループに属することにな
った抵抗素子の節点を取り出し、この節点について置換
情報を作成する。第6図(a)に示すように、この実施
例では、抵抗素子r2.r3.r4の3つが第1のグル
ープに属することになったので、節点x、y、zが取り
出される。そして、この取り出した節点について所定の
優先順位を与える。ここでは、アルファベットの並び順
にしたがって、節点x、y、zの順に優先順位を与える
ことにする。そして、この第1のグループに属する各抵
抗素子の両節点について一方を優先節点、他方を被優先
節点として認識し、被優先節点を優先節点で置換する旨
の置換情報を作成するのである。具体的には次のように
なる。
(a)抵抗素子r2については、Xが優先節点、Yが被
優先節点という関係が得られ、Y→Xに置換するという
情報が得られる。
優先節点という関係が得られ、Y→Xに置換するという
情報が得られる。
(b)抵抗素子r3については、Xが優先節点、6
Zか被優先節点という関係が得られ、Z−Xに置換する
という情報が得られる。
という情報が得られる。
(C)抵抗素子r4については、Yか優先節点、Zが被
優先節点という関係が得られ、Z−Yに置換するという
情報が得られる。
優先節点という関係が得られ、Z−Yに置換するという
情報が得られる。
ここで更にまとめると、(C)のZ→Yという置換は、
更に(a)のY−Xという置換があるため、最終的には
Z−4Xという置換((b)の置換と同じ)を行うこと
になることが認識できる。結局、この実施例では、Y→
Xなる置換と、Z−+Xなる置換とが置換情報として作
成されることになる。
更に(a)のY−Xという置換があるため、最終的には
Z−4Xという置換((b)の置換と同じ)を行うこと
になることが認識できる。結局、この実施例では、Y→
Xなる置換と、Z−+Xなる置換とが置換情報として作
成されることになる。
このように、置換情報が作成されたら、ステップS8に
おいて接続情報の書き換え作業を行う。
おいて接続情報の書き換え作業を行う。
この作業は、(1)第1のグループに属する抵抗素子の
接続情報の消去、(2)第2のグループに属する抵抗素
子の接続情報の置換、(3)第2のグルプに属する抵抗
素子の共用節点の消去、という3つの段階からなる。以
下、これを順に説明する。
接続情報の消去、(2)第2のグループに属する抵抗素
子の接続情報の置換、(3)第2のグルプに属する抵抗
素子の共用節点の消去、という3つの段階からなる。以
下、これを順に説明する。
(1)第1のグループに属する抵抗素子の接続情報の消
去 この作業は、ステップS4て抽出した接続情報(これは
、抵抗素子だけでなく、すべての素子についてのもので
ある)から、第1のグループに属する抵抗素子の接続情
報を一切消去する作業である。抵抗素子の接続情報だけ
について見ると、第6図(a)のような情報から、抵抗
素子r2. r3゜r4の接続情報が消去されること
になる。
去 この作業は、ステップS4て抽出した接続情報(これは
、抵抗素子だけでなく、すべての素子についてのもので
ある)から、第1のグループに属する抵抗素子の接続情
報を一切消去する作業である。抵抗素子の接続情報だけ
について見ると、第6図(a)のような情報から、抵抗
素子r2. r3゜r4の接続情報が消去されること
になる。
(2)第2のグループに属する抵抗素子の接続情報の置
換 続いて、第2のグループに属する抵抗素子の接続情報r
l、r5について、ステップS7で作成した置換情報を
適用し、節点の置換を行う。すなわち、Y→Xなる置換
と、Z−4Xなる置換とが行われる。この結果、rlに
ついての接続情報は変りないが、r5についての接続情
報は、Z−+Xなる置換か行われることにより、両節点
が今までのZ、CからX、Cに変わることになる。第6
図(b)は、ここまでの状態を抵抗素子の接続情報たけ
について見たテーブルである。
換 続いて、第2のグループに属する抵抗素子の接続情報r
l、r5について、ステップS7で作成した置換情報を
適用し、節点の置換を行う。すなわち、Y→Xなる置換
と、Z−4Xなる置換とが行われる。この結果、rlに
ついての接続情報は変りないが、r5についての接続情
報は、Z−+Xなる置換か行われることにより、両節点
が今までのZ、CからX、Cに変わることになる。第6
図(b)は、ここまでの状態を抵抗素子の接続情報たけ
について見たテーブルである。
(3)第2のグループに属する抵抗素子の共用節点の消
去 ここでは、まず置換後の接続情報に基づいて、第2のグ
ループに属する抵抗素子のうち、同一の節点を共用し、
かつ、その共用節点は他の抵抗素子には共用されていな
いという条件を満足する2つの抵抗素子を探す。具体的
には、第7図(a)に示す2つの抵抗素子rlおよびr
2がこの条件を満足している。すなわち、抵抗素子rl
およびr2は、同一の節点P2を共用しており、この節
点P2は他の抵抗素子には共用されていない。第7図(
b)に示す2つの抵抗素子rlおよびr2は、この条件
を満足しない。なぜなら、両抵抗素子は同一の節点P4
を共用しているが、この節点P4は他の抵抗素子r3に
も共用されているからである。このような条件を満足す
る2つの抵抗素子が見付かったら、この2つの抵抗素子
に関する接続情報を消去し、代わりにこの消去した2つ
の抵抗素子の共用節点以外の2節点を両節点とする新た
な抵抗素子に関する接続情報を付加する。第7図(a)
の例では、抵抗素子rl、r2に関する接続9 情報は消去され、代わりに共用節点以外の2節点PI、
P3を両節点とする新たな抵抗素子に関する情報か付加
されることになる。
去 ここでは、まず置換後の接続情報に基づいて、第2のグ
ループに属する抵抗素子のうち、同一の節点を共用し、
かつ、その共用節点は他の抵抗素子には共用されていな
いという条件を満足する2つの抵抗素子を探す。具体的
には、第7図(a)に示す2つの抵抗素子rlおよびr
2がこの条件を満足している。すなわち、抵抗素子rl
およびr2は、同一の節点P2を共用しており、この節
点P2は他の抵抗素子には共用されていない。第7図(
b)に示す2つの抵抗素子rlおよびr2は、この条件
を満足しない。なぜなら、両抵抗素子は同一の節点P4
を共用しているが、この節点P4は他の抵抗素子r3に
も共用されているからである。このような条件を満足す
る2つの抵抗素子が見付かったら、この2つの抵抗素子
に関する接続情報を消去し、代わりにこの消去した2つ
の抵抗素子の共用節点以外の2節点を両節点とする新た
な抵抗素子に関する接続情報を付加する。第7図(a)
の例では、抵抗素子rl、r2に関する接続9 情報は消去され、代わりに共用節点以外の2節点PI、
P3を両節点とする新たな抵抗素子に関する情報か付加
されることになる。
ここで、前述の実施例に話を戻そう。いま、抵抗素子に
関する接続情報は、第6図(b)のテーブルに示すよう
になっている。このテーブルに基づいて、共用節点をも
つ2つの抵抗素子を探すと、抵抗素子rlとr5とが、
共用節点Xをもち上述の条件を満足する。そこで、抵抗
素子rl、r5の接続情報は消去され、代わりに2節点
B、 Cを両節点とする新たな抵抗素子r1′に関す
る情報が付加され、第6図(C)のテーブルに示すよう
な接続情報が得られる。
関する接続情報は、第6図(b)のテーブルに示すよう
になっている。このテーブルに基づいて、共用節点をも
つ2つの抵抗素子を探すと、抵抗素子rlとr5とが、
共用節点Xをもち上述の条件を満足する。そこで、抵抗
素子rl、r5の接続情報は消去され、代わりに2節点
B、 Cを両節点とする新たな抵抗素子r1′に関す
る情報が付加され、第6図(C)のテーブルに示すよう
な接続情報が得られる。
以上の(1)〜(3)の3つの段階を経ることにより、
抵抗素子に関する接続情報は、第6図(a)に示すもの
から同図(e)に示すものへ修正されることになる。結
局、第5図(a)に示した節点BC間の接続関係は、複
数の抵抗素子r1〜r5からなるものではなく、単一の
抵抗素子rl’のみからなるものに修正されたことにな
る。なお、第3の0 グループに属する抵抗素子r6に対しては何ら変更は加
えられていないのて、第5図(b)に示した節点DE間
の接続関係はそのままである。
抵抗素子に関する接続情報は、第6図(a)に示すもの
から同図(e)に示すものへ修正されることになる。結
局、第5図(a)に示した節点BC間の接続関係は、複
数の抵抗素子r1〜r5からなるものではなく、単一の
抵抗素子rl’のみからなるものに修正されたことにな
る。なお、第3の0 グループに属する抵抗素子r6に対しては何ら変更は加
えられていないのて、第5図(b)に示した節点DE間
の接続関係はそのままである。
一方、ステップS9では、回路図から接続情報が抽出さ
れる。そして、ステップS10において、回路図から抽
出された接続情報と、マスクバタンから抽出され修正さ
れた接続情報と、が比較照合される。回路図では、第2
図に示すように、節点BC間に単一の抵抗素子Rが接続
されているだけであるのに対し、マスクパターンでは、
第5図(a)に示すように、節点BC間には5つの抵抗
素子r1〜r5が接続されている。ところが、このマス
クパターンの接続情報は、上述のようにして、節点BC
間に1つの抵抗素子r1/のみが接続された状態に修正
されるので、ステップS10における照合で両者は一致
し問題は生じない。
れる。そして、ステップS10において、回路図から抽
出された接続情報と、マスクバタンから抽出され修正さ
れた接続情報と、が比較照合される。回路図では、第2
図に示すように、節点BC間に単一の抵抗素子Rが接続
されているだけであるのに対し、マスクパターンでは、
第5図(a)に示すように、節点BC間には5つの抵抗
素子r1〜r5が接続されている。ところが、このマス
クパターンの接続情報は、上述のようにして、節点BC
間に1つの抵抗素子r1/のみが接続された状態に修正
されるので、ステップS10における照合で両者は一致
し問題は生じない。
以上、本発明による集積回路マスクパターンの検証方法
を、一実施例の回路に基づいて説明したが、要するに本
発明のポイントは、第1図に一点鎖線で囲ったステップ
S5〜S8による接続情報の修正を行う点にあり、種々
の態様による実施が可能である。
を、一実施例の回路に基づいて説明したが、要するに本
発明のポイントは、第1図に一点鎖線で囲ったステップ
S5〜S8による接続情報の修正を行う点にあり、種々
の態様による実施が可能である。
以上のとおり本発明によれば、集積回路マスクパターン
上の複数の抵抗素子を、等価な単一の抵抗素子に置換し
た上で回路図と比較照合するようにしたため、マスクパ
ターンの設計時に、単一の抵抗素子を複数の抵抗素子に
置換していたとしても、比較照合の結果不一致と判定さ
れることはなくなる。
上の複数の抵抗素子を、等価な単一の抵抗素子に置換し
た上で回路図と比較照合するようにしたため、マスクパ
ターンの設計時に、単一の抵抗素子を複数の抵抗素子に
置換していたとしても、比較照合の結果不一致と判定さ
れることはなくなる。
第1図は本発明の一実施例に係る集積回路マスクパター
ンの検証方法の手順を示す図、第2図は第1図に示す検
証方法の対象となる回路図、第3図は単一の抵抗素子が
マスクパターン上では複数の抵抗素子に置換される例を
示すパターン図、第4図は第3図のパターンに対応した
回路図、第5図は第2図の回路図に基づいて設計された
実際のマスクパターン上の抵抗素子の接続関係を示す図
、第6図は第1図に示す検証方法における接続情報の書
き換え作業を説明するためのテーブル、第7図は第1図
に示す検証方法における接続情報の書き換え作業を説明
するための抵抗素子の接続関係を示す図である。 A、 B、 C,D、 E、 F・・・節点、
xyz・節点、R,R’ 、R1−R6,r 1−r6
−抵抗素子、N1〜N5・・節点、P1〜P4・・節点
、T1〜T6・・トランジスタ。
ンの検証方法の手順を示す図、第2図は第1図に示す検
証方法の対象となる回路図、第3図は単一の抵抗素子が
マスクパターン上では複数の抵抗素子に置換される例を
示すパターン図、第4図は第3図のパターンに対応した
回路図、第5図は第2図の回路図に基づいて設計された
実際のマスクパターン上の抵抗素子の接続関係を示す図
、第6図は第1図に示す検証方法における接続情報の書
き換え作業を説明するためのテーブル、第7図は第1図
に示す検証方法における接続情報の書き換え作業を説明
するための抵抗素子の接続関係を示す図である。 A、 B、 C,D、 E、 F・・・節点、
xyz・節点、R,R’ 、R1−R6,r 1−r6
−抵抗素子、N1〜N5・・節点、P1〜P4・・節点
、T1〜T6・・トランジスタ。
Claims (2)
- (1)回路図に基づいて設計された集積回路マスクパタ
ーンが、前記回路図と等価か否かを検証する集積回路マ
スクパターンの検証方法において、前記回路図から各素
子の接続情報を第1の接続情報として抽出する段階と、 前記集積回路マスクパターンから各素子の接続情報を第
2の接続情報として抽出する段階と、前記第2の接続情
報から、抵抗素子に関する接続情報を抽出し、電気回路
としては単一の抵抗素子と等価な機能を果たす複数の抵
抗素子を認識し、この複数の抵抗素子を等価な単一の抵
抗素子に置換するように前記第2の接続情報を修正する
段階と、 この修正された第2の接続情報を、前記第1の接続情報
と比較照合する段階と、 を備えることを特徴とする集積回路マスクパターンの検
証方法。 - (2)回路図に基づいて設計された集積回路マスクパタ
ーンが、前記回路図と等価か否かを検証する集積回路マ
スクパターンの検証方法において、前記回路図から各素
子の接続情報を第1の接続情報として抽出する段階と、 前記集積回路マスクパターンから各素子の接続情報を第
2の接続情報として抽出する段階と、前記第2の接続情
報から、抵抗素子に関する接続情報を抽出し、各抵抗素
子の両節点のそれぞれについて、抵抗素子にのみ接続さ
れている場合に第1の指標を、それ以外の場合には第2
の指標を与える段階と、 両節点ともに第1の指標が与えられている抵抗素子を第
1のグループ、一方の節点に第1の指標が他方の節点に
第2の指標が与えられている抵抗素子を第2のグループ
、両節点ともに第2の指標が与えられている抵抗素子を
第3のグループ、にそれぞれ分類する段階と、 前記第1のグループに属する抵抗素子の節点のそれぞれ
に所定の優先順位を与え、各抵抗素子の両節点について
一方を優先節点、他方を被優先節点として認識し、被優
先節点を優先節点で置換する旨の置換情報を得る段階と
、 前記第2の接続情報から、前記第1のグループに属する
抵抗素子の接続情報を消去する段階と、前記第2の接続
情報のうち、前記第2のグループに属する抵抗素子の接
続情報を前記置換情報に基づいて置換する段階と、 前記置換後の接続情報に基づいて、前記第2のグループ
に属する抵抗素子のうち、同一の節点を共用し、かつ、
その共用節点は他の抵抗素子には共用されていないとい
う条件を満足する2つの抵抗素子を探し、この2つの抵
抗素子に関する接続情報を消去し、代わりにこの消去し
た2つの抵抗素子の共用節点以外の2節点を両節点とす
る新たな抵抗素子に関する接続情報を付加する段階と、
前記各段階によって修正された第2の接続情報を、前記
第1の接続情報と比較照合する段階と、を備えることを
特徴とする集積回路マスクパターンの検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175000A JPH0338852A (ja) | 1989-07-05 | 1989-07-05 | 集積回路マスクパターンの検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175000A JPH0338852A (ja) | 1989-07-05 | 1989-07-05 | 集積回路マスクパターンの検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338852A true JPH0338852A (ja) | 1991-02-19 |
Family
ID=15988465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1175000A Pending JPH0338852A (ja) | 1989-07-05 | 1989-07-05 | 集積回路マスクパターンの検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216253B1 (en) | 1996-01-27 | 2001-04-10 | Nec Corporation | Method and apparatus for verifying and electrical configuaration using a psuedo-element pattern |
-
1989
- 1989-07-05 JP JP1175000A patent/JPH0338852A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216253B1 (en) | 1996-01-27 | 2001-04-10 | Nec Corporation | Method and apparatus for verifying and electrical configuaration using a psuedo-element pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12093618B2 (en) | Automated circuit generation | |
| US4831543A (en) | Hierarchical net list derivation system | |
| CN107908725A (zh) | 一种批量数据校验方法、装置和系统 | |
| CN111753490A (zh) | 金属线版图设计规则检查方法 | |
| JP2019021123A (ja) | 半導体集積回路のレイアウト方法 | |
| US20050155006A1 (en) | Constraint data management for electronic design automation | |
| US20040003366A1 (en) | Method for making layout data in semiconductor integrated circuit | |
| US7257787B2 (en) | Method for reducing an equivalent resistance in an IC layout | |
| US6968518B2 (en) | Method of resolving missing graphical symbols in computer-aided integrated circuit design | |
| JPH0338852A (ja) | 集積回路マスクパターンの検証方法 | |
| EP3525116A1 (en) | Management system of electrical field circuit design | |
| US20140130004A1 (en) | Integrated circuit schematics having imbedded scaling information for generating a design instance | |
| WO2005038675A1 (ja) | プリント基板設計指示支援方法およびその装置 | |
| JP2822969B2 (ja) | 集積回路マスクパターンの検証方法 | |
| CN100458798C (zh) | 检查电路的方法 | |
| JPH0367372A (ja) | 集積回路マスクパターンの検証方法 | |
| US20180307782A1 (en) | Circuit encoding method and circuit structure recognition method | |
| JP2776267B2 (ja) | 回路図出力方法 | |
| JP3042446B2 (ja) | 静電破壊検証ツール | |
| CN103310029A (zh) | 电路板电气规则设置系统及方法 | |
| JP2959606B2 (ja) | 論理接続データ格納方法 | |
| JP2000181948A (ja) | 階層図面設計装置 | |
| CN119250009A (zh) | 一种低噪声放大器芯片电路原理图的自动布局方法 | |
| JP2773668B2 (ja) | 半導体集積回路の電源供給線の分割方法 | |
| JPS6288323A (ja) | マスクパタ−ンの検査方法 |