JPH0338853A - 集積回路マスクパターンの検証方法 - Google Patents
集積回路マスクパターンの検証方法Info
- Publication number
- JPH0338853A JPH0338853A JP1175001A JP17500189A JPH0338853A JP H0338853 A JPH0338853 A JP H0338853A JP 1175001 A JP1175001 A JP 1175001A JP 17500189 A JP17500189 A JP 17500189A JP H0338853 A JPH0338853 A JP H0338853A
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- mask pattern
- integrated circuit
- inverter
- circuit diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路マスクパターンの検証方法、特ニイン
ハータに関してのマスクパターンが回路図と不一致を生
じたときにも対処できる集積回路マスクパターンの検証
方法に関する。
ハータに関してのマスクパターンが回路図と不一致を生
じたときにも対処できる集積回路マスクパターンの検証
方法に関する。
集積回路を設計する場合、回路図から集積回路マスクパ
ターンを設計することになる。このとき、設計されたマ
スクパターンかもともとの回路図と等価な回路接続にな
っているか否かを検証する必要か生じる。ところが、集
積回路の集積度か向上してくると、集積回路マスクパタ
ーンも非常に複雑になり、最近では、このような検証に
は、コンピュータを用いた方法がｍいられている。すな
わち、設計されたマスクパターンをデジタイズしてマス
クパターンデータを得る。そしてこれに図形演算を施し
て素子相互の接続情報を抽出するのである。一方では、
回路図に基づいて素子相互の接続情報を取り込み、両者
を比較照合し、不一致の有無を確認している。
ターンを設計することになる。このとき、設計されたマ
スクパターンかもともとの回路図と等価な回路接続にな
っているか否かを検証する必要か生じる。ところが、集
積回路の集積度か向上してくると、集積回路マスクパタ
ーンも非常に複雑になり、最近では、このような検証に
は、コンピュータを用いた方法がｍいられている。すな
わち、設計されたマスクパターンをデジタイズしてマス
クパターンデータを得る。そしてこれに図形演算を施し
て素子相互の接続情報を抽出するのである。一方では、
回路図に基づいて素子相互の接続情報を取り込み、両者
を比較照合し、不一致の有無を確認している。
一般に、インバータに関しては、回路図とマスクパター
ンとが１対１に対応しないことがある。
ンとが１対１に対応しないことがある。
これは、インバータを偶数段直列接続したものを、回路
中の任意の節点に挿入しても、回路全体としてのデジタ
ル的な論理動作は変わらないという性質を利用して、マ
スクパターン設計時に、インバータを偶数段直列接続し
たものを付加することが行われるためである。このよう
な付加は、回路全体としてのデジタル的な論理動作に変
わりはないが、回路を流れるアナログ信号の動作を適正
にする上で意味をもつ。たとえば、マスクパターン設計
時に、配線路が長くなりすぎてしまうような場合、この
配線路の途中にインバータを偶数段設け、アナログ信号
として必要な駆動能力を維持させ、信号波形を整形する
手法が用いられる。このように、回路図にはないインバ
ータを、マスクパターン設計時に波形整形の目的で偶数
段挿入するということは、設計技巧上ごく普通に行われ
ることである。ところか、上述したコンピュータによる
従来の検証方法では、回路図とマスクパターンとが１対
１に完全対応していないため、不一致という結果か出て
しまう。そこで従来は、このような不一致の箇所に対し
ては、実際のマスクパターンに合わせるように回路図を
修正せざるを得なかった。
中の任意の節点に挿入しても、回路全体としてのデジタ
ル的な論理動作は変わらないという性質を利用して、マ
スクパターン設計時に、インバータを偶数段直列接続し
たものを付加することが行われるためである。このよう
な付加は、回路全体としてのデジタル的な論理動作に変
わりはないが、回路を流れるアナログ信号の動作を適正
にする上で意味をもつ。たとえば、マスクパターン設計
時に、配線路が長くなりすぎてしまうような場合、この
配線路の途中にインバータを偶数段設け、アナログ信号
として必要な駆動能力を維持させ、信号波形を整形する
手法が用いられる。このように、回路図にはないインバ
ータを、マスクパターン設計時に波形整形の目的で偶数
段挿入するということは、設計技巧上ごく普通に行われ
ることである。ところか、上述したコンピュータによる
従来の検証方法では、回路図とマスクパターンとが１対
１に完全対応していないため、不一致という結果か出て
しまう。そこで従来は、このような不一致の箇所に対し
ては、実際のマスクパターンに合わせるように回路図を
修正せざるを得なかった。
そこで本発明は、設計上の要求からマスクパターンと回
路図との間に、インバータに関しての不一致が生じた場
合にも対処することのできる集積回路マスクパターンの
検証方法を提供することを目的とする。
路図との間に、インバータに関しての不一致が生じた場
合にも対処することのできる集積回路マスクパターンの
検証方法を提供することを目的とする。
本願第１の発明は、回路図に基づいて設計された集積回
路マスクパターンが、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第１の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第２の
接続情報として抽出する段階と、第２の接続情報から、
偶数段のインバータが直列接続された部分を認識し、こ
の部分を消去することにより第２の接続情報を修正する
段階と、この修正された第２の接続情報を、第１の接続
情報と比較照合する段階と、 を行うようにしたものである。
路マスクパターンが、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第１の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第２の
接続情報として抽出する段階と、第２の接続情報から、
偶数段のインバータが直列接続された部分を認識し、こ
の部分を消去することにより第２の接続情報を修正する
段階と、この修正された第２の接続情報を、第１の接続
情報と比較照合する段階と、 を行うようにしたものである。
本願第２の発明は、回路図に基づいて設計された集積回
路マスクパターンが、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第１の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第２の
接続情報として抽出する段階と、第２の接続情報に基つ
いて、ソースまたはドレインのいずれか一方の端子が電
源と接続されているＰチャネルトランジスタと、ソース
またはドレインのいずれか一方の端子が接地されている
Ｎチャネルトランジスタと、がそれぞれもう一方の端子
で互いに接続されており、かつ、両トランジスタのゲー
ト端子が互いに接続されているようなトランジスタ対を
抽出し、これを、両ゲート端子の接続点を入力端子、ソ
ースまたはドレイン端子の接続点を出力端子として機能
するインバータと認識する段階と、 前段階で認識された複数のインバータのうち、一方のイ
ンバータの出力端子が他方のインバータの入力端子にの
み接続されているという関係にある一対のインバータを
抽出する段階と、前段階で抽出された一対のインバータ
に関する接続情報を、第２の接続情報から消去すること
により第２の接続情報を修正する段階と、この修正され
た第２の接続情報を、第１の接続情報と比較照合する段
階と、 を行うようにしたものである。
路マスクパターンが、回路図と等価か否かを検証する集
積回路マスクパターンの検証方法において、 回路図から各素子の接続情報を第１の接続情報として抽
出する段階と、 集積回路マスクパターンから各素子の接続情報を第２の
接続情報として抽出する段階と、第２の接続情報に基つ
いて、ソースまたはドレインのいずれか一方の端子が電
源と接続されているＰチャネルトランジスタと、ソース
またはドレインのいずれか一方の端子が接地されている
Ｎチャネルトランジスタと、がそれぞれもう一方の端子
で互いに接続されており、かつ、両トランジスタのゲー
ト端子が互いに接続されているようなトランジスタ対を
抽出し、これを、両ゲート端子の接続点を入力端子、ソ
ースまたはドレイン端子の接続点を出力端子として機能
するインバータと認識する段階と、 前段階で認識された複数のインバータのうち、一方のイ
ンバータの出力端子が他方のインバータの入力端子にの
み接続されているという関係にある一対のインバータを
抽出する段階と、前段階で抽出された一対のインバータ
に関する接続情報を、第２の接続情報から消去すること
により第２の接続情報を修正する段階と、この修正され
た第２の接続情報を、第１の接続情報と比較照合する段
階と、 を行うようにしたものである。
〔作 用ゴ
本発明によれば、集積回路マスクパターンは、波形整形
の目的で挿入されたインバータが消去された後に、回路
図と比較照合される。このため、比較照合の結果、波形
整形の目的で挿入されたインバータに基づく不一致の判
定はなされなくなる。
の目的で挿入されたインバータが消去された後に、回路
図と比較照合される。このため、比較照合の結果、波形
整形の目的で挿入されたインバータに基づく不一致の判
定はなされなくなる。
以下本発明を図示する実施料に基づいて詳述する。第１
図は本発明の一実施例に係る集積回路マスクパターンの
検証方法の手順を示す図である。
図は本発明の一実施例に係る集積回路マスクパターンの
検証方法の手順を示す図である。
まず、ステップＳ１において回路図が作成され、この回
路図に基づいてステップＳ２においてマスクパターンが
設計される。ここで述べる検証方法は、ステップＳ１で
作成された回路図とステップＳ２て設計されたマスクパ
ターンとが、等価であるか否かを照合することを目的と
するものである。
路図に基づいてステップＳ２においてマスクパターンが
設計される。ここで述べる検証方法は、ステップＳ１で
作成された回路図とステップＳ２て設計されたマスクパ
ターンとが、等価であるか否かを照合することを目的と
するものである。
実際の検証手順を説明する前に、インバータに関して回
路図とマスクパターンとに、設計上の要求から不一致が
生じる具体例を説明しておく。たとえば、ステップＳ１
において作成された回路図が第２図に示すようなもので
あったとする。この回路は、ＮＯＲ回路１と、その後段
に接続されたＮＡＮＤＡ路２から構成されている。ここ
で、図のＡ−Ｅは節点を示す。この回路図に基づいて、
ステップＳ２においてマスクパターンが設計されること
になる。このとき、節点Ｃに相当する配線パターンが非
常に長くなる場合、ＮＯＲ回路１の出力信号波形を整形
する必要が生じる。このため、第２図に示す回路の代わ
りに、第３図に示す回路に基づくマスクパターンを設計
することになる。
路図とマスクパターンとに、設計上の要求から不一致が
生じる具体例を説明しておく。たとえば、ステップＳ１
において作成された回路図が第２図に示すようなもので
あったとする。この回路は、ＮＯＲ回路１と、その後段
に接続されたＮＡＮＤＡ路２から構成されている。ここ
で、図のＡ−Ｅは節点を示す。この回路図に基づいて、
ステップＳ２においてマスクパターンが設計されること
になる。このとき、節点Ｃに相当する配線パターンが非
常に長くなる場合、ＮＯＲ回路１の出力信号波形を整形
する必要が生じる。このため、第２図に示す回路の代わ
りに、第３図に示す回路に基づくマスクパターンを設計
することになる。
第３図に示す回路は、ＮＯＲ回路３とＮＡＮＤＡ路６と
の間に、インバータ４および５が挿入されている。図の
ａ −ｇは節点を示す。このように、２段直列接続した
インバータを挿入することにより、ＮＯＲ回路３の出力
信号波形の整形を行うことがてきる。しかも論理動作に
は全く支障がない。
の間に、インバータ４および５が挿入されている。図の
ａ −ｇは節点を示す。このように、２段直列接続した
インバータを挿入することにより、ＮＯＲ回路３の出力
信号波形の整形を行うことがてきる。しかも論理動作に
は全く支障がない。
ところが、第２図に示すような接続情報（もともとの回
路図の接続情報）と、第３図に示すような接続情報（マ
スクパターンの接続情報）とを、従来の方法で検証する
と前述したように不一致が生じてしまう。この例の場合
、節点Ａと節点ａ、節点Ｂと節点す、ＮＯＲ回路］とＮ
ＯＲ回路３、節点Ｃと節点Ｃまでは一致がとられるが、
続くＮＡＮＤＡ路２とインバータ４との比較において不
一致を生じる結果となる。本発明による検証方性では、
第３図に示すマスクパターンの接続関係から、インバー
タ４および５に関するものを消去し、第２図に示すもと
もとの回路図の接続関係に戻してから、両者を比較照合
するものである。
路図の接続情報）と、第３図に示すような接続情報（マ
スクパターンの接続情報）とを、従来の方法で検証する
と前述したように不一致が生じてしまう。この例の場合
、節点Ａと節点ａ、節点Ｂと節点す、ＮＯＲ回路］とＮ
ＯＲ回路３、節点Ｃと節点Ｃまでは一致がとられるが、
続くＮＡＮＤＡ路２とインバータ４との比較において不
一致を生じる結果となる。本発明による検証方性では、
第３図に示すマスクパターンの接続関係から、インバー
タ４および５に関するものを消去し、第２図に示すもと
もとの回路図の接続関係に戻してから、両者を比較照合
するものである。
まず、ステップＳ３において、マスクパターンをデジタ
イズする。これは、設計したマスクパターンをマスクパ
ターンデータとしてコンピュータに取り込む作業となる
。続いて、ステップＳ４において、このマスクパターン
データに基づいて、接続情報かｊｒＪ＋出される。これ
はマスクパターンブタ（あるいはベクトルデータやビッ
トマツプデータ）で表現された図形情報に対して、図形
演算を施し、各素子の認識および各節点の接続関係の認
識を行うことによりなされる。各素子の認識を行うため
には、たとえば、ある特定の拡散層だけからなる領域は
抵抗素子、ある特定の拡散層にポリンリコン層が重なっ
ている領域はトランジスタ、などの条件設定が必要であ
るが、この種の図形演算は公知であるため、ここでは詳
しい説明は省略する。最終的に得られる接続情報は、各
素子と節点との接続関係を示した情報である。
イズする。これは、設計したマスクパターンをマスクパ
ターンデータとしてコンピュータに取り込む作業となる
。続いて、ステップＳ４において、このマスクパターン
データに基づいて、接続情報かｊｒＪ＋出される。これ
はマスクパターンブタ（あるいはベクトルデータやビッ
トマツプデータ）で表現された図形情報に対して、図形
演算を施し、各素子の認識および各節点の接続関係の認
識を行うことによりなされる。各素子の認識を行うため
には、たとえば、ある特定の拡散層だけからなる領域は
抵抗素子、ある特定の拡散層にポリンリコン層が重なっ
ている領域はトランジスタ、などの条件設定が必要であ
るが、この種の図形演算は公知であるため、ここでは詳
しい説明は省略する。最終的に得られる接続情報は、各
素子と節点との接続関係を示した情報である。
このようにして抽出されたマスクパターンの接続情報は
、ステップＳ５〜ｓ７によって修正される。以下、この
修正手順を順に説明する。はじめに、ステップＳ７にお
いてインバータの認識が行われる。第４図にインバータ
の具体的な回路構成を示す。このように１つのインバー
タはＰチャネルトランジスタＴ１と、Ｎチャネルトラン
ジスタＴ２とによって構成される。両トランジスタのべ
１ −ス端子は節点Ｉにおいて互いに接続されている。
、ステップＳ５〜ｓ７によって修正される。以下、この
修正手順を順に説明する。はじめに、ステップＳ７にお
いてインバータの認識が行われる。第４図にインバータ
の具体的な回路構成を示す。このように１つのインバー
タはＰチャネルトランジスタＴ１と、Ｎチャネルトラン
ジスタＴ２とによって構成される。両トランジスタのべ
１ −ス端子は節点Ｉにおいて互いに接続されている。
また、ＰチャネルトランジスタＴ１のドレイン端子と、
ＮチャネルトランジスタＴ２のドレイン端子とは、節点
○において互いに接続されている。
ＮチャネルトランジスタＴ２のドレイン端子とは、節点
○において互いに接続されている。
更に、ＰチャネルトランジスタＴ１のソース端子は電源
ＶＤＤに接続され、ＮチャネルトランジスタＴ２のソー
ス端子は接地されている。インバータがこのような回路
構成をしているため、マスクパターンの接続情報からイ
ンバータを認識するには、次のようにすればよい。すな
わち、ソースまたはドレインのいずれか一方の端子が電
源と接続されているＰチャネルトランジスタと、ソース
またはドレインのいずれか一方の端子が接地されている
Ｎチャネルトランジスタと、かそれぞれもう一方の端子
で互いに接続されており、かつ、両トランジスタのケー
ト端子か互いに接続されているようなトランジスタ対を
抽出し、これをインバータと認識するのである。この場
合、第４図に示すように、両ゲート端子の接続点■が入
力端子、ソースまたはドレイン端子の接続点０か出力端
子となる。
ＶＤＤに接続され、ＮチャネルトランジスタＴ２のソー
ス端子は接地されている。インバータがこのような回路
構成をしているため、マスクパターンの接続情報からイ
ンバータを認識するには、次のようにすればよい。すな
わち、ソースまたはドレインのいずれか一方の端子が電
源と接続されているＰチャネルトランジスタと、ソース
またはドレインのいずれか一方の端子が接地されている
Ｎチャネルトランジスタと、かそれぞれもう一方の端子
で互いに接続されており、かつ、両トランジスタのケー
ト端子か互いに接続されているようなトランジスタ対を
抽出し、これをインバータと認識するのである。この場
合、第４図に示すように、両ゲート端子の接続点■が入
力端子、ソースまたはドレイン端子の接続点０か出力端
子となる。
２
こうして、複数のインバータが認識されたら、続くステ
ップＳ６において、消去可能なインバータ対を抽出する
。これは、一方のインバータの出力端子が他方のインバ
ータの入力端子にのみ接続されているという関係にある
一対のインバータを抽出するのである。したがって、第
３図に示すインバータ４および５の対は、消去可能なイ
ンバータ対として抽出される。インバータ４の出力端子
はインバータ５の入力端子にのみ接続されている。
ップＳ６において、消去可能なインバータ対を抽出する
。これは、一方のインバータの出力端子が他方のインバ
ータの入力端子にのみ接続されているという関係にある
一対のインバータを抽出するのである。したがって、第
３図に示すインバータ４および５の対は、消去可能なイ
ンバータ対として抽出される。インバータ４の出力端子
はインバータ５の入力端子にのみ接続されている。
もし、節点ｄに別なものが接続されていた場合には、消
去可能なインバータ対にはならない。
去可能なインバータ対にはならない。
こうして、消去可能なインバータ対が抽出されたら、ス
テップＳ７において、このインバータ対に関する接続情
報を、ステップＳ４て抽出した接続情報から消去するこ
とにより接続情報の修正を行う。この場合、消去された
前段インバータの入力端子と後段インバータの出力端子
を接続し、回路が断線することのないようにする。第３
図の例の場合、インバータ４および５に関する接続情報
が消去される結果、節点Ｃが節点ｅに融合することにな
る。必要があれば、ステップＳ６．Ｓ７の手順を繰り返
して行い、消去可能なインバータ対をすべて消去する。
テップＳ７において、このインバータ対に関する接続情
報を、ステップＳ４て抽出した接続情報から消去するこ
とにより接続情報の修正を行う。この場合、消去された
前段インバータの入力端子と後段インバータの出力端子
を接続し、回路が断線することのないようにする。第３
図の例の場合、インバータ４および５に関する接続情報
が消去される結果、節点Ｃが節点ｅに融合することにな
る。必要があれば、ステップＳ６．Ｓ７の手順を繰り返
して行い、消去可能なインバータ対をすべて消去する。
一方、ステップＳ８ては、回路図から接続情報が抽出さ
れる。そして、ステップＳ９において、回路図から抽出
された接続情報と、マスクパターンから抽出され修正さ
れた接続情報と、が比較照合される。ステップ８５〜Ｓ
７の修正処理により、波形整形の目的で挿入されたイン
バータは消去されているため、両者に不一致は生しない
。
れる。そして、ステップＳ９において、回路図から抽出
された接続情報と、マスクパターンから抽出され修正さ
れた接続情報と、が比較照合される。ステップ８５〜Ｓ
７の修正処理により、波形整形の目的で挿入されたイン
バータは消去されているため、両者に不一致は生しない
。
以上、本発明による集積回路マスクパターンの検証方法
を、一実施例の回路に基づいて説明したが、要するに本
発明のポイントは、第１図に一点鎖線で囲ったステップ
Ｓ５〜Ｓ７による接続情報の修正を行う点にあり、種々
の態様による実施が可能である。たとえば、上述の実施
例では、ステップＳ１において作成される回路図自体に
は、波形整形用のインバータ対が含まれていないという
前提で説明を行ったが、回路図を作成する段階からレイ
アウトを想定し、波形整形用のインバータ４ 対を盛り込むようなこともしばしば行われる。このよう
な場合、ステップＳ５〜Ｓ７を経て得られる修正後のマ
スクパターンの接続情報には、波形整形用のインバータ
は含まれていないが、逆にステップＳ８て抽出される回
路図の接続情報には、波形整形用のインバータか含まれ
てしまい、ステップＳ９における比較照合で不一致が生
じることになる。そこで、このような場合には、ステッ
プＳ８において回路図から接続情報を抽出した後、この
回路図から抽出した接続情報に文４しても、ステップＳ
５〜Ｓ７に示した修正処理と同様の修正処理を行い、い
ずれの接続情報からも波形整形用のインバータに関する
情報を消去するようにすればよい。
を、一実施例の回路に基づいて説明したが、要するに本
発明のポイントは、第１図に一点鎖線で囲ったステップ
Ｓ５〜Ｓ７による接続情報の修正を行う点にあり、種々
の態様による実施が可能である。たとえば、上述の実施
例では、ステップＳ１において作成される回路図自体に
は、波形整形用のインバータ対が含まれていないという
前提で説明を行ったが、回路図を作成する段階からレイ
アウトを想定し、波形整形用のインバータ４ 対を盛り込むようなこともしばしば行われる。このよう
な場合、ステップＳ５〜Ｓ７を経て得られる修正後のマ
スクパターンの接続情報には、波形整形用のインバータ
は含まれていないが、逆にステップＳ８て抽出される回
路図の接続情報には、波形整形用のインバータか含まれ
てしまい、ステップＳ９における比較照合で不一致が生
じることになる。そこで、このような場合には、ステッ
プＳ８において回路図から接続情報を抽出した後、この
回路図から抽出した接続情報に文４しても、ステップＳ
５〜Ｓ７に示した修正処理と同様の修正処理を行い、い
ずれの接続情報からも波形整形用のインバータに関する
情報を消去するようにすればよい。
以上のとおり本発明によれば、集積回路マスクパターン
は、波形整形の目的で挿入されたインバータか消去され
た後に、回路図と比較照合される。
は、波形整形の目的で挿入されたインバータか消去され
た後に、回路図と比較照合される。
このため、比較照合の結果、波形整形の目的で挿入され
たインバータに基づく不一致の判定はなさ５ れなくなる。
たインバータに基づく不一致の判定はなさ５ れなくなる。
第１図は本発明の一実施例に係る集積回路マスクパター
ンの検証方法の手順を示す図、第２図は第１図に示す検
証方法の対象となるもともとの回路図、第３図は第１図
に示す検証方法の対象となるマスクパターンの回路図、
第４図は一般的なインバータの回路構成図である。 工・・・ＮＯＲ回路、２・・・ＮＡＮＤ回路、３・・Ｎ
。 Ｒ回路、４．５・・インバータ、６・ＮＡＮＤ回路、Ａ
−Ｅ・・節点、ａ−ｇ・節点、１．Ｏ＝節点、Ｔ１・・
Ｐチャネルトランジスタ、Ｔ２・・Ｎチャネルトランジ
スタ。
ンの検証方法の手順を示す図、第２図は第１図に示す検
証方法の対象となるもともとの回路図、第３図は第１図
に示す検証方法の対象となるマスクパターンの回路図、
第４図は一般的なインバータの回路構成図である。 工・・・ＮＯＲ回路、２・・・ＮＡＮＤ回路、３・・Ｎ
。 Ｒ回路、４．５・・インバータ、６・ＮＡＮＤ回路、Ａ
−Ｅ・・節点、ａ−ｇ・節点、１．Ｏ＝節点、Ｔ１・・
Ｐチャネルトランジスタ、Ｔ２・・Ｎチャネルトランジ
スタ。
Claims (2)
- （１）回路図に基づいて設計された集積回路マスクパタ
ーンが、前記回路図と等価か否かを検証する集積回路マ
スクパターンの検証方法において、前記回路図から各素
子の接続情報を第１の接続情報として抽出する段階と、 前記集積回路マスクパターンから各素子の接続情報を第
２の接続情報として抽出する段階と、前記第２の接続情
報から、偶数段のインバータが直列接続された部分を認
識し、この部分を消去することにより前記第２の接続情
報を修正する段階と、 この修正された第２の接続情報を、前記第１の接続情報
と比較照合する段階と、 を備えることを特徴とする集積回路マスクパターンの検
証方法。 - （２）回路図に基づいて設計された集積回路マスクパタ
ーンが、前記回路図と等価か否かを検証する集積回路マ
スクパターンの検証方法において、前記回路図から各素
子の接続情報を第１の接続情報として抽出する段階と、 前記集積回路マスクパターンから各素子の接続情報を第
２の接続情報として抽出する段階と、前記第２の接続情
報に基づいて、ソースまたはドレインのいずれか一方の
端子が電源と接続されているＰチャネルトランジスタと
、ソースまたはドレインのいずれか一方の端子が接地さ
れているＮチャネルトランジスタと、がそれぞれもう一
方の端子で互いに接続されており、かつ、両トランジス
タのゲート端子が互いに接続されているようなトランジ
スタ対を抽出し、これを、両ゲート端子の接続点を入力
端子、ソースまたはドレイン端子の接続点を出力端子と
して機能するインバータと認識する段階と、 前段階で認識された複数のインバータのうち、一方のイ
ンバータの出力端子が他方のインバータの入力端子にの
み接続されているという関係にある一対のインバータを
抽出する段階と、 前段階で抽出された一対のインバータに関する接続情報
を、前記第２の接続情報から消去することにより前記第
２の接続情報を修正する段階と、この修正された第２の
接続情報を、前記第１の接続情報と比較照合する段階と
、 を備えることを特徴とする集積回路マスクパターンの検
証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175001A JPH0338853A (ja) | 1989-07-05 | 1989-07-05 | 集積回路マスクパターンの検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175001A JPH0338853A (ja) | 1989-07-05 | 1989-07-05 | 集積回路マスクパターンの検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338853A true JPH0338853A (ja) | 1991-02-19 |
Family
ID=15988482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1175001A Pending JPH0338853A (ja) | 1989-07-05 | 1989-07-05 | 集積回路マスクパターンの検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1226790A1 (en) | 2001-01-25 | 2002-07-31 | GC Corporation | Vacuum type capsule for dental restoration material |
-
1989
- 1989-07-05 JP JP1175001A patent/JPH0338853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1226790A1 (en) | 2001-01-25 | 2002-07-31 | GC Corporation | Vacuum type capsule for dental restoration material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| US6112022A (en) | Method for simulating ULSI/VLSI circuit designs | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPH0232619A (ja) | 不要ゲート削除方式 | |
| US5909374A (en) | System and method for verifying logic circuit based on signal line set affecting internal signal | |
| US20090228852A1 (en) | Method and system for verification of multi-voltage circuit design | |
| JPH0338853A (ja) | 集積回路マスクパターンの検証方法 | |
| US5715170A (en) | Apparatus for forming input data for a logic simulator | |
| WO2002103757A2 (en) | Digital circuits with selection operators | |
| US6981238B1 (en) | Verification of integrated circuit designs using buffer control | |
| JPH03290761A (ja) | 論理回路の設計方法 | |
| US20030144826A1 (en) | Register repositioning method for functional verification systems | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| CN118673847B (zh) | 一种用于Post-Mask ECO的定制Spare Cell方法 | |
| Borriello | Synthesis of mixed synchronous/asynchronous control logic | |
| JP2002073714A (ja) | タイミング解析装置、ネットリスト変更方法および記録媒体 | |
| JP2822969B2 (ja) | 集積回路マスクパターンの検証方法 | |
| JPH04148258A (ja) | バス線試験方法および該方法を実施する装置 | |
| JPH10154793A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JPS6288323A (ja) | マスクパタ−ンの検査方法 | |
| JP3247454B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP3098507B2 (ja) | 論理検証方式及びその方法 | |
| US20030192014A1 (en) | Simulator of dynamic circuit for silicon critical path debug | |
| JP2535823B2 (ja) | 階層的パタ―ンレイアウト方法 |