JPH0339424B2 - - Google Patents
Info
- Publication number
- JPH0339424B2 JPH0339424B2 JP59102139A JP10213984A JPH0339424B2 JP H0339424 B2 JPH0339424 B2 JP H0339424B2 JP 59102139 A JP59102139 A JP 59102139A JP 10213984 A JP10213984 A JP 10213984A JP H0339424 B2 JPH0339424 B2 JP H0339424B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binary data
- serial
- bits
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/16—Conversion to or from representation by pulses the pulses having three levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
産業上の利用分野
本発明は所定時間内に異なるビツト数で入力さ
れる3値直列信号から異なるビツト数ごとのデー
タを解読するデータ解読装置に関する。 従来例の構成とその問題点 近年多くのシステムにおいてデジタル技術が導
入され、それにともないデジタル情報を転送する
手段もますます重要になつてきている。情報転送
手段を大別すると並列転送手段と直列転送手段に
分けられるが、並列転送手段では、データ転送時
入出力用の信号線が多く必要となり、同時にIC
化する場合にも入出力ピン数がその分多く必要と
なる。そこでICのピン数とコストとは比例関係
にあるため、ピン数が多くなる並列転送手段は
IC化には不利である。 このことから近年コストを下げることの可能な
直列転送手段が多く用いられつつある。 本出願人が先に提案した直列転送方式の一例で
あるデータ解読装置(特願昭57−210778号)につ
いて第1図〜第4図を用いて説明する。 第1図は前記データ解読装置の構成を示す図で
あり、第2図は動作説明に用いる信号波形図であ
る。第1図において、11は3値弁別手段、12
は遅延手段、13は直並列変換手段、14は窓信
号作成手段、15はラツチ手段、16は判別部、
17はゲート部、30は判定手段である。 以上のように構成されたデータ解読装置は1本
の信号線で送られてきた3値直列信号を入力し
て、この信号から並列の2値データを取り出すた
めの装置であり、以下その動作を説明する。 第2図のS3に第1図のデータ解読装置に入力
される信号を示す。図のi1〜i5はインデツクス信
号を示し、それぞれのインデツクス信号の前部
に、対応するデータd1〜d5が中間レベルと低レベ
ルの2値で割り付けられている。 今、一例として5ビツトのデータ(00101)を
転送する3値直列信号を用いた場合につき説明す
る。 3値弁別手段11に上記3値信号S3を入力す
るとS4,S5に示す信号が出力される。この3
値弁別手段11の入力に対する出力状態を第1表
に示す。
れる3値直列信号から異なるビツト数ごとのデー
タを解読するデータ解読装置に関する。 従来例の構成とその問題点 近年多くのシステムにおいてデジタル技術が導
入され、それにともないデジタル情報を転送する
手段もますます重要になつてきている。情報転送
手段を大別すると並列転送手段と直列転送手段に
分けられるが、並列転送手段では、データ転送時
入出力用の信号線が多く必要となり、同時にIC
化する場合にも入出力ピン数がその分多く必要と
なる。そこでICのピン数とコストとは比例関係
にあるため、ピン数が多くなる並列転送手段は
IC化には不利である。 このことから近年コストを下げることの可能な
直列転送手段が多く用いられつつある。 本出願人が先に提案した直列転送方式の一例で
あるデータ解読装置(特願昭57−210778号)につ
いて第1図〜第4図を用いて説明する。 第1図は前記データ解読装置の構成を示す図で
あり、第2図は動作説明に用いる信号波形図であ
る。第1図において、11は3値弁別手段、12
は遅延手段、13は直並列変換手段、14は窓信
号作成手段、15はラツチ手段、16は判別部、
17はゲート部、30は判定手段である。 以上のように構成されたデータ解読装置は1本
の信号線で送られてきた3値直列信号を入力し
て、この信号から並列の2値データを取り出すた
めの装置であり、以下その動作を説明する。 第2図のS3に第1図のデータ解読装置に入力
される信号を示す。図のi1〜i5はインデツクス信
号を示し、それぞれのインデツクス信号の前部
に、対応するデータd1〜d5が中間レベルと低レベ
ルの2値で割り付けられている。 今、一例として5ビツトのデータ(00101)を
転送する3値直列信号を用いた場合につき説明す
る。 3値弁別手段11に上記3値信号S3を入力す
るとS4,S5に示す信号が出力される。この3
値弁別手段11の入力に対する出力状態を第1表
に示す。
【表】
Aは3値直列信号入力で、2つのスレツシユレ
ベルを設けて、これを2値に変換することにより
2つの出力A0,A1が第1表のように出力される。
これによりA0には2値データを含んだ信号、A1
にはインデツクス信号が出力される。 3値弁別手段11から出力した2値データ信号
S4は遅延手段12に入り、所定時間遅延されて
遅延2値データ信号S6となり直並列変換手段1
3に入る。また3値弁別手段11の他の出力であ
るインデツクス信号S5は直接、直並列変換手段
13に入る。直並列変換手段13に入力された2
つの信号S5,S6のうちの信号S5をクロツク
として用いることにより信号S6に含まれた2値
データ(00101)が並列に直並列変換手段13の
出力D0〜D4より取り出される。 さらに誤動作防止対策として、以下のことを行
なつている。インデツクス信号S5の最初の立下
りエツジを用い、解読処理可能な所定の時間幅を
有する窓信号S7を作成する窓信号作成手段14
と、窓信号S7の窓の期間中、3値弁別手段11
出力のインデツクス信号S5をカウントし、所定
数のカウント値か否かを判別する判別部16と、
前記判別部16の出力S15により窓信号S7を
ゲートするゲート部17とで成る判定手段30に
より、判定信号S16を得て、この判定信号S1
6により前記出力D0〜D4をラツチ手段15でラ
ツチし、最終的に安定な2値データ出力を得てい
る。 判定部16とゲート部17とで成る判定手段3
0の部分を以下さらに詳しく述べる。第3図が判
定手段30の部分をさらに具体化した例で、第4
図はこちらを説明するための信号波形図である。 ここで第3図の18は判別用カウンタ、破線で
囲まれた19はR−Sフリツプフロツプ、20は
ANDゲートである。窓信号S7の窓の期間中、
インデツクス信号S5をカウントする判別用カウ
ンタ18は、インデツクス信号の所定数(i1〜i5)
を数えると所定数検出信号S13を“L”にして
R−Sフリツプフロツプ19をセツトし、判別部
16の出力となる判別信号S15を“H”にす
る。さらに判別信号S15は、“H”になつた窓
信号S7と共にANDゲート20でゲートされS
16の判定信号“H”となる。したがつて、この
判定信号S16の立上りエツジにより直並列変換
手段13の出力D1〜D4はラツチ手段15でラツ
チされる。 インデツクス信号が所定数より多い場合には、
(所定数+1)検出信号S14の破線で示す信号
“L”が出力され、これによりR−Sフリツプフ
ロツプ19はリセツトされ、判別信号S15は
“L”にもどる。したがつて判定信号S16は
“L”のままでラツチは行なわれない。 また、判定用カウンタ18がインデツクス信号
S5をカウントする前の状態で、かつ、判定信号
S15が“H”の状態のときに、インデツクス信
号S5中にノイズが混入したとする。R−Sフリ
ツプフロツプ19にはインデツクス信号S5によ
るリセツトがかけられている。従つて、ノイズに
よりR−Sフリツプフロツプ19はリセツトさ
れ、判定信号S15は“H”から“L”に変化
し、ゲート出力信号S16も“H”から“L”に
変化する。ゲート出力信号S16によるラツチ手
段15のラツチ動作は、信号S16が“L”から
“H”に変化するときであるから、誤つたラツチ
はなされない。すなわち、ノイズが混入してもリ
セツト動作が総り返されるだけであり、ラツチの
誤動作はない。 以上のように前記の例では判別部とゲート部で
成る判定手段を設けることにより、ノイズや入力
エラー信号による装置の誤動作を防ぎ、入力デー
タのビツト数が正しいか否かを判定して並列の2
値データを正しいデータとして取り出している。 しかし、係る例では所定のビツト数の3値直列
信号を解読できても、ビツト数の異なる複数の3
値直列信号を解読できない。つまり、ビツト数の
異なる3値直列信号を解読するにはそれぞれの異
なるビツト数ごとに第1図の回路が必要となり、
特にIC化する場合においては回路規模が大きく
なり、コスト高になるという問題点があつた。 発明の目的 本発明は上記例の欠点を克服するもので、ビツ
ト数の異なる3値直列信号を解読する方式の入力
部を1つにして、かつ、回路構成を簡素化したデ
ータ解読装置を提供することを目的とする。 発明の構成 本発明は、3値弁別手段と、窓信号作成手段
と、遅延手段と、直並列変換手段と、複数の出力
を得る判別部及びゲート部とで成る判定手段と、
複数のラツチ手段とを具備したデータ解読装置で
あり、インデツクス信号の前部または後部に1ビ
ツトずつ2値データを割り付けた異なるビツト数
で入力される3値直列信号を入力部を1つにして
回路構成を簡素化して安定に解読できる。 さらに本発明は、上記遅延手段を第1、第2の
遅延手段に置き換え、上記直並列変換手段を第
1、第2の直並列変換手段に置き換えることによ
り、インデツクス信号の前部と後部に1ビツトず
つ2値データを割り付けた異なるビツト数で入力
される3値直列信号を、入力部を1つにして回路
構成を簡素化して安定に解読できる。 実施例の説明 第5図は本発明の一実施例のデータ解読装置の
ブロツク図であり、第6図は動作説明に供する信
号波形図である。 第5図において、11は3値弁別手段、12は
遅延手段、13は直並列変換手段、14は窓信号
作成手段、15aは5ビツトラツチ手段、15b
は4ビツトラツチ手段、26は判別部、27はゲ
ート部、50は判定手段である。 なお、3値弁別手段11、遅延手段12、直並
列変換手段13、窓信号作成手段14は第1図に
示した例と同様のためその説明を省く。 以上のように構成された本発明のデータ解読装
置は、1本の信号線で送られてくる異なるビツト
数の複数の3値直列信号からビツト数に対応した
並列の2値データを取り出すための装置であり、
以下その動作を説明する。 第5図のデータ解読装置に入力される3値直列
信号を第6図のS23に示す。今一例として5ビ
ツトのデータ(00101)と4ビツトのデータ
(1011)を転送する3値直列信号を用いた場合に
つき説明する。 まず、3値直列信号S23の5ビツト3値直列
信号が入力されると、第1図の例と同様に2値デ
ータ信号S24とインデツクス信号S25が作成
され、直並列変換手段13の出力D0〜D4より2
値データ(00101)が出力される。さらに、第1
図の例と同様の手法を用いて判別部26で5ビツ
ト判別信号S35、ゲート部27で5ビツト判定
信号S36が作成され、この5ビツト判定信号S
36の立上りエツジにより前記D0〜D4出力を5
ビツトラツチ手段15aでラツチして安定な2値
データ出力(00101)をX0,X1,X2,X3,X4で
得ている。 なお、この時4ビツト判別信号S45はインデ
ツクス信号S25の4ビツト目の立上りエツジを
検出してセツトされ、さらに、5ビツト目の立下
りエツジを検出してリセツトされる。このため4
ビツト判定信号S46はリセツトされるだけでラ
ツチ動作は行なわれない。 次に、3値直列信号S23の4ビツト3値直列
信号が入力されると、さらに同様に2値データ信
号S24とインデツクス信号S25が作成され、
直並列変換手段13の出力D1,D2,D3,D4より
2値データ(1011)が出力される。その後同様に
判別部26で4ビツト判別信号S45、ゲート部
27で4ビツト判定信号S46が作成され、この
4ビツト判定信号S46の立上りエツジにより前
記D1,D2,D3,D4出力を4ビツトラツチ手段1
5bでラツチして安定な2値データ出力(1011)
をY1,Y2,Y3,Y4で得ている。 なお、このとき5ビツト判別信号S35はリセ
ツトされるだけで“L”を保持する。このため5
ビツト判定信号S36もリセツトされるだけでラ
ツチ動作は行なわれない。 第1図の例と特に異なる判別部26、ゲート部
27の部分を以下さらに詳しく説明する。 第7図が判別部26とゲート部27とで成る判
定手段50の部分をさらに具体化した例である。 ここで第7図の28は3値直列信号が4ビツト
または5ビツトのビツト数であるか否かを判別す
るための判別用カウンタ、破線で囲まれた19,
29はR−Sフリツプフロツプ、20,40はゲ
ート部を構成するANDゲートである。 インデツクス信号S25と窓信号S7の入力に
対して、まず、5ビツトのデータか否かを判定す
る場合には、第1図の例と同様判別用カウンタ2
8出力の5ビツトを検出する所定数検出信号S1
3と6ビツトを検出する(所定数+1)検出信号
S14を用い、R−Sフリツプフロツプ19をセ
ツトまたはリセツトして5ビツト判別信号S35
を作成することにより判別している。そして、5
ビツト判別信号S35を用いてANDゲート20
で窓信号S7をゲートし、5ビツトラツチ手段1
5a入力の5ビツト判定信号S36を作成してい
る。 次に、4ビツトのデータか否かを判定する場合
には同様に判別用カウンタ28出力の4ビツトを
検出する所定数検出信号S33と5ビツトを検出
する(所定数+1)検出信号S34を用い、R−
Sフリツプフロツプ29をセツトまたはリセツト
して4ビツト判別信号S45を作成することによ
り判別している。そして、判別信号S45を用い
て、ANDゲート40で窓信号S7をゲートし、
4ビツトラツチ手段15b入力の4ビツト判定信
号S46を作成している。 以上のように本実施例によれば、3値弁別手
段、遅延手段、窓信号作成手段、直並列変換手段
と、複数の3値直列信号が所定のビツト数か否か
を判定する判定手段と、複数のゲート出力信号を
作成するゲート手段と、複数のゲート出力信号に
より3値直列信号の各2値データをラツチする複
数のラツチ手段とを設けることにより、複数の異
なるビツト数の3値直列信号を入力端子を1つに
して安定な2値データとして取り出すことができ
る。 なお、本実施例では4ビツトと5ビツトの2種
類の3値直列信号を解読する場合について説明し
たが、異なるビツト数の3値直列信号であれば複
数種のデータ解読が可能なことは言うまでもな
い。 また、本実施例では入力信号としてインデツク
ス信号の前部に2値データを割り付けた3値直列
信号を扱つたが、インデツクス信号の後部に2値
データを割り付けた3値直列信号であつてもよ
い。この場合、第5図のインデツクス信号S25
を遅延手段12に入力して遅延し、この遅延手段
12の出力と2値データ信号S24を直並列変換
手段13に入力して2値データD0〜D4出力から
取り出せば、後は同様の構成で実現できる。 さらに、インデツクス信号の前部と後部に2値
データを割り付けた3値直列信号が入力信号とし
て考えられるが、この信号を扱う従来例として本
出願人が先に出願した特願昭58−4506号がある。 この信号を入力信号として同様の効果を得るた
めには、特願昭58−4506号と同様な3値弁別手段
と、窓信号作成手段と、3値弁別手段出力の2値
データ信号とインデツクス信号をそれぞれに遅延
する第1遅延手段、第2遅延手段と、第1遅延手
段の出力と前記インデツクス信号より前記2値デ
ータの奇数ビツトを並列に取り出す第1直並列変
換手段と、第2遅延手段の出力と前記2値データ
信号より前記2値データの偶数ビツトを並列に取
り出す第2直並列変換手段とを具備し、前記実施
例に用いた前記インデツクス信号をカウントして
前記3値直列信号のビツト数を判定し複数の判定
信号を得る判定手段と、前記判定手段の出力によ
り前記窓信号をゲートし、複数のゲート出力信号
を得るゲート手段と、前記ゲート手段の出力によ
り前記第1,第2直並列変換手段の出力をラツチ
する複数のラツチ手段とを付加すれば、本実施例
と同様前記複数のラツチ手段より前記3値直列信
号のビツト数に対応した出力を取り出すことがで
きる。 発明の効果 本発明のデータ解読装置は、3値弁別手段と、
遅延手段と、窓信号作成手段と、直並列変換手段
と、複数出力の判定手段と、複数出力のゲート手
段と、複数出力のラツチ手段とを設けることによ
り、インデツクス信号の前部または後部に1ビツ
トずつ2値データを割り付けた異なるビツト数で
入力される3値直列信号を入力部を1つにして回
路構成を簡素化して安定に解読することができ
る。 さらに本発明のデータ解読装置は、3値弁別手
段と、第1遅延手段と、第2遅延手段と、窓信号
作成手段と、第1直並列変換手段と、第2直並列
変換手段と、複数出力の判定手段と、複数出力の
ゲート手段と、複数のラツチ手段とを設けること
により、インデツクス信号の前部と後部に1ビツ
トずつ2値データを割り付けた異なるビツト数で
入力される3値直列信号を入力部を1つにして回
路構成を簡素化して安定に解読することができ、
その実用的効果は大きい。
ベルを設けて、これを2値に変換することにより
2つの出力A0,A1が第1表のように出力される。
これによりA0には2値データを含んだ信号、A1
にはインデツクス信号が出力される。 3値弁別手段11から出力した2値データ信号
S4は遅延手段12に入り、所定時間遅延されて
遅延2値データ信号S6となり直並列変換手段1
3に入る。また3値弁別手段11の他の出力であ
るインデツクス信号S5は直接、直並列変換手段
13に入る。直並列変換手段13に入力された2
つの信号S5,S6のうちの信号S5をクロツク
として用いることにより信号S6に含まれた2値
データ(00101)が並列に直並列変換手段13の
出力D0〜D4より取り出される。 さらに誤動作防止対策として、以下のことを行
なつている。インデツクス信号S5の最初の立下
りエツジを用い、解読処理可能な所定の時間幅を
有する窓信号S7を作成する窓信号作成手段14
と、窓信号S7の窓の期間中、3値弁別手段11
出力のインデツクス信号S5をカウントし、所定
数のカウント値か否かを判別する判別部16と、
前記判別部16の出力S15により窓信号S7を
ゲートするゲート部17とで成る判定手段30に
より、判定信号S16を得て、この判定信号S1
6により前記出力D0〜D4をラツチ手段15でラ
ツチし、最終的に安定な2値データ出力を得てい
る。 判定部16とゲート部17とで成る判定手段3
0の部分を以下さらに詳しく述べる。第3図が判
定手段30の部分をさらに具体化した例で、第4
図はこちらを説明するための信号波形図である。 ここで第3図の18は判別用カウンタ、破線で
囲まれた19はR−Sフリツプフロツプ、20は
ANDゲートである。窓信号S7の窓の期間中、
インデツクス信号S5をカウントする判別用カウ
ンタ18は、インデツクス信号の所定数(i1〜i5)
を数えると所定数検出信号S13を“L”にして
R−Sフリツプフロツプ19をセツトし、判別部
16の出力となる判別信号S15を“H”にす
る。さらに判別信号S15は、“H”になつた窓
信号S7と共にANDゲート20でゲートされS
16の判定信号“H”となる。したがつて、この
判定信号S16の立上りエツジにより直並列変換
手段13の出力D1〜D4はラツチ手段15でラツ
チされる。 インデツクス信号が所定数より多い場合には、
(所定数+1)検出信号S14の破線で示す信号
“L”が出力され、これによりR−Sフリツプフ
ロツプ19はリセツトされ、判別信号S15は
“L”にもどる。したがつて判定信号S16は
“L”のままでラツチは行なわれない。 また、判定用カウンタ18がインデツクス信号
S5をカウントする前の状態で、かつ、判定信号
S15が“H”の状態のときに、インデツクス信
号S5中にノイズが混入したとする。R−Sフリ
ツプフロツプ19にはインデツクス信号S5によ
るリセツトがかけられている。従つて、ノイズに
よりR−Sフリツプフロツプ19はリセツトさ
れ、判定信号S15は“H”から“L”に変化
し、ゲート出力信号S16も“H”から“L”に
変化する。ゲート出力信号S16によるラツチ手
段15のラツチ動作は、信号S16が“L”から
“H”に変化するときであるから、誤つたラツチ
はなされない。すなわち、ノイズが混入してもリ
セツト動作が総り返されるだけであり、ラツチの
誤動作はない。 以上のように前記の例では判別部とゲート部で
成る判定手段を設けることにより、ノイズや入力
エラー信号による装置の誤動作を防ぎ、入力デー
タのビツト数が正しいか否かを判定して並列の2
値データを正しいデータとして取り出している。 しかし、係る例では所定のビツト数の3値直列
信号を解読できても、ビツト数の異なる複数の3
値直列信号を解読できない。つまり、ビツト数の
異なる3値直列信号を解読するにはそれぞれの異
なるビツト数ごとに第1図の回路が必要となり、
特にIC化する場合においては回路規模が大きく
なり、コスト高になるという問題点があつた。 発明の目的 本発明は上記例の欠点を克服するもので、ビツ
ト数の異なる3値直列信号を解読する方式の入力
部を1つにして、かつ、回路構成を簡素化したデ
ータ解読装置を提供することを目的とする。 発明の構成 本発明は、3値弁別手段と、窓信号作成手段
と、遅延手段と、直並列変換手段と、複数の出力
を得る判別部及びゲート部とで成る判定手段と、
複数のラツチ手段とを具備したデータ解読装置で
あり、インデツクス信号の前部または後部に1ビ
ツトずつ2値データを割り付けた異なるビツト数
で入力される3値直列信号を入力部を1つにして
回路構成を簡素化して安定に解読できる。 さらに本発明は、上記遅延手段を第1、第2の
遅延手段に置き換え、上記直並列変換手段を第
1、第2の直並列変換手段に置き換えることによ
り、インデツクス信号の前部と後部に1ビツトず
つ2値データを割り付けた異なるビツト数で入力
される3値直列信号を、入力部を1つにして回路
構成を簡素化して安定に解読できる。 実施例の説明 第5図は本発明の一実施例のデータ解読装置の
ブロツク図であり、第6図は動作説明に供する信
号波形図である。 第5図において、11は3値弁別手段、12は
遅延手段、13は直並列変換手段、14は窓信号
作成手段、15aは5ビツトラツチ手段、15b
は4ビツトラツチ手段、26は判別部、27はゲ
ート部、50は判定手段である。 なお、3値弁別手段11、遅延手段12、直並
列変換手段13、窓信号作成手段14は第1図に
示した例と同様のためその説明を省く。 以上のように構成された本発明のデータ解読装
置は、1本の信号線で送られてくる異なるビツト
数の複数の3値直列信号からビツト数に対応した
並列の2値データを取り出すための装置であり、
以下その動作を説明する。 第5図のデータ解読装置に入力される3値直列
信号を第6図のS23に示す。今一例として5ビ
ツトのデータ(00101)と4ビツトのデータ
(1011)を転送する3値直列信号を用いた場合に
つき説明する。 まず、3値直列信号S23の5ビツト3値直列
信号が入力されると、第1図の例と同様に2値デ
ータ信号S24とインデツクス信号S25が作成
され、直並列変換手段13の出力D0〜D4より2
値データ(00101)が出力される。さらに、第1
図の例と同様の手法を用いて判別部26で5ビツ
ト判別信号S35、ゲート部27で5ビツト判定
信号S36が作成され、この5ビツト判定信号S
36の立上りエツジにより前記D0〜D4出力を5
ビツトラツチ手段15aでラツチして安定な2値
データ出力(00101)をX0,X1,X2,X3,X4で
得ている。 なお、この時4ビツト判別信号S45はインデ
ツクス信号S25の4ビツト目の立上りエツジを
検出してセツトされ、さらに、5ビツト目の立下
りエツジを検出してリセツトされる。このため4
ビツト判定信号S46はリセツトされるだけでラ
ツチ動作は行なわれない。 次に、3値直列信号S23の4ビツト3値直列
信号が入力されると、さらに同様に2値データ信
号S24とインデツクス信号S25が作成され、
直並列変換手段13の出力D1,D2,D3,D4より
2値データ(1011)が出力される。その後同様に
判別部26で4ビツト判別信号S45、ゲート部
27で4ビツト判定信号S46が作成され、この
4ビツト判定信号S46の立上りエツジにより前
記D1,D2,D3,D4出力を4ビツトラツチ手段1
5bでラツチして安定な2値データ出力(1011)
をY1,Y2,Y3,Y4で得ている。 なお、このとき5ビツト判別信号S35はリセ
ツトされるだけで“L”を保持する。このため5
ビツト判定信号S36もリセツトされるだけでラ
ツチ動作は行なわれない。 第1図の例と特に異なる判別部26、ゲート部
27の部分を以下さらに詳しく説明する。 第7図が判別部26とゲート部27とで成る判
定手段50の部分をさらに具体化した例である。 ここで第7図の28は3値直列信号が4ビツト
または5ビツトのビツト数であるか否かを判別す
るための判別用カウンタ、破線で囲まれた19,
29はR−Sフリツプフロツプ、20,40はゲ
ート部を構成するANDゲートである。 インデツクス信号S25と窓信号S7の入力に
対して、まず、5ビツトのデータか否かを判定す
る場合には、第1図の例と同様判別用カウンタ2
8出力の5ビツトを検出する所定数検出信号S1
3と6ビツトを検出する(所定数+1)検出信号
S14を用い、R−Sフリツプフロツプ19をセ
ツトまたはリセツトして5ビツト判別信号S35
を作成することにより判別している。そして、5
ビツト判別信号S35を用いてANDゲート20
で窓信号S7をゲートし、5ビツトラツチ手段1
5a入力の5ビツト判定信号S36を作成してい
る。 次に、4ビツトのデータか否かを判定する場合
には同様に判別用カウンタ28出力の4ビツトを
検出する所定数検出信号S33と5ビツトを検出
する(所定数+1)検出信号S34を用い、R−
Sフリツプフロツプ29をセツトまたはリセツト
して4ビツト判別信号S45を作成することによ
り判別している。そして、判別信号S45を用い
て、ANDゲート40で窓信号S7をゲートし、
4ビツトラツチ手段15b入力の4ビツト判定信
号S46を作成している。 以上のように本実施例によれば、3値弁別手
段、遅延手段、窓信号作成手段、直並列変換手段
と、複数の3値直列信号が所定のビツト数か否か
を判定する判定手段と、複数のゲート出力信号を
作成するゲート手段と、複数のゲート出力信号に
より3値直列信号の各2値データをラツチする複
数のラツチ手段とを設けることにより、複数の異
なるビツト数の3値直列信号を入力端子を1つに
して安定な2値データとして取り出すことができ
る。 なお、本実施例では4ビツトと5ビツトの2種
類の3値直列信号を解読する場合について説明し
たが、異なるビツト数の3値直列信号であれば複
数種のデータ解読が可能なことは言うまでもな
い。 また、本実施例では入力信号としてインデツク
ス信号の前部に2値データを割り付けた3値直列
信号を扱つたが、インデツクス信号の後部に2値
データを割り付けた3値直列信号であつてもよ
い。この場合、第5図のインデツクス信号S25
を遅延手段12に入力して遅延し、この遅延手段
12の出力と2値データ信号S24を直並列変換
手段13に入力して2値データD0〜D4出力から
取り出せば、後は同様の構成で実現できる。 さらに、インデツクス信号の前部と後部に2値
データを割り付けた3値直列信号が入力信号とし
て考えられるが、この信号を扱う従来例として本
出願人が先に出願した特願昭58−4506号がある。 この信号を入力信号として同様の効果を得るた
めには、特願昭58−4506号と同様な3値弁別手段
と、窓信号作成手段と、3値弁別手段出力の2値
データ信号とインデツクス信号をそれぞれに遅延
する第1遅延手段、第2遅延手段と、第1遅延手
段の出力と前記インデツクス信号より前記2値デ
ータの奇数ビツトを並列に取り出す第1直並列変
換手段と、第2遅延手段の出力と前記2値データ
信号より前記2値データの偶数ビツトを並列に取
り出す第2直並列変換手段とを具備し、前記実施
例に用いた前記インデツクス信号をカウントして
前記3値直列信号のビツト数を判定し複数の判定
信号を得る判定手段と、前記判定手段の出力によ
り前記窓信号をゲートし、複数のゲート出力信号
を得るゲート手段と、前記ゲート手段の出力によ
り前記第1,第2直並列変換手段の出力をラツチ
する複数のラツチ手段とを付加すれば、本実施例
と同様前記複数のラツチ手段より前記3値直列信
号のビツト数に対応した出力を取り出すことがで
きる。 発明の効果 本発明のデータ解読装置は、3値弁別手段と、
遅延手段と、窓信号作成手段と、直並列変換手段
と、複数出力の判定手段と、複数出力のゲート手
段と、複数出力のラツチ手段とを設けることによ
り、インデツクス信号の前部または後部に1ビツ
トずつ2値データを割り付けた異なるビツト数で
入力される3値直列信号を入力部を1つにして回
路構成を簡素化して安定に解読することができ
る。 さらに本発明のデータ解読装置は、3値弁別手
段と、第1遅延手段と、第2遅延手段と、窓信号
作成手段と、第1直並列変換手段と、第2直並列
変換手段と、複数出力の判定手段と、複数出力の
ゲート手段と、複数のラツチ手段とを設けること
により、インデツクス信号の前部と後部に1ビツ
トずつ2値データを割り付けた異なるビツト数で
入力される3値直列信号を入力部を1つにして回
路構成を簡素化して安定に解読することができ、
その実用的効果は大きい。
第1図は先に提案したデータ解読装置のブロツ
ク図、第2図は同データ解読装置の動作を説明す
るための信号波形図、第3図は同データ解読装置
における判定手段とゲート手段の詳細構成を示す
ブロツク図、第4図は同判定手段とゲート手段の
動作を説明するための信号波形図、第5図は本発
明における一実施例のデータ解読装置のブロツク
図、第6図は同実施例のデータ解読装置の動作を
説明するための信号波形図、第7図は同実施例に
おける判定手段とゲート手段の詳細構成を示すブ
ロツク図である。 11…3値弁別手段、12…遅延手段、13…
直並列変換手段、14…窓信号作成手段、15…
ラツチ手段、15a…5ビツトラツチ手段、15
b…4ビツトラツチ手段、16,26…判定部、
17,27…ゲート部、18,28…判別用カウ
ンタ、19,29…R−Sフリツプフロツプ、2
0,40…ANDゲート、30,50…判定手段。
ク図、第2図は同データ解読装置の動作を説明す
るための信号波形図、第3図は同データ解読装置
における判定手段とゲート手段の詳細構成を示す
ブロツク図、第4図は同判定手段とゲート手段の
動作を説明するための信号波形図、第5図は本発
明における一実施例のデータ解読装置のブロツク
図、第6図は同実施例のデータ解読装置の動作を
説明するための信号波形図、第7図は同実施例に
おける判定手段とゲート手段の詳細構成を示すブ
ロツク図である。 11…3値弁別手段、12…遅延手段、13…
直並列変換手段、14…窓信号作成手段、15…
ラツチ手段、15a…5ビツトラツチ手段、15
b…4ビツトラツチ手段、16,26…判定部、
17,27…ゲート部、18,28…判別用カウ
ンタ、19,29…R−Sフリツプフロツプ、2
0,40…ANDゲート、30,50…判定手段。
Claims (1)
- 【特許請求の範囲】 1 2値データ信号のビツト数に対応したインデ
ツクス信号の前部または後部に前記2値データ信
号を1ビツトずつ割り付け、かつ、所定時間毎に
異なるビツト数で転送され入力される3値直列信
号を弁別し、 前記インデツクス信号と前記2値データ信号と
を分離する3値弁別手段と、 前記3値弁別手段の出力である2値データ信号
の最初の立ち上がりまたは立ち下がりによりトリ
ガされ、そのトリガのタイミングから前記2値デ
ータ信号が最大ビツト数のときの前記3値直列信
号の最終タイミングまでを含み、かつ、次の3値
直列信号が到来する前のタイミングまでの時間幅
を有する窓信号を作成する窓信号作成手段と、 前記3値弁別手段の出力である2値データ信号
を遅延し、遅延2値データ信号を得る遅延手段
と、 前記3値弁別手段の出力であるインデツクス信
号により、前記遅延手段の出力である遅延2値デ
ータ信号をラツチしてその遅延2値データ信号を
並列に取り出す直並列変換手段と、 前記窓信号の時間幅の期間中に、前記3値弁別
手段の出力であるインデツクス信号にもとづき各
ビツト数に対応する複数の判別信号を得る判別手
段と前記窓信号の後縁タイミングにより前記複数
の判別信号を検出し、到来する前記3値直列信号
に含まれている2値データ信号のビツト数に対応
する特定の判別信号のみ判定信号として出力する
ゲート手段を含む判定手段と、 前記直並列変換手段の出力をラツチするもので
あり、それぞれ異なる特定のビツト数の複数のラ
ツチ手段 を具備し、 前記複数のラツチ手段は前記判定信号にのみ対
応して動作し、前記3値直列信号に含まれる特定
ビツト数の2値データ信号のみを出力することを
特徴とするデータ解読装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102139A JPS60246156A (ja) | 1984-05-21 | 1984-05-21 | デ−タ解読装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102139A JPS60246156A (ja) | 1984-05-21 | 1984-05-21 | デ−タ解読装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246156A JPS60246156A (ja) | 1985-12-05 |
| JPH0339424B2 true JPH0339424B2 (ja) | 1991-06-13 |
Family
ID=14319431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102139A Granted JPS60246156A (ja) | 1984-05-21 | 1984-05-21 | デ−タ解読装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246156A (ja) |
-
1984
- 1984-05-21 JP JP59102139A patent/JPS60246156A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60246156A (ja) | 1985-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02141972A (ja) | デジタルデータの同期検出のための方法及び装置 | |
| JP3080341B2 (ja) | データ一致検出回路 | |
| JPH0775343B2 (ja) | 同期検出回路及び方法 | |
| EP0265080B1 (en) | Device for detecting bit phase difference | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| US4658399A (en) | Circuit arrangement designed to pick up the error rate in numerical transmission systems | |
| EP0276445B1 (en) | Method and apparatus for detecting transient errors | |
| JPH0339424B2 (ja) | ||
| US5113187A (en) | CMI encoder circuit | |
| US5510786A (en) | CMI encoder circuit | |
| GB2032228A (en) | DC free encoding for data transmission | |
| US6049571A (en) | Encoding circuit with a function of zero continuous-suppression in a data transmission system | |
| KR900006016Y1 (ko) | 데이터 직렬전송시의 잡음제거 회로 | |
| RU2024966C1 (ru) | Устройство для определения начала блока данных во внешней памяти | |
| JP3697809B2 (ja) | 信号検出回路 | |
| JP2506407B2 (ja) | クロック同期式デ―タ伝送方式 | |
| SU1080132A1 (ru) | Устройство дл ввода информации | |
| JP3225824B2 (ja) | Nパラレル連続カウント判別回路 | |
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| JPH0124386B2 (ja) | ||
| JPS61146017A (ja) | 計数回路 | |
| JPS61107835A (ja) | コントロ−ル信号抽出回路 | |
| RU1789993C (ru) | Устройство дл редактировани элементов таблиц | |
| SU1363224A1 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
| SU1392571A1 (ru) | Устройство дл сопр жени вычислительной машины с телеграфными каналами св зи |