JPH033968B2 - - Google Patents
Info
- Publication number
- JPH033968B2 JPH033968B2 JP57165949A JP16594982A JPH033968B2 JP H033968 B2 JPH033968 B2 JP H033968B2 JP 57165949 A JP57165949 A JP 57165949A JP 16594982 A JP16594982 A JP 16594982A JP H033968 B2 JPH033968 B2 JP H033968B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- diode
- current
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/602—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はスイツチングダイオードと中間の分離
トランジスタとでスイツチング回路を構成するバ
イポーラ技術によるアナログ電流スイツチであつ
て、前記トランジスタのエミツタを電流源に、コ
レクタを前記スイツチングダイオードのアノード
に接続し、前記中間トランジスタのエミツタ、前
記スイツチングダイオードのアノードおよびカソ
ードによつて前記スイツチの信号入力端子、スイ
ツチング信号入力端子および信号出力端子をそれ
ぞれ構成し、スイツチング信号が前記スイツチン
グダイオードをターン・オフさせて、前記電流源
により前記中間トランジスタに注入される電流が
前記信号出力端子に向けて転送されるか、或いは
前記スイツチング信号が前記スイツチングダイオ
ードをターンオフして、前記電流が前記スイツチ
ング信号入力端子に供給されるようにしたアナロ
グ電流スイツチに関するものである。
トランジスタとでスイツチング回路を構成するバ
イポーラ技術によるアナログ電流スイツチであつ
て、前記トランジスタのエミツタを電流源に、コ
レクタを前記スイツチングダイオードのアノード
に接続し、前記中間トランジスタのエミツタ、前
記スイツチングダイオードのアノードおよびカソ
ードによつて前記スイツチの信号入力端子、スイ
ツチング信号入力端子および信号出力端子をそれ
ぞれ構成し、スイツチング信号が前記スイツチン
グダイオードをターン・オフさせて、前記電流源
により前記中間トランジスタに注入される電流が
前記信号出力端子に向けて転送されるか、或いは
前記スイツチング信号が前記スイツチングダイオ
ードをターンオフして、前記電流が前記スイツチ
ング信号入力端子に供給されるようにしたアナロ
グ電流スイツチに関するものである。
斯種のスイツチング回路は英国特許第1379591
号明細書から既知であり、これに記載されている
回路では電流源とスイツチングダイオードとを分
離するのに出力容量値の低い中間トランジスタを
用いて、装置の漂遊容量を低減させている。さら
にこの場合には、上記スイツチングトランジスタ
をバイアスするのに外部電圧源によつて供給され
る一定の電位をそのトランジスタのベースに供給
する必要がある。
号明細書から既知であり、これに記載されている
回路では電流源とスイツチングダイオードとを分
離するのに出力容量値の低い中間トランジスタを
用いて、装置の漂遊容量を低減させている。さら
にこの場合には、上記スイツチングトランジスタ
をバイアスするのに外部電圧源によつて供給され
る一定の電位をそのトランジスタのベースに供給
する必要がある。
本発明の目的は中間トランジスタをバイアスす
るのに前述したような外部バイアス源を用いる代
りに集積回路を用いるようにした上述した種類の
アナログ電流スイツチを提供することにある。
るのに前述したような外部バイアス源を用いる代
りに集積回路を用いるようにした上述した種類の
アナログ電流スイツチを提供することにある。
この目的のため、本発明によれば前記中間トラ
ンジスタを導電型がこれと同じ第２トランジスタ
によつてバイアスし、該第２トランジスタのコレ
クタをベースに結合させ、該第２トランジスタの
コレクタを前記中間トランジスタのベースと、第
２ダイオードのアノードに接続し、前記第２トラ
ンジスタおよび前記中間トランジスタのエミツタ
を相互接続すると共に前記第２ダイオードおよび
前記スイツチングダイオードのカソードを相互接
続したことを特徴とする。
ンジスタを導電型がこれと同じ第２トランジスタ
によつてバイアスし、該第２トランジスタのコレ
クタをベースに結合させ、該第２トランジスタの
コレクタを前記中間トランジスタのベースと、第
２ダイオードのアノードに接続し、前記第２トラ
ンジスタおよび前記中間トランジスタのエミツタ
を相互接続すると共に前記第２ダイオードおよび
前記スイツチングダイオードのカソードを相互接
続したことを特徴とする。
図面につき本発明を説明する。
第１ａ図に示す本発明によるアナログ電流スイ
ツチにおけるスイツチング回路はスイツチングダ
イオードDCと、このダイオードを電流源Ｓから
分離するPNPタイプの中間トランジスタTiを具
えており、このトランジスタのエミツタは電流源
Ｓに、コレクタはダイオードDCのアノードに接
続する。トランジスタTiのエミツタ、ダイオード
DCのアノードおよびカソードはそれぞれスイツ
チの信号入力端子e1、スイツチング信号入力端子
e2および信号出力端子ｓを構成する。
ツチにおけるスイツチング回路はスイツチングダ
イオードDCと、このダイオードを電流源Ｓから
分離するPNPタイプの中間トランジスタTiを具
えており、このトランジスタのエミツタは電流源
Ｓに、コレクタはダイオードDCのアノードに接
続する。トランジスタTiのエミツタ、ダイオード
DCのアノードおよびカソードはそれぞれスイツ
チの信号入力端子e1、スイツチング信号入力端子
e2および信号出力端子ｓを構成する。
電流源Ｓによつて入力端子e1に注入される電流
Ie1が、スイツチング信号入力端子e2に与えられ
ているスイツチング信村の値に応じて出力端子ｓ
に転送されたり、スイツチング信号入力端子e2に
供給されたりするようにするためには、トランジ
スタTiが永久に導通するようにこのトランジス
タをバイアスする必要がある。従来はトランジス
タTiのベースを負電位に維持する外部電圧源に
よつて斯かるバイアスを行なつていた。この際、
注入電流Ie1はトランジスタTiのエミツタ電流IE
に等しく、出力端子ｓから転送される電流Isまた
は端子e2に供給される電流Ie2はトランジスタTi
のコレクタ電流IEに等しくなる。即ち、 Is＝Ie2＝αIE＝β／β＋１IE ここにαおよびβはそれぞれのトランジスタ
Tiのベース接地およびエミツタ接地回路の場合
における電流利得率である。
Ie1が、スイツチング信号入力端子e2に与えられ
ているスイツチング信村の値に応じて出力端子ｓ
に転送されたり、スイツチング信号入力端子e2に
供給されたりするようにするためには、トランジ
スタTiが永久に導通するようにこのトランジス
タをバイアスする必要がある。従来はトランジス
タTiのベースを負電位に維持する外部電圧源に
よつて斯かるバイアスを行なつていた。この際、
注入電流Ie1はトランジスタTiのエミツタ電流IE
に等しく、出力端子ｓから転送される電流Isまた
は端子e2に供給される電流Ie2はトランジスタTi
のコレクタ電流IEに等しくなる。即ち、 Is＝Ie2＝αIE＝β／β＋１IE ここにαおよびβはそれぞれのトランジスタ
Tiのベース接地およびエミツタ接地回路の場合
における電流利得率である。
上記外部バイアス源はトランジスタTiを自己
バイアスすることによつて省くことができ、本発
明によればこれをPNPトランジスタＴによつて
達成する。このトランジスタＴのコレクタはその
ベースに結合させて、トランジスタTiのベース
とダイオードＤのアノードとに接続し、トランジ
スタＴおよびTiのエミツタはダイオードＤおよ
びDCのカソードと同様に相互接続する。
バイアスすることによつて省くことができ、本発
明によればこれをPNPトランジスタＴによつて
達成する。このトランジスタＴのコレクタはその
ベースに結合させて、トランジスタTiのベース
とダイオードＤのアノードとに接続し、トランジ
スタＴおよびTiのエミツタはダイオードＤおよ
びDCのカソードと同様に相互接続する。
同一構成のものとするトランジスタTiおよび
Ｔは同じ電流特性および利得特性を呈する。従つ
て、注入電流Ie1はトランジスタTiおよびＴのエ
ミツタ電流の和2IEに等しくなる。導出電流Ie2は
常にαIEに等しくなるが、転送電流Isの内のトラ
ンジスタＴのバイアス電流IoはトランジスタTi
のコレクタ電流αIEに永久に重量される。このバ
イアス電流IoはトランジスタTiおよびＴのベー
ス電流とトランジスタTiのコレクタ電流との和
である。即ち Io＝２（１−α）IE＋αIE＝（２−α）IE これにより次式が成立する。
Ｔは同じ電流特性および利得特性を呈する。従つ
て、注入電流Ie1はトランジスタTiおよびＴのエ
ミツタ電流の和2IEに等しくなる。導出電流Ie2は
常にαIEに等しくなるが、転送電流Isの内のトラ
ンジスタＴのバイアス電流IoはトランジスタTi
のコレクタ電流αIEに永久に重量される。このバ
イアス電流IoはトランジスタTiおよびＴのベー
ス電流とトランジスタTiのコレクタ電流との和
である。即ち Io＝２（１−α）IE＋αIE＝（２−α）IE これにより次式が成立する。
Is＝αE＋（２−α）IE
信号入力端子e1と出力端子ｓとの間の回路のバ
イアス電圧はトランジスタＴのベース−エミツタ
接合によるダイオードのバイアス電圧の２倍、即
ち約1.6Vに相当する。
イアス電圧はトランジスタＴのベース−エミツタ
接合によるダイオードのバイアス電圧の２倍、即
ち約1.6Vに相当する。
第１ｂ図に示す集積回路形態の本発明によるス
イツチの例では第１ａ図のダイオードDcおよび
Ｄの代りに２個のNPNトランジスタTcおよび
T′のベース−エミツタ接合によつて形成される
ダイオードを用い、それぞれベースに結合されて
いるこれらトランジスタTcおよびT′のコレクタ
をトランジスタTiおよびＴのコレクタに接続す
ると共にトランジスタTcおよびT′のエミツタを
信号出力端子ｓに接続する。
イツチの例では第１ａ図のダイオードDcおよび
Ｄの代りに２個のNPNトランジスタTcおよび
T′のベース−エミツタ接合によつて形成される
ダイオードを用い、それぞれベースに結合されて
いるこれらトランジスタTcおよびT′のコレクタ
をトランジスタTiおよびＴのコレクタに接続す
ると共にトランジスタTcおよびT′のエミツタを
信号出力端子ｓに接続する。
第１ａおよび１ｂ図に線図的に示した本発明に
よるスイツチの作動はバイアス電流値によつて影
響され、このバイアス電流値は無視することがで
きず、しかもこれは永久に転送電流の一成分を成
す。前記転送電流Isに対する式から明らかなよう
に、上記永久成分の大きさはトランジスタTiの
コレクタ電流に相当する断続成分と同程度であ
り、このことからして転送信号の成分を“０”と
することは不可能である。この欠点は第２図に線
図的に示す回路を用いることによつて殆どなくす
ことができ、本発明によればトランジスタＴおよ
びT′によつてバイアスするこの回路を、第１ｂ
図に線図的に示した回路と同じｎ個のスイツチン
グダイオードとｎ個の対応する中間トランジスタ
とから成る回路（Tc1−Ti1…Tcn−Tin）で構成
し、この回路のｎ個の信号入力端子e11、e12、…
…e1oを相互接続して電流源Ｓに接続し、トラン
ジスタTi1、Ti2のｎ個のベースをトランジスタ
ＴおよびT′のコレクタに接続し、かつｎ個の信
号出力端子s1、s2……soを抵抗Ｒの一端に接続し、
この抵抗の他端を接地せしめる。
よるスイツチの作動はバイアス電流値によつて影
響され、このバイアス電流値は無視することがで
きず、しかもこれは永久に転送電流の一成分を成
す。前記転送電流Isに対する式から明らかなよう
に、上記永久成分の大きさはトランジスタTiの
コレクタ電流に相当する断続成分と同程度であ
り、このことからして転送信号の成分を“０”と
することは不可能である。この欠点は第２図に線
図的に示す回路を用いることによつて殆どなくす
ことができ、本発明によればトランジスタＴおよ
びT′によつてバイアスするこの回路を、第１ｂ
図に線図的に示した回路と同じｎ個のスイツチン
グダイオードとｎ個の対応する中間トランジスタ
とから成る回路（Tc1−Ti1…Tcn−Tin）で構成
し、この回路のｎ個の信号入力端子e11、e12、…
…e1oを相互接続して電流源Ｓに接続し、トラン
ジスタTi1、Ti2のｎ個のベースをトランジスタ
ＴおよびT′のコレクタに接続し、かつｎ個の信
号出力端子s1、s2……soを抵抗Ｒの一端に接続し、
この抵抗の他端を接地せしめる。
すべてのトランジスタが同じである場合、ｎ個
のトランジスタTi1、Ti2……Tinとトランジスタ
Ｔのエミツタ電流の総和である電流源Ｓによる注
入電流Ieは（ｎ＋１）IEに相当する。トランジス
タTc1、Tc2……Tcnのベース−エミツタ接合に
よつて形成されるｎ個のスイツチングダイオード
がそれらのスイツチング−信号入力端子e21、e22
……eoに、これらのダイオードがｐｎの非導通
状態およびｎ−ｐの導通状態に同時に切換えられ
るような値のスイツチング信号を受信する場合に
は、対応するスイツチング信号入力端子に与えら
れる電流の和はIm＝Ｐβ／β＋１IEとなる。バイア ス電流IoはトランジスタＴのベースおよびコレク
タ電流とトランジスタTi1、Ti2、……Tinのベー
ス電流との和である。従つて、ベース電流Ioは次
式のようになる。
のトランジスタTi1、Ti2……Tinとトランジスタ
Ｔのエミツタ電流の総和である電流源Ｓによる注
入電流Ieは（ｎ＋１）IEに相当する。トランジス
タTc1、Tc2……Tcnのベース−エミツタ接合に
よつて形成されるｎ個のスイツチングダイオード
がそれらのスイツチング−信号入力端子e21、e22
……eoに、これらのダイオードがｐｎの非導通
状態およびｎ−ｐの導通状態に同時に切換えられ
るような値のスイツチング信号を受信する場合に
は、対応するスイツチング信号入力端子に与えら
れる電流の和はIm＝Ｐβ／β＋１IEとなる。バイア ス電流IoはトランジスタＴのベースおよびコレク
タ電流とトランジスタTi1、Ti2、……Tinのベー
ス電流との和である。従つて、ベース電流Ioは次
式のようになる。
Io＝（１−β／β＋１ ｎ／ｎ＋１）（ｎ＋１）IE
転送電流Isは導通しているｎ−ｐスイツチング
ダイオードにおける電流の総和に相当し、この総
和電流にはバイアス電流が重畳されている。
ダイオードにおける電流の総和に相当し、この総
和電流にはバイアス電流が重畳されている。
Is＝（ｎ−ｐ）β／β＋１IE＋（１−β／β＋１ｎ／ｎ
＋１） （ｎ＋１）IE Ｐの連続値に応じて斯かる転送電流が抵抗Ｒ間
に特定電圧を発生せしめる。
＋１） （ｎ＋１）IE Ｐの連続値に応じて斯かる転送電流が抵抗Ｒ間
に特定電圧を発生せしめる。
斯種の回路はデイジタル−アナログ変換器を形
成するのに有利に用いることができる。
成するのに有利に用いることができる。
第２図に示す回路は、伝達係数ａをスイツチ回
路に注入される電流Ieに対する大地に放出される
総電流Imの比率とする減衰器と見なすことがで
きる。有効転送電流は次式のように表わすことが
できる。即ち、 Is＝Ie−Im＝Ie（１−Im／Ie）＝Ie（１−ａ） これからスイツチ回路によつて持たらされる減
衰度を差引く。さらに回路の反射係数ρはバイア
ス電流Ioに対する大地に放出される電流Imの比
率によつて定められる。
路に注入される電流Ieに対する大地に放出される
総電流Imの比率とする減衰器と見なすことがで
きる。有効転送電流は次式のように表わすことが
できる。即ち、 Is＝Ie−Im＝Ie（１−Im／Ie）＝Ie（１−ａ） これからスイツチ回路によつて持たらされる減
衰度を差引く。さらに回路の反射係数ρはバイア
ス電流Ioに対する大地に放出される電流Imの比
率によつて定められる。
Ie、ImおよびIoに対して得られる式を考慮す
ることにより、伝達係数および反射係数の値は次
式のようになる。
ることにより、伝達係数および反射係数の値は次
式のようになる。
ａ＝Im／Ie＝ｐ／ｎ＋１ １／１＋１／β，ρ＝Im／Io
＝
ｐ／１＋ｎ＋１／β ｎ＋１個のトランジスタTiおよびＴが厳密に
同一構造でない場合にはａ＝ 〓p aj となり、ここに
aj＝Ie2j／Ie、Ie2jはスイツチング信号入力端子e2jに 供給される電流である。従つて、転送される有効
電流Isはつぎのようになる。即ち、 Is＝Ie（１− 〓p aj ）
＝
ｐ／１＋ｎ＋１／β ｎ＋１個のトランジスタTiおよびＴが厳密に
同一構造でない場合にはａ＝ 〓p aj となり、ここに
aj＝Ie2j／Ie、Ie2jはスイツチング信号入力端子e2jに 供給される電流である。従つて、転送される有効
電流Isはつぎのようになる。即ち、 Is＝Ie（１− 〓p aj ）
第１ａ図は本発明によるアナログ電流スイツチ
の一例を示す回路図、第１ｂ図は同じく本発明に
よる集積回路形態のアナログ電流スイツチを示す
回路図、第２図は第１ｂ図に示した回路に基くｎ
個のスイツチングダイオードとｎ個の対応する中
間トランジスタとから成るスイツチを信号のデイ
ジタル−アナログ・変換用に用い得るようにした
回路の一例を示す回路図である。 Dc……スイツチングダイオード、Ｓ……電流
源、Ti……中間トランジスタ、Ｔ……PNPトラ
ンジスタ、T1′、Tc、Tc1……Tcn……ダイオー
ド接続したNPNトランジスタ、e1、e11、e12…、
e1o……信号入力端子、e2、e21、e22…、e2o……ス
イツチング信号入力端子、Ｓ、S1、S2……、Sn
……信号出力端子、Ｒ……抵抗。
の一例を示す回路図、第１ｂ図は同じく本発明に
よる集積回路形態のアナログ電流スイツチを示す
回路図、第２図は第１ｂ図に示した回路に基くｎ
個のスイツチングダイオードとｎ個の対応する中
間トランジスタとから成るスイツチを信号のデイ
ジタル−アナログ・変換用に用い得るようにした
回路の一例を示す回路図である。 Dc……スイツチングダイオード、Ｓ……電流
源、Ti……中間トランジスタ、Ｔ……PNPトラ
ンジスタ、T1′、Tc、Tc1……Tcn……ダイオー
ド接続したNPNトランジスタ、e1、e11、e12…、
e1o……信号入力端子、e2、e21、e22…、e2o……ス
イツチング信号入力端子、Ｓ、S1、S2……、Sn
……信号出力端子、Ｒ……抵抗。
Claims (1)
- 【特許請求の範囲】 １ スイツチングダイオードと中間の分離トラン
ジスタとでスイツチング回路を構成するバイポー
ラ技術によるアナログ電流スイツチであつて、前
記トランジスタのエミツタを電流源に、コレクタ
を前記スイツチングダイオードのアノードに接続
し、前記中間トランジスタのエミツタ、前記スイ
ツチングダイオードのアノードおよびカソードに
よつて前記スイツチの信号入力端子、スイツチン
グ信号入力端子および信号出力端子をそれぞれ構
成し、スイツチング信号が前記スイツチングダイ
オードをターン・オンさせて、前記電流源により
前記中間トランジスタに注入された電流が前記信
号出力端子に向けて転送されるか、或いは、前記
スイツチング信号が前記スイツチングダイオード
をターン・オフして、前記電流が前記スイツチン
グ信号入力端子に供給されるようにしたアナログ
電流スイツチにおいて、前記中間トランジスタを
導電型がこれと同じ第２トランジスタによつてバ
イアスし、該第２トランジスタのコレクタをベー
スに結合させ、該第２トランジスタのコレクタを
前記中間トランジスタのベースと、第２ダイオー
ドのアノードに接続し、前記第２トランジスタお
よび前記中間トランジスタのエミツタを相互接続
すると共に前記第２ダイオードおよび前記スイツ
チングダイオードのカソードを相互接続したこと
を特徴とするアナログ電流スイツチ。 ２ ｎを１以上の整数とするｎ個のスイツチング
ダイオードとｎ個の対応する中間トランジスタと
を具えているバイポーラ技術によるアナログ電流
スイツチであつて、前記各中間トランジスタのエ
ミツタを共通の電流源に接続すると共にコレクタ
をその対応する前記スイツチングダイオードのア
ノードに接続し、前記スイツチングダイオードの
各カソードを相互接続すると共に前記中間のトラ
ンジスタの各ベースも相互接続し、前記中間トラ
ンジスタのエミツタにより前記スイツチの信号入
力端子を構成し、前記スイツチングダイオードの
アノードおよびカソードにより前記スイツチのス
イツチング信号入力端子および信号出力端子をそ
れぞれ構成し、或る選択したスイツチング信号入
力端子に供給されるスイツチング信号が、関連す
るスイツチングダイオードをターン・オンさせ
て、関連する中間トランジスタに前記電流源によ
り注入された電流を前記信号出力端子に転送する
か、或いは前記スイツチング信号が、関連するス
イツチングダイオードをターン・オフさせて、前
記電流を前記選択したスイツチング信号入力端子
に供給するようにし、前記中間トランジスタを導
電型がそれら中間トランジスタの導電型と同じで
ある他のトランジスタによつてバイアスし、該他
のトランジスタのコレクタをそのベースに結合さ
せると共に前記中間トランジスタのベースおよび
他のダイオードのアノードにも結合させ、前記他
のトランジスタおよび前記中間トランジスタの各
エミツタを相互接続すると共に前記他のダイオー
ドおよび前記スイツチングダイオードの各カソー
ドを相互接続したことを特徴とするアナログ電流
スイツチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8118099A FR2513833B1 (fr) | 1981-09-25 | 1981-09-25 | Commutateur analogique de courant en technologie bipolaire |
| FR8118099 | 1981-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868318A JPS5868318A (ja) | 1983-04-23 |
| JPH033968B2 true JPH033968B2 (ja) | 1991-01-21 |
Family
ID=9262465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57165949A Granted JPS5868318A (ja) | 1981-09-25 | 1982-09-22 | アナロダ電流スイツチ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4568839A (ja) |
| EP (1) | EP0076005B1 (ja) |
| JP (1) | JPS5868318A (ja) |
| CA (1) | CA1188756A (ja) |
| DE (1) | DE3262439D1 (ja) |
| FR (1) | FR2513833B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100581790B1 (ko) * | 2004-08-13 | 2006-05-23 | 현대자동차주식회사 | 캐니스터용 에어필터의 공기 흡입구 구조 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3315100A (en) * | 1960-08-22 | 1967-04-18 | Rca Corp | Electrical circuits using negative resistance diode-transistor combination |
| US3808461A (en) * | 1967-11-02 | 1974-04-30 | A Maximov | Device for differentiating and integrating electrical voltages |
| US3648153A (en) * | 1970-11-04 | 1972-03-07 | Rca Corp | Reference voltage source |
| GB1379591A (en) * | 1971-04-20 | 1975-01-02 | Micro Consultants Ltd | Switchable current source |
| US3814951A (en) * | 1972-11-15 | 1974-06-04 | Bell Telephone Labor Inc | Multiple function logic circuit |
| US3935478A (en) * | 1973-08-10 | 1976-01-27 | Sony Corporation | Non-linear amplifier |
| DE2929515C2 (de) * | 1979-07-20 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur unterbrechungsfreien Spannungsumschaltung |
| US4380711A (en) * | 1980-12-15 | 1983-04-19 | Rockwell International Corporation | Linearization circuit |
-
1981
- 1981-09-25 FR FR8118099A patent/FR2513833B1/fr not_active Expired
-
1982
- 1982-08-27 US US06/412,058 patent/US4568839A/en not_active Expired - Fee Related
- 1982-09-22 JP JP57165949A patent/JPS5868318A/ja active Granted
- 1982-09-23 CA CA000412046A patent/CA1188756A/en not_active Expired
- 1982-09-24 DE DE8282201192T patent/DE3262439D1/de not_active Expired
- 1982-09-24 EP EP82201192A patent/EP0076005B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868318A (ja) | 1983-04-23 |
| FR2513833B1 (fr) | 1986-01-03 |
| DE3262439D1 (en) | 1985-03-28 |
| EP0076005B1 (fr) | 1985-02-20 |
| FR2513833A1 (fr) | 1983-04-01 |
| CA1188756A (en) | 1985-06-11 |
| US4568839A (en) | 1986-02-04 |
| EP0076005A1 (fr) | 1983-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0219682B1 (en) | A current to voltage converter circuit | |
| US4053796A (en) | Rectifying circuit | |
| US4636744A (en) | Front end of an operational amplifier | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| GB2236444A (en) | Current mirror | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| EP0181017B1 (en) | Simulated transistor/diode | |
| US5463308A (en) | Voltage-current converter | |
| US4221979A (en) | Non-inverting buffer circuits | |
| GB2120486A (en) | High input impedance circuits | |
| US4237426A (en) | Transistor amplifier | |
| US5394080A (en) | Universal signal converter using multiple current mirrors | |
| US4081758A (en) | Low distortion signal amplifier arrangement | |
| US4247825A (en) | Transistor amplifier | |
| US4378529A (en) | Differential amplifier input stage capable of operating in excess of power supply voltage | |
| US4267521A (en) | Compound transistor circuitry | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4568839A (en) | Analog bipolar current switch | |
| JPH0257372B2 (ja) | ||
| JPH0226815B2 (ja) | ||
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| US5525924A (en) | Log conversion circuit | |
| JP2661358B2 (ja) | レベルシフト回路 |