JPH033971B2 - - Google Patents
Info
- Publication number
- JPH033971B2 JPH033971B2 JP57048099A JP4809982A JPH033971B2 JP H033971 B2 JPH033971 B2 JP H033971B2 JP 57048099 A JP57048099 A JP 57048099A JP 4809982 A JP4809982 A JP 4809982A JP H033971 B2 JPH033971 B2 JP H033971B2
- Authority
- JP
- Japan
- Prior art keywords
- data driver
- output
- logic
- gate
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0002—Multistate logic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は過電流による破壊からデータ・ドライ
バを保護する保護回路に関する。
バを保護する保護回路に関する。
例えば測定または故障修理のためにデジタル・
ワードを被測定装置（以下PUTという）に供給
するデジタル・ワード発生器の如きロジツク装置
には、データ・ドライバ（デジタル信号用バツフ
ア）が出力段として用いられている。このような
装置においては、出力デジタル・ワードをPUT
に効率的に供給するため、データ・ドライバの出
力インピーダンスは低くなければならない。とこ
ろで操作者の誤操作またはPUTの誤動作により
望ましくない障害が発生することがある。即ち、
データ・ドライバの出力が低レベルのときに、こ
のドライバの出力端がPUTの高レベル部分に短
絡（接触）したり、ドライバの出力が高レベルの
ときその出力端がPUTの低レベル部分に短絡し
たりすることがある。この場合、データ・ドライ
バの低出力インピーダンスにより、大電流、即ち
過電流がこのドライバに流れ、ドライバは破壊さ
れる。よつて、過電流による破壊からデータ・ド
ライバを保護する保護回路が必要となる。
ワードを被測定装置（以下PUTという）に供給
するデジタル・ワード発生器の如きロジツク装置
には、データ・ドライバ（デジタル信号用バツフ
ア）が出力段として用いられている。このような
装置においては、出力デジタル・ワードをPUT
に効率的に供給するため、データ・ドライバの出
力インピーダンスは低くなければならない。とこ
ろで操作者の誤操作またはPUTの誤動作により
望ましくない障害が発生することがある。即ち、
データ・ドライバの出力が低レベルのときに、こ
のドライバの出力端がPUTの高レベル部分に短
絡（接触）したり、ドライバの出力が高レベルの
ときその出力端がPUTの低レベル部分に短絡し
たりすることがある。この場合、データ・ドライ
バの低出力インピーダンスにより、大電流、即ち
過電流がこのドライバに流れ、ドライバは破壊さ
れる。よつて、過電流による破壊からデータ・ド
ライバを保護する保護回路が必要となる。
従来の保護回路の１つが米国特許第3495179号
明細書に開示されている。この回路は非直線帰還
回路網を有する演算増巾器及び過負荷表示器によ
り構成されており、入力信号の振巾が過負荷のし
きい値を超すと、帰還回路網が演算増巾器の利得
を減少させる。しかし、入力ロジツク信号のレベ
ルは定つており、過負荷のしきい値を超えること
はないので、この保護回路は上述のデータ・ドラ
イバには不適当である。よつて、この従来の保護
回路は、データ・ドライバの出力が短絡したこと
による破壊からこのドライバを保護できなかつ
た。
明細書に開示されている。この回路は非直線帰還
回路網を有する演算増巾器及び過負荷表示器によ
り構成されており、入力信号の振巾が過負荷のし
きい値を超すと、帰還回路網が演算増巾器の利得
を減少させる。しかし、入力ロジツク信号のレベ
ルは定つており、過負荷のしきい値を超えること
はないので、この保護回路は上述のデータ・ドラ
イバには不適当である。よつて、この従来の保護
回路は、データ・ドライバの出力が短絡したこと
による破壊からこのドライバを保護できなかつ
た。
米国特許第3849734号明細書は他の従来の保護
回路を開示しており、比較器が増巾器の出力電圧
を所定電圧と比較し、この出力電圧が所定電圧を
超したときに増巾器の入力端子を側路している。
しかし、ロジツク信号の高及び低レベルは所定値
であり、たとえデータ・ドライバの出力端が反対
のロジツク・レベル部分に短絡したとしても、デ
ータ・ドライバの出力端電圧は所定の高及び低レ
ベルを超さない。よつて、この従来の保護回路
は、出力端の短絡による破壊からデータ・ドライ
バを保護できなかつた。
回路を開示しており、比較器が増巾器の出力電圧
を所定電圧と比較し、この出力電圧が所定電圧を
超したときに増巾器の入力端子を側路している。
しかし、ロジツク信号の高及び低レベルは所定値
であり、たとえデータ・ドライバの出力端が反対
のロジツク・レベル部分に短絡したとしても、デ
ータ・ドライバの出力端電圧は所定の高及び低レ
ベルを超さない。よつて、この従来の保護回路
は、出力端の短絡による破壊からデータ・ドライ
バを保護できなかつた。
米国特許第4216517号明細書は更に他の従来の
保護回路を開示しており、この回路は、増巾器の
負荷電流のレベルを検出する電流検出部と、負荷
に加わる負荷電圧のレベルを検出する電圧検出部
と、これら電圧及び電流検出部の出力に応答して
負荷の短絡状態を検出するアンド・ゲート回路
と、このアンド・ゲート回路の出力に応答して負
荷を増巾器から切り離す制御部とを具えている。
しかし、この回路は構成が複雑かつ高価である。
またデジタル・ワード発生器が８，１６または32
ビツトの如き多数の並列ビツトのワードを発生す
る場合、各ビツト毎に保護回路が必要なので、こ
の従来例を利用したデータ・ドライバ用保護回路
は大型化となる。
保護回路を開示しており、この回路は、増巾器の
負荷電流のレベルを検出する電流検出部と、負荷
に加わる負荷電圧のレベルを検出する電圧検出部
と、これら電圧及び電流検出部の出力に応答して
負荷の短絡状態を検出するアンド・ゲート回路
と、このアンド・ゲート回路の出力に応答して負
荷を増巾器から切り離す制御部とを具えている。
しかし、この回路は構成が複雑かつ高価である。
またデジタル・ワード発生器が８，１６または32
ビツトの如き多数の並列ビツトのワードを発生す
る場合、各ビツト毎に保護回路が必要なので、こ
の従来例を利用したデータ・ドライバ用保護回路
は大型化となる。
第１図は従来のデータ・ドライバ用保護回路で
ある。尚、この第１図は、本発明を理解する上で
重要な回路である。非反転データ・ドライバ１０
は付勢端子１２（負論理）を有する抑制可能なト
ライステート・データ・ドライバであり、入力及
び出力端子１４及び１６間に接続されている。ロ
ジツク比較回路である排他的オア・ゲート１８
は、データ・ドライバ１０の入力及び出力を比較
し、データ・ドライバ１０の付勢端子１２を抑制
する。
ある。尚、この第１図は、本発明を理解する上で
重要な回路である。非反転データ・ドライバ１０
は付勢端子１２（負論理）を有する抑制可能なト
ライステート・データ・ドライバであり、入力及
び出力端子１４及び１６間に接続されている。ロ
ジツク比較回路である排他的オア・ゲート１８
は、データ・ドライバ１０の入力及び出力を比較
し、データ・ドライバ１０の付勢端子１２を抑制
する。
通常状態においては、データ・ドライバ１０の
入力及び出力ロジツク・レベルは互に等しく、ゲ
ート１８は低レベルを出力してデータ・ドライバ
１０を付勢する。データ・ドライバ１０が付勢さ
れている間、その出力インピーダンスは低く、出
力ロジツク・レベルは入力ロジツク・レベルに応
答する。
入力及び出力ロジツク・レベルは互に等しく、ゲ
ート１８は低レベルを出力してデータ・ドライバ
１０を付勢する。データ・ドライバ１０が付勢さ
れている間、その出力インピーダンスは低く、出
力ロジツク・レベルは入力ロジツク・レベルに応
答する。
故障が発生した場合、即ちドライバ１０の出力
が低レベルのときに出力端子１６が高レベル部分
に短絡したり、、またはドライバ１０の出力が高
レベルのときに出力端子１６が低レベル部分に短
絡した場合、端子１６のレベルはこの端子１６に
接続された部分により決まる反対のロジツク・レ
ベルに変化する。ゲート１８の２つの入力ロジツ
ク・レベルは異なるので、その出力は高レベルと
なり、データ・ドライバ１０を抑制する。よつて
データ・ドライバ１０の出力はトライステートに
なる。即ち、データ・ドライバ１０の出力インピ
ーダンスが高くなり、このドライバ１０を流れる
電流が減少してドライバ１０を破壊から保護す
る。データ・ドライバ１０の出力ロジツク・レベ
ルが入力ロジツク・レベルに等しくなると、デー
タ・ドライバ１０は通常の動作モードに戻る。
が低レベルのときに出力端子１６が高レベル部分
に短絡したり、、またはドライバ１０の出力が高
レベルのときに出力端子１６が低レベル部分に短
絡した場合、端子１６のレベルはこの端子１６に
接続された部分により決まる反対のロジツク・レ
ベルに変化する。ゲート１８の２つの入力ロジツ
ク・レベルは異なるので、その出力は高レベルと
なり、データ・ドライバ１０を抑制する。よつて
データ・ドライバ１０の出力はトライステートに
なる。即ち、データ・ドライバ１０の出力インピ
ーダンスが高くなり、このドライバ１０を流れる
電流が減少してドライバ１０を破壊から保護す
る。データ・ドライバ１０の出力ロジツク・レベ
ルが入力ロジツク・レベルに等しくなると、デー
タ・ドライバ１０は通常の動作モードに戻る。
例えば、データ・ドライバ１０として
SN74S244型ドライバICを用いてもよい。このIC
において、高レベル時の出力電流は−15mA（マ
イナス符号は電流が出力端から流れ出すことを意
味する。）であり、低レベル時の出力電流は
64mAである。また高レベル電圧がこのICの出力
端に供給された場合、トライステート（抑制状
態）時の出力電流は50μAである。更に低レベル
電圧が出力端に供給された場合、トライステート
時の出力電流は−50μAである。
SN74S244型ドライバICを用いてもよい。このIC
において、高レベル時の出力電流は−15mA（マ
イナス符号は電流が出力端から流れ出すことを意
味する。）であり、低レベル時の出力電流は
64mAである。また高レベル電圧がこのICの出力
端に供給された場合、トライステート（抑制状
態）時の出力電流は50μAである。更に低レベル
電圧が出力端に供給された場合、トライステート
時の出力電流は−50μAである。
第２図は他の従来例を示す。この従来例は第１
図の従来例に類似しているので同じ素子には同じ
参照番号を用い、異なる点についてのみ説明す
る。データ・ドライバ２０は付勢端子２２（正論
理）を有するトライステート反転ドライバであ
る。ゲート１８の２つの入力ロジツク・レベルが
互いに等しいと、データ・ドライバ２２は抑制さ
れ、出力をトライステートにする。尚、ゲート１
８が排他的ノア・ゲートの場合、付勢端子２２は
負論理にする必要がある。
図の従来例に類似しているので同じ素子には同じ
参照番号を用い、異なる点についてのみ説明す
る。データ・ドライバ２０は付勢端子２２（正論
理）を有するトライステート反転ドライバであ
る。ゲート１８の２つの入力ロジツク・レベルが
互いに等しいと、データ・ドライバ２２は抑制さ
れ、出力をトライステートにする。尚、ゲート１
８が排他的ノア・ゲートの場合、付勢端子２２は
負論理にする必要がある。
これら第１及び第２図の従来例では、データ・
ドライバの入力及び出力ロジツク信号を比較する
ロジツク比較回路の出力信号により、直接的にデ
ータ・ドライバを抑制状態にしている。よつて、
データ・ドライバを抑制状態から付勢状態に簡単
に戻せないという欠点がある。
ドライバの入力及び出力ロジツク信号を比較する
ロジツク比較回路の出力信号により、直接的にデ
ータ・ドライバを抑制状態にしている。よつて、
データ・ドライバを抑制状態から付勢状態に簡単
に戻せないという欠点がある。
従つて、本発明の目的は、簡単な構成により、
障害が生じたときにデータ・ドライバを抑制状態
にして、過電流による破壊からこのデータ・ドラ
イバを保護すると共に、抑制状態から付勢状態に
簡単に戻せるようにしたデータ・ドライバ用保護
回路の提供にある。
障害が生じたときにデータ・ドライバを抑制状態
にして、過電流による破壊からこのデータ・ドラ
イバを保護すると共に、抑制状態から付勢状態に
簡単に戻せるようにしたデータ・ドライバ用保護
回路の提供にある。
第３図は、第１図及び第２図の従来例を改善し
た本発明の好適な実施例の回路図である。尚、第
３図では、第１及び第２図と同じ素子は、同じ参
照番号で示す。
た本発明の好適な実施例の回路図である。尚、第
３図では、第１及び第２図と同じ素子は、同じ参
照番号で示す。
第３図では、第１及び第２図の欠点を改善する
ため、第２及び第３ロジツク・ゲート２４及び２
６を排他的オア・ゲート１８及びデータ・ドライ
バ１０の付勢端子１２間に挿入している。第３ロ
ジツク・ゲート２６はオア・ゲートであり、ゲー
ト１８の出力及び端子２８からの抑制信号が供給
される。第２ロジツク・ゲート２４はアンド・ゲ
ートであり、オア・ゲート２６の出力及び端子３
０からのリセツト信号が供給される。
ため、第２及び第３ロジツク・ゲート２４及び２
６を排他的オア・ゲート１８及びデータ・ドライ
バ１０の付勢端子１２間に挿入している。第３ロ
ジツク・ゲート２６はオア・ゲートであり、ゲー
ト１８の出力及び端子２８からの抑制信号が供給
される。第２ロジツク・ゲート２４はアンド・ゲ
ートであり、オア・ゲート２６の出力及び端子３
０からのリセツト信号が供給される。
通常状態において、抑制及びリセツト信号は共
に低レベルである。端子１４及び１６のロジツ
ク・レベルが等しい場合、ゲート１８の出力は低
レベルである。ゲート２６及び２４の出力は低レ
ベルなのでデータ・ドライバ１０は付勢される。
端子１４及び１６のロジツク・レベルが異なる場
合、ゲート１８の出力が高レベルとなつてゲート
２６の出力も高レベルとなるので、ゲート２４の
出力も高レベルとなり、データ・ドライバ１０の
出力をトライステートにする。データ・ドライバ
１０をリセツトするには、端子３０にリセツト信
号（高レベル）を供給するのみでよい。（障害が
取除かれた後）アンド・ゲート２４にリセツト信
号が供給されると、その出力ロジツク・レベルが
変化してデータ・ドライバ１０が通常動作モード
に復帰する。抑制信号はデータ・ドライバ１０を
抑制するのに用いる。
に低レベルである。端子１４及び１６のロジツ
ク・レベルが等しい場合、ゲート１８の出力は低
レベルである。ゲート２６及び２４の出力は低レ
ベルなのでデータ・ドライバ１０は付勢される。
端子１４及び１６のロジツク・レベルが異なる場
合、ゲート１８の出力が高レベルとなつてゲート
２６の出力も高レベルとなるので、ゲート２４の
出力も高レベルとなり、データ・ドライバ１０の
出力をトライステートにする。データ・ドライバ
１０をリセツトするには、端子３０にリセツト信
号（高レベル）を供給するのみでよい。（障害が
取除かれた後）アンド・ゲート２４にリセツト信
号が供給されると、その出力ロジツク・レベルが
変化してデータ・ドライバ１０が通常動作モード
に復帰する。抑制信号はデータ・ドライバ１０を
抑制するのに用いる。
第４図は本発明を用いた４チヤンネル・データ
出力段の回路図であり、各チヤンネルは同じ構成
である。データ・ドライバ１０及びトランジスタ
３２の直列回路を入力端子１４及び出力端子１６
間に接続する。ダイオード３４を接地及びデー
タ・ドライバ１０の出力端間に接続し、クラン
プ・ダイオード３６を正電圧源及びトランジスタ
３２のベース間に接続する。排他的ノア・ゲート
３８はデータ・ドライバ１０の入出力信号を受
け、出力信号を第２ロジツク・ゲートであるノ
ア・ゲート４０に供給する。排他的ノア・ゲート
３８−０乃至３８−３の４つの出力端子は共通接
続されており、ワイヤード・オア・ゲート（負論
理）を形成している。ノア・ゲート４０は更に端
子３０からリセツト信号を受け、出力信号をノ
ア・ゲート４２に供給する。このノア・ゲート４
２には、バツフア４４を介して端子２８からの抑
制信号が供給されている。ゲート４２の出力信号
はインバータとして作用するノア・ゲート４６を
介してデータ・ドライバ１０の付勢端子（負論
理）１２に供給されると共に、直接トランジスタ
４８のベースにも供給される。このトランジスタ
４８のエミツタは抵抗器５０を介してトランジス
タ３２のベースに接続されている。
出力段の回路図であり、各チヤンネルは同じ構成
である。データ・ドライバ１０及びトランジスタ
３２の直列回路を入力端子１４及び出力端子１６
間に接続する。ダイオード３４を接地及びデー
タ・ドライバ１０の出力端間に接続し、クラン
プ・ダイオード３６を正電圧源及びトランジスタ
３２のベース間に接続する。排他的ノア・ゲート
３８はデータ・ドライバ１０の入出力信号を受
け、出力信号を第２ロジツク・ゲートであるノ
ア・ゲート４０に供給する。排他的ノア・ゲート
３８−０乃至３８−３の４つの出力端子は共通接
続されており、ワイヤード・オア・ゲート（負論
理）を形成している。ノア・ゲート４０は更に端
子３０からリセツト信号を受け、出力信号をノ
ア・ゲート４２に供給する。このノア・ゲート４
２には、バツフア４４を介して端子２８からの抑
制信号が供給されている。ゲート４２の出力信号
はインバータとして作用するノア・ゲート４６を
介してデータ・ドライバ１０の付勢端子（負論
理）１２に供給されると共に、直接トランジスタ
４８のベースにも供給される。このトランジスタ
４８のエミツタは抵抗器５０を介してトランジス
タ３２のベースに接続されている。
ドライバ１０及びゲート３８−４０−４２−４
６の動作は、少なくとも１チヤンネルに障害が発
生した場合、全部のドライバ１０が抑制されてそ
れの出力がトライステートになる点を除き、第３
図の動作と類似している。この場合、トランジス
タ３２はオンである。この実施例はデータ・ドラ
イバ用の他の保護回路を含んでいる。その１つは
ダイオード３４であり、データ・ドライバ１０の
出力信号が負になつた場合、ダイオード３４はオ
ンしてドライバ１０を保護する。もう１つの保護
回路はトランジスタ３２である。通常動作におい
て、トランジスタ４８のベースは高レベルであ
り、ダイオード３６はオフなので、トランジスタ
３２のベース電圧はトランジスタ４８のコレクタ
電圧、抵抗器５０及びトランジスタ３２のベース
電流で決まる。データ・ドライバ１０の出力レベ
ルがトランジスタ３２のベース電圧より高くなる
と、トランジスタ３２はオフとなり、出力端子１
６をドライバ１０から分離してドライバ１０を保
護する。少なくとも１チヤンネルに障害が発生し
た場合、トランジスタ４８のベースは低レベルと
なり、トランジスタ３２をオフとしてドライバ１
０を出力端子１６から分離する。よつてドライバ
１０を破壊から一層効果的に保護できる。トラン
ジスタ３２は端子３０のリセツト信号により再び
オンとなる。トランジスタ３２がオンのとき、端
子１６の電圧が増加すると、トランジスタ３２の
エミツタ・ベース間電圧も増加する。しかし、ダ
イオード３６のクランプ動作により、トランジス
タ３２のエミツタ電圧はダイオード３６の陰極電
圧より低い。
６の動作は、少なくとも１チヤンネルに障害が発
生した場合、全部のドライバ１０が抑制されてそ
れの出力がトライステートになる点を除き、第３
図の動作と類似している。この場合、トランジス
タ３２はオンである。この実施例はデータ・ドラ
イバ用の他の保護回路を含んでいる。その１つは
ダイオード３４であり、データ・ドライバ１０の
出力信号が負になつた場合、ダイオード３４はオ
ンしてドライバ１０を保護する。もう１つの保護
回路はトランジスタ３２である。通常動作におい
て、トランジスタ４８のベースは高レベルであ
り、ダイオード３６はオフなので、トランジスタ
３２のベース電圧はトランジスタ４８のコレクタ
電圧、抵抗器５０及びトランジスタ３２のベース
電流で決まる。データ・ドライバ１０の出力レベ
ルがトランジスタ３２のベース電圧より高くなる
と、トランジスタ３２はオフとなり、出力端子１
６をドライバ１０から分離してドライバ１０を保
護する。少なくとも１チヤンネルに障害が発生し
た場合、トランジスタ４８のベースは低レベルと
なり、トランジスタ３２をオフとしてドライバ１
０を出力端子１６から分離する。よつてドライバ
１０を破壊から一層効果的に保護できる。トラン
ジスタ３２は端子３０のリセツト信号により再び
オンとなる。トランジスタ３２がオンのとき、端
子１６の電圧が増加すると、トランジスタ３２の
エミツタ・ベース間電圧も増加する。しかし、ダ
イオード３６のクランプ動作により、トランジス
タ３２のエミツタ電圧はダイオード３６の陰極電
圧より低い。
上述は本発明の好適な実施例についてのみ説明
したが、当業者には本発明の要旨を逸脱すること
なく種々の変形変更が可能なことが理解できよ
う。例えば、ロジツク比較回路の出力端を表示装
置に接続し、障害を表示してもよい。またデー
タ・ドライバがTTLレベルの如きロジツク・レ
ベルをECLレベルの如き他のロジツク・レベル
に変換するレベル変換機能を有している場合、レ
ベル変換器をデータ・ドライバの出力端及びロジ
ツク比較回路間に挿入してもよい。更にデータ・
ドライバ及び／またはレベル変換器の伝搬遅延時
間が無視できない場合、バツフア増巾器をデー
タ・ドライバの入力端及びロジツク比較回路間に
挿入してもよい。また、この伝搬遅延時間を補償
するのに、ロジツク比較回路の２つの入力端間に
コンデンサを接続してもよい。
したが、当業者には本発明の要旨を逸脱すること
なく種々の変形変更が可能なことが理解できよ
う。例えば、ロジツク比較回路の出力端を表示装
置に接続し、障害を表示してもよい。またデー
タ・ドライバがTTLレベルの如きロジツク・レ
ベルをECLレベルの如き他のロジツク・レベル
に変換するレベル変換機能を有している場合、レ
ベル変換器をデータ・ドライバの出力端及びロジ
ツク比較回路間に挿入してもよい。更にデータ・
ドライバ及び／またはレベル変換器の伝搬遅延時
間が無視できない場合、バツフア増巾器をデー
タ・ドライバの入力端及びロジツク比較回路間に
挿入してもよい。また、この伝搬遅延時間を補償
するのに、ロジツク比較回路の２つの入力端間に
コンデンサを接続してもよい。
上述せる本発明によれば、ロジツク比較回路が
異常状態を検出した場合、データ・ドライバを抑
制してその出力インピーダンスを高くすると共
に、データ・ドライバが抑制状態のときにリセツ
ト信号を受けた場合、データ・ドライバを付勢状
態にするロジツク・ゲートを更に設けたので、デ
ータ・ドライバを抑制状態から付勢状態に簡単に
戻すことができる。
異常状態を検出した場合、データ・ドライバを抑
制してその出力インピーダンスを高くすると共
に、データ・ドライバが抑制状態のときにリセツ
ト信号を受けた場合、データ・ドライバを付勢状
態にするロジツク・ゲートを更に設けたので、デ
ータ・ドライバを抑制状態から付勢状態に簡単に
戻すことができる。
因に、上述の第１図及び第２図の従来例では、
データ・ドライバの入力及び出力ロジツク信号を
比較するロジツク比較回路の出力信号により、直
接的にデータ・ドライバを抑制状態にしたので、
データ・ドライバを抑制状態から付勢状態に簡単
に戻せなくなる。
データ・ドライバの入力及び出力ロジツク信号を
比較するロジツク比較回路の出力信号により、直
接的にデータ・ドライバを抑制状態にしたので、
データ・ドライバを抑制状態から付勢状態に簡単
に戻せなくなる。
第１及び第２図は従来例の回路図、第３及び第
４図は本発明の第１及び第２実施例の回路図であ
る。 １０，２２はデータ・ドライバ、１８，３８は
ロジツク比較回路、２４，２６，４０〜４６はロ
ジツク・ゲートである。
４図は本発明の第１及び第２実施例の回路図であ
る。 １０，２２はデータ・ドライバ、１８，３８は
ロジツク比較回路、２４，２６，４０〜４６はロ
ジツク・ゲートである。
Claims (1)
- 【特許請求の範囲】 １ 付勢状態において入力ロジツク信号に応じた
出力ロジツク信号を発生する抑制可能なデータ・
ドライバと、 該データ・ドライバの入力及び出力ロジツク信
号を比較し、該入力及び出力ロジツク信号の関係
が異常状態であることを検出するロジツク比較回
路と、 該ロジツク比較回路が異常状態を検出した場
合、上記データ・ドライバを抑制してその出力イ
ンピーダンスを高くすると共に、上記データ・ド
ライバが抑制状態のときにリセツト信号を受けた
場合、上記データ・ドライバを付勢状態にするロ
ジツク・ゲートと を具えたデータ・ドライバ用保護回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/252,985 US4342065A (en) | 1981-04-10 | 1981-04-10 | Protection circuit for a data driver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57178425A JPS57178425A (en) | 1982-11-02 |
| JPH033971B2 true JPH033971B2 (ja) | 1991-01-21 |
Family
ID=22958371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57048099A Granted JPS57178425A (en) | 1981-04-10 | 1982-03-25 | Protecting circuit for data driver |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4342065A (ja) |
| JP (1) | JPS57178425A (ja) |
| CA (1) | CA1173518A (ja) |
| DE (1) | DE3213037A1 (ja) |
| FR (1) | FR2503946A1 (ja) |
| GB (1) | GB2099253B (ja) |
| NL (1) | NL8201339A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5869122A (ja) * | 1981-10-21 | 1983-04-25 | Nec Corp | 出力回路 |
| JPS59212027A (ja) * | 1983-05-18 | 1984-11-30 | Toshiba Corp | 半導体集積回路の出力回路 |
| US4531068A (en) * | 1983-09-19 | 1985-07-23 | International Business Machines Corporation | Bus line precharging tristate driver circuit |
| JPS62131628A (ja) * | 1985-12-02 | 1987-06-13 | Nec Ic Microcomput Syst Ltd | インタフエ−ス回路 |
| JPS62217719A (ja) * | 1986-03-19 | 1987-09-25 | Hitachi Ltd | Ｃｍｏｓ集積回路 |
| US4896254A (en) * | 1989-04-28 | 1990-01-23 | Honeywell Inc. | Protective power controller |
| JPH0369209A (ja) * | 1989-08-08 | 1991-03-25 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| US5303390A (en) * | 1990-06-28 | 1994-04-12 | Dallas Semiconductor Corporation | Microprocessor auxiliary with combined pin for reset output and pushbutton input |
| US5256914A (en) * | 1991-10-03 | 1993-10-26 | National Semiconductor Corporation | Short circuit protection circuit and method for output buffers |
| JP2851211B2 (ja) * | 1992-08-11 | 1999-01-27 | 株式会社東芝 | 入力バッファ回路 |
| KR970010371B1 (ko) * | 1994-10-21 | 1997-06-25 | 엘지반도체 주식회사 | 컴퓨터 인터페이스의 버스 구동장치 |
| US5808477A (en) * | 1995-05-31 | 1998-09-15 | Sgs-Thomson Microelectronics S.R.L. | Circuit for detection and protection against short circuits for digital outputs |
| EP0746101B1 (en) * | 1995-05-31 | 2001-08-08 | STMicroelectronics S.r.l. | Circuit for detection and protection against short circuits for digital outputs |
| JP2743893B2 (ja) * | 1995-12-08 | 1998-04-22 | 日本電気株式会社 | ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置 |
| US6745342B1 (en) * | 1999-12-29 | 2004-06-01 | Infineon Technologies North America Corp. | Universal serial bus transceiver shortcut protection |
| US7369385B2 (en) * | 2002-07-09 | 2008-05-06 | Analog Devices, Inc. | Overload limiting circuit |
| JP4808064B2 (ja) * | 2006-03-29 | 2011-11-02 | 富士通セミコンダクター株式会社 | 入出力装置およびその制御方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1370808A (en) * | 1970-11-16 | 1974-10-16 | Pioneer Electronic Corp | Signal amplifier including a protective circuit |
| US3792292A (en) * | 1972-06-16 | 1974-02-12 | Nat Semiconductor Corp | Three-state logic circuit |
| US3931547A (en) * | 1974-08-09 | 1976-01-06 | Rca Corporation | Protection circuit |
| US4031559A (en) * | 1975-12-10 | 1977-06-21 | Bell Telephone Laboratories, Incorporated | Filter capacitor charging circuit |
| US4178620A (en) * | 1977-10-11 | 1979-12-11 | Signetics Corporation | Three state bus driver with protection circuitry |
| US4194131A (en) * | 1978-05-30 | 1980-03-18 | National Semiconductor Corporation | Tristate logic buffer circuit with enhanced dynamic response |
| JPS57125525A (en) * | 1981-01-28 | 1982-08-04 | Nec Corp | Logical circuit |
-
1981
- 1981-04-10 US US06/252,985 patent/US4342065A/en not_active Expired - Fee Related
-
1982
- 1982-03-25 JP JP57048099A patent/JPS57178425A/ja active Granted
- 1982-03-29 CA CA000399650A patent/CA1173518A/en not_active Expired
- 1982-03-31 NL NL8201339A patent/NL8201339A/nl not_active Application Discontinuation
- 1982-04-06 DE DE19823213037 patent/DE3213037A1/de not_active Ceased
- 1982-04-07 GB GB8210256A patent/GB2099253B/en not_active Expired
- 1982-04-09 FR FR8206700A patent/FR2503946A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| NL8201339A (nl) | 1982-11-01 |
| DE3213037A1 (de) | 1982-10-28 |
| US4342065A (en) | 1982-07-27 |
| FR2503946A1 (fr) | 1982-10-15 |
| GB2099253A (en) | 1982-12-01 |
| GB2099253B (en) | 1985-03-20 |
| CA1173518A (en) | 1984-08-28 |
| JPS57178425A (en) | 1982-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771357A (en) | Power driver having short circuit protection | |
| US4698582A (en) | Power driver having short circuit protection | |
| US4385336A (en) | Current supplying circuit with shorted-to-ground fault detecting function | |
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| US4342065A (en) | Protection circuit for a data driver | |
| US4631474A (en) | High or low-side state relay with current limiting and operational testing | |
| US5138516A (en) | Fault sensing and driving system for output driver device | |
| JP3739196B2 (ja) | 電池の保護装置及びそれを用いたバッテリ装置 | |
| EP0528668B1 (en) | Semiconductor protection against high energy transients | |
| JPH0743399B2 (ja) | 半導体回路 | |
| JPH03207218A (ja) | 保護電力制御器 | |
| US5745327A (en) | Device for preventing surge noise in connecting computers and peripherals thereof | |
| US4918564A (en) | Load driver with delayed turn-off | |
| JPH025457A (ja) | ＢｉＣＭＯＳパワー遷移回路 | |
| JP3251803B2 (ja) | 過電流保護回路及び過電圧保護回路 | |
| US5418674A (en) | Multi-lead protected power device having current and boot-strap inputs | |
| JPH01253315A (ja) | 双方向バッファ | |
| JPH0513696A (ja) | 信号伝達回路 | |
| JP2826322B2 (ja) | 半導体装置 | |
| KR20010037871A (ko) | Ｉｐｍ 보호회로 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JPS59132234A (ja) | 半導体集積回路装置 | |
| JPS587689Y2 (ja) | エミッタフォロワ増幅回路 | |
| JPS61254069A (ja) | 電源保護装置 | |
| JPS62150912A (ja) | 保護回路 |