JPH0340013A - 中央演算処理装置 - Google Patents
中央演算処理装置Info
- Publication number
- JPH0340013A JPH0340013A JP1175254A JP17525489A JPH0340013A JP H0340013 A JPH0340013 A JP H0340013A JP 1175254 A JP1175254 A JP 1175254A JP 17525489 A JP17525489 A JP 17525489A JP H0340013 A JPH0340013 A JP H0340013A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- data
- register
- processing unit
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、中央演算処理装置に関し、特に内部レジス
タの初期化を容易にした中央演算処理装置に関する。
タの初期化を容易にした中央演算処理装置に関する。
一般に中央演算処理装置（ＣＰ Ｕ）において、リセッ
トシーケンスでは、ベクタアドレスを発生させ、リセッ
ト後の次に実行すべき命令のロケーションを示すアドレ
スデータのみを外部のデータテーブルよりフェッチする
。リセット以外の割込みシーケンスでも、内部レジスタ
状態を外部のスタック等に格納した後、ベクタアドレス
を発生し、次に実行すべき命令のロケーションを示すア
ドレスデータのみを外部のデータテーブルよりフェッチ
する。 このように、従来の中央演算処理装置において、リセッ
トシーケンス中でベクタアドレスを出力してデータテー
ブルを参照するのは、次命令のロケーションを示すアド
レスデータに限定されていた。 従って、中央演算処理装置内の内部レジスタへのリセッ
ト時の初期化は、以下の二つの方法で実施されている。 ■リセットシーケンス完了後、データのロード命令等の
ソフトウェア的手段を用いてプログラム中で内部レジス
タを初期化する方法。 ■複数の内部レジスタについて定数に初期化する専用の
ハードウェアを設けて、リセット時にこの付加回路を制
御して初期化を実施する方法。
トシーケンスでは、ベクタアドレスを発生させ、リセッ
ト後の次に実行すべき命令のロケーションを示すアドレ
スデータのみを外部のデータテーブルよりフェッチする
。リセット以外の割込みシーケンスでも、内部レジスタ
状態を外部のスタック等に格納した後、ベクタアドレス
を発生し、次に実行すべき命令のロケーションを示すア
ドレスデータのみを外部のデータテーブルよりフェッチ
する。 このように、従来の中央演算処理装置において、リセッ
トシーケンス中でベクタアドレスを出力してデータテー
ブルを参照するのは、次命令のロケーションを示すアド
レスデータに限定されていた。 従って、中央演算処理装置内の内部レジスタへのリセッ
ト時の初期化は、以下の二つの方法で実施されている。 ■リセットシーケンス完了後、データのロード命令等の
ソフトウェア的手段を用いてプログラム中で内部レジス
タを初期化する方法。 ■複数の内部レジスタについて定数に初期化する専用の
ハードウェアを設けて、リセット時にこの付加回路を制
御して初期化を実施する方法。
■については、ソフトウェア的手段によるため、一連の
リセット動作（初期化を含む）において、リセットシー
ケンス後、初期化作業に複数のプログラムが必要となり
、プログラムサイズの増大と、一連のリセット動作実行
時間が増加するという欠点があった。 ■については、■に比べ、高速な初期化の実施は可能と
なるが、専用のハードウェアを追加しなければならない
ため、回路規模の増大を招く。更に初期化されるデータ
が定数に固定されるため、任意の値に変更する際には、
■のごときソフトウェア手段を利用しなければならない
という欠点があっこの発明は、上述した問題点をなくす
ためになされたものであり、リセット時の内部レジスタ
の初期化を大規模な内部ハードウェアの追加なしに任意
の値に高速に初期化できる中央演算処理装置を提供する
ことを目的とする。
リセット動作（初期化を含む）において、リセットシー
ケンス後、初期化作業に複数のプログラムが必要となり
、プログラムサイズの増大と、一連のリセット動作実行
時間が増加するという欠点があった。 ■については、■に比べ、高速な初期化の実施は可能と
なるが、専用のハードウェアを追加しなければならない
ため、回路規模の増大を招く。更に初期化されるデータ
が定数に固定されるため、任意の値に変更する際には、
■のごときソフトウェア手段を利用しなければならない
という欠点があっこの発明は、上述した問題点をなくす
ためになされたものであり、リセット時の内部レジスタ
の初期化を大規模な内部ハードウェアの追加なしに任意
の値に高速に初期化できる中央演算処理装置を提供する
ことを目的とする。
第１の発明になる中央演算処理装置は、リセット時、他
の割込みと区別して、外部データバスから初期化データ
を読込み、通常の割込みよりも多くの内部レジスタを初
期化することを特徴とする。 第２の発明になる中央演算処理装置は、リセットシーケ
ンスを実行中に、ベクタアドレスを発生して、次の実行
すべきプログラムのロケーションを示すアドレスデータ
をフェッチするだけでなく、外部データをフェッチして
他の複数の内部レジスタを初期化することを特徴とする
。 ［実施例コ 以下、この発明を一実施例を基に説明する。 第■図は、この発明の中央演算処理装置の一実施例を示
す構成図であり、第２図にそのプログラミングモデルを
示している。 第２図において、基本語長は、８ビツトである。 アドレス空間としては、リニアアクセス領域として１６
ビツトのプログラムカウンタ（ＰＣ）を有し、アドレス
空間の拡張手段としては、プログラム領域をアクセスす
る際に出力されるプログラムバンクレジスタ（ＰＢＲ）
及び、データ領域をアクセスする際に出力されるデータ
バンクレジスタ（ＤＢＲ）を各８ビツト持ち、バンク方
式では計２４ビットで１８Ｍバイトのアドレス空間のア
クセスを可能トする。又、複数の汎用レジスタ（ＲＯ〜
Ｒ３、Ｗ２、Ｗ３）を有し、命令により、８ビツト、１
６ビツトの異なるデータ長のデータを扱うことができる
。 スタックポインタレジスタ（ＳＰ）は１６ビツト長であ
る。又、プロセッサステータスレジスタ（ＰＳＲ）は、
現在の中央演算処理装置の動作状態を示し、具体的には
、Ｎ、Ｖ、Ｚ、Ｃの各フラグは、演算結果により変化し
、■フラグはＩＲＱ割込みの受付の可能性の可否を示し
ている。Ｍｌ、ＭＯのモードフラグは、前述のデータ領
域をアクセスする際のバンクを区別する（ＤＢＲ，ＰＳ
Ｒ，定数出力）ことを可能にする。 第１図の中央演算処理装置は、主に命令制御部Ｘ１と演
算部１２との二つに大別される。 命令の実行に際し、外部データバス（Ｄｏ〜Ｄ？）を介
してＤＩＬ１３に入力された命令コードは、ＰＢ−ＩＲ
１４もしくはＯＲ−Ｉ Ｒ１５の二つのインストラクシ
ョンレジスタに格納され、次の命令が発生するまで保持
される。そして、これらのインストラクションレジスタ
の出力と、命令のシーケンスのタイミングを制御するＴ
ＣＵ１６の出力とは、ＡＮＤ−ＯＲの命令デコード回路
に入力され、その出力は、ＥＣ１１９を介して演算部１
２を制御すべき制御信号を発生する。演算部Ｉ２は、こ
の制御信号に従って内部での演算や外部とのデータのや
りとりを行う。機能としては、第２図に示した、レジス
タ群やＡＬＵｌ ２Ｂ。 レジスタ、アドレス計算ユニッ）（ＡＣＵ）１２Ｄを有
している。 上記構成の中央演算処理装置は、複数の割込みソースを
持っている。具体的には、ＲＥＳ（リセッ））、ＮＭＴ
、ＩＲＱあるいはソフトウェア割込み命令ＢＲＫ（ブ
レーク）等がある。これらの割込み処理は、全て固定ベ
クタ割込み処理方式で行なわれる。固定ベクタ割込み処
理とは、下記の割込み処理シーケンスに示したように、
現在のＣＰＵ実行状態を示すプログラムカウンタ（ＰＣ
）、プログラムバンクレジスタ（Ｐ Ｂ Ｒ）、プロセ
ッサステータスレジスタ（Ｐ Ｓ Ｒ）をスタックに格
納した後、割込みソースに応じて予め定められているベ
クタアドレスを出力し、そのアドレス上に飛び先のアド
レスを予めデータテーブルとして用意しておき、ベクタ
アドレスから読込んだデータでプログラムカウンタ（Ｐ
Ｃ）及びプログラムバンクレジスタ（Ｐ Ｂ Ｒ）を更
新し、新しいロケーションへ分岐する。 この発明は、特にリセット割込み処理に係わるものであ
り、リセットの一連の動作が実行されると、新プログラ
ムロケーノヨンに分岐する訳であるが、その際、ＮＭＩ
やＩＲＱに比べ内部レジスタの初期化がリセットでは重
要となる。なぜならば、ＮＭＩやＩＲＱ等の割込みは、
割込み処理ルーチン完了後、リターン割込み命令を実施
し、割込み前のレジスタ状態に戻した後、元のプログラ
ムに復帰するが、リセットにおいては、ＣＰＵを完全に
リセットし、リセット前のプロセッサ状態に復帰する必
要はなく、よってリセットでは、般にプロセッサ状態の
スタックへの格納は行なわれず、ベクタアドレスのフェ
ッチのみが実行される。従って、リセットでは、アプリ
ケーションプログラムの最も初めのレジスタ状態にＣＰ
Ｕが設定される処理、即ち初期化が重要となる。 この発明では、リセットは、下記のリセット割込み処理
シーケンスを実行する。 即ち、新ロケーションデータ（ＰＣＬ、ＰＣＨＰＢＲ）
のみならず、データバンクレジスタ（ＤＢＲ）、プロセ
ッサステータスレジスタ（Ｐ Ｓ Ｒ）もベクタアドレ
ス上のデータテーブルからフェッチ格納する。このシー
ケンス制御は、全て前述の命令制御部により、デコード
された制御信号で行なわれ、ＰＳＲやＤＢＲ内にリセッ
ト専用のハードウェアは持っていないので、外部データ
のレジスタへのロードにより行なわれる。ただし、その
他の割込み（ＮＭＩ、ＩＲＱ等）は、割込み処理ンーケ
ンスを実行する。 尚、この実施例では示さなかったが、ＰＳＲＤＢＲだけ
でなく、他の汎用レジスタ等の内部レジスタを外部デー
タにより、リセットシーケンス中で初期化することも可
能である。 割込み処理シーケンス ＰＢＲ，ＰＣＩＩ １０ ００．５Ｐ−Ｉ ＰＣＬ ００５Ｐ−２ＰＣＨ ００５Ｐ−３ＰＢＲ ００，５Ｐ−４ＰＳＲ ＦＦ ＶＡ ＥＰＢＲ ＰＰ ＶＡ＋Ｉ ＥＡＨ ＰＦ ＶＡ＋２ ＥＡＬ Ｎｅｗ−ＰＣＮｅｘｔ−ＯＰ （ＥＰＢＲ，ＥＡＨ，ＥＡＬ） Ｏプロセッサ状態の ０ スタックへの格納 ＯＰＣ（ＰＣＩＩ、ＰＣＬ）、ＰＢＲ，ＰＳＲ１ベクタ
アドレスでの ｌ アドレスデータの 新７０ロクゝラムロケーションへの分岐リセット割込み
処理シーケンス １ ＰＦＶＡ ＰＳＲ１ ２ＦＦＶＡ＋Ｉ ＥＤＢＲ１ ３ＰＦＶＡ＋２ ＥＰＢＲ１ ４ＰＦ ＶＡ＋３ ＢＡＨ１ ５ＦＰＶＡ＋４ ＥＡＬ １０ Ｎｅ
ｗ−ＰＣＮｅｘｔ−ＯＰ １（ＥＰＢＲ、ＥＡＨ、Ｅ
ＡＬ） ベクタアドレスでの アドレスデータの フェッチ ＰＳＲ，ＤＢＲ，ＰＢＲ，ＰＣの初期化
の割込みと区別して、外部データバスから初期化データ
を読込み、通常の割込みよりも多くの内部レジスタを初
期化することを特徴とする。 第２の発明になる中央演算処理装置は、リセットシーケ
ンスを実行中に、ベクタアドレスを発生して、次の実行
すべきプログラムのロケーションを示すアドレスデータ
をフェッチするだけでなく、外部データをフェッチして
他の複数の内部レジスタを初期化することを特徴とする
。 ［実施例コ 以下、この発明を一実施例を基に説明する。 第■図は、この発明の中央演算処理装置の一実施例を示
す構成図であり、第２図にそのプログラミングモデルを
示している。 第２図において、基本語長は、８ビツトである。 アドレス空間としては、リニアアクセス領域として１６
ビツトのプログラムカウンタ（ＰＣ）を有し、アドレス
空間の拡張手段としては、プログラム領域をアクセスす
る際に出力されるプログラムバンクレジスタ（ＰＢＲ）
及び、データ領域をアクセスする際に出力されるデータ
バンクレジスタ（ＤＢＲ）を各８ビツト持ち、バンク方
式では計２４ビットで１８Ｍバイトのアドレス空間のア
クセスを可能トする。又、複数の汎用レジスタ（ＲＯ〜
Ｒ３、Ｗ２、Ｗ３）を有し、命令により、８ビツト、１
６ビツトの異なるデータ長のデータを扱うことができる
。 スタックポインタレジスタ（ＳＰ）は１６ビツト長であ
る。又、プロセッサステータスレジスタ（ＰＳＲ）は、
現在の中央演算処理装置の動作状態を示し、具体的には
、Ｎ、Ｖ、Ｚ、Ｃの各フラグは、演算結果により変化し
、■フラグはＩＲＱ割込みの受付の可能性の可否を示し
ている。Ｍｌ、ＭＯのモードフラグは、前述のデータ領
域をアクセスする際のバンクを区別する（ＤＢＲ，ＰＳ
Ｒ，定数出力）ことを可能にする。 第１図の中央演算処理装置は、主に命令制御部Ｘ１と演
算部１２との二つに大別される。 命令の実行に際し、外部データバス（Ｄｏ〜Ｄ？）を介
してＤＩＬ１３に入力された命令コードは、ＰＢ−ＩＲ
１４もしくはＯＲ−Ｉ Ｒ１５の二つのインストラクシ
ョンレジスタに格納され、次の命令が発生するまで保持
される。そして、これらのインストラクションレジスタ
の出力と、命令のシーケンスのタイミングを制御するＴ
ＣＵ１６の出力とは、ＡＮＤ−ＯＲの命令デコード回路
に入力され、その出力は、ＥＣ１１９を介して演算部１
２を制御すべき制御信号を発生する。演算部Ｉ２は、こ
の制御信号に従って内部での演算や外部とのデータのや
りとりを行う。機能としては、第２図に示した、レジス
タ群やＡＬＵｌ ２Ｂ。 レジスタ、アドレス計算ユニッ）（ＡＣＵ）１２Ｄを有
している。 上記構成の中央演算処理装置は、複数の割込みソースを
持っている。具体的には、ＲＥＳ（リセッ））、ＮＭＴ
、ＩＲＱあるいはソフトウェア割込み命令ＢＲＫ（ブ
レーク）等がある。これらの割込み処理は、全て固定ベ
クタ割込み処理方式で行なわれる。固定ベクタ割込み処
理とは、下記の割込み処理シーケンスに示したように、
現在のＣＰＵ実行状態を示すプログラムカウンタ（ＰＣ
）、プログラムバンクレジスタ（Ｐ Ｂ Ｒ）、プロセ
ッサステータスレジスタ（Ｐ Ｓ Ｒ）をスタックに格
納した後、割込みソースに応じて予め定められているベ
クタアドレスを出力し、そのアドレス上に飛び先のアド
レスを予めデータテーブルとして用意しておき、ベクタ
アドレスから読込んだデータでプログラムカウンタ（Ｐ
Ｃ）及びプログラムバンクレジスタ（Ｐ Ｂ Ｒ）を更
新し、新しいロケーションへ分岐する。 この発明は、特にリセット割込み処理に係わるものであ
り、リセットの一連の動作が実行されると、新プログラ
ムロケーノヨンに分岐する訳であるが、その際、ＮＭＩ
やＩＲＱに比べ内部レジスタの初期化がリセットでは重
要となる。なぜならば、ＮＭＩやＩＲＱ等の割込みは、
割込み処理ルーチン完了後、リターン割込み命令を実施
し、割込み前のレジスタ状態に戻した後、元のプログラ
ムに復帰するが、リセットにおいては、ＣＰＵを完全に
リセットし、リセット前のプロセッサ状態に復帰する必
要はなく、よってリセットでは、般にプロセッサ状態の
スタックへの格納は行なわれず、ベクタアドレスのフェ
ッチのみが実行される。従って、リセットでは、アプリ
ケーションプログラムの最も初めのレジスタ状態にＣＰ
Ｕが設定される処理、即ち初期化が重要となる。 この発明では、リセットは、下記のリセット割込み処理
シーケンスを実行する。 即ち、新ロケーションデータ（ＰＣＬ、ＰＣＨＰＢＲ）
のみならず、データバンクレジスタ（ＤＢＲ）、プロセ
ッサステータスレジスタ（Ｐ Ｓ Ｒ）もベクタアドレ
ス上のデータテーブルからフェッチ格納する。このシー
ケンス制御は、全て前述の命令制御部により、デコード
された制御信号で行なわれ、ＰＳＲやＤＢＲ内にリセッ
ト専用のハードウェアは持っていないので、外部データ
のレジスタへのロードにより行なわれる。ただし、その
他の割込み（ＮＭＩ、ＩＲＱ等）は、割込み処理ンーケ
ンスを実行する。 尚、この実施例では示さなかったが、ＰＳＲＤＢＲだけ
でなく、他の汎用レジスタ等の内部レジスタを外部デー
タにより、リセットシーケンス中で初期化することも可
能である。 割込み処理シーケンス ＰＢＲ，ＰＣＩＩ １０ ００．５Ｐ−Ｉ ＰＣＬ ００５Ｐ−２ＰＣＨ ００５Ｐ−３ＰＢＲ ００，５Ｐ−４ＰＳＲ ＦＦ ＶＡ ＥＰＢＲ ＰＰ ＶＡ＋Ｉ ＥＡＨ ＰＦ ＶＡ＋２ ＥＡＬ Ｎｅｗ−ＰＣＮｅｘｔ−ＯＰ （ＥＰＢＲ，ＥＡＨ，ＥＡＬ） Ｏプロセッサ状態の ０ スタックへの格納 ＯＰＣ（ＰＣＩＩ、ＰＣＬ）、ＰＢＲ，ＰＳＲ１ベクタ
アドレスでの ｌ アドレスデータの 新７０ロクゝラムロケーションへの分岐リセット割込み
処理シーケンス １ ＰＦＶＡ ＰＳＲ１ ２ＦＦＶＡ＋Ｉ ＥＤＢＲ１ ３ＰＦＶＡ＋２ ＥＰＢＲ１ ４ＰＦ ＶＡ＋３ ＢＡＨ１ ５ＦＰＶＡ＋４ ＥＡＬ １０ Ｎｅ
ｗ−ＰＣＮｅｘｔ−ＯＰ １（ＥＰＢＲ、ＥＡＨ、Ｅ
ＡＬ） ベクタアドレスでの アドレスデータの フェッチ ＰＳＲ，ＤＢＲ，ＰＢＲ，ＰＣの初期化
以上説明したように、この発明は、リセットシーケンス
において、外部データのフェッチしてＤＢＲ及びＰＢＨ
のバンクレジスタ等の内部レジスタを初期化するように
したので、従来のような内部レジスタを定数に初期化す
る専用のハードウェアは不要となり、回路規模を小さく
でき、プログラムによる初期Ｃ化作業が少なくなるため
、リセットのための動作実行時間を短くできる。又、外
部データとしてのデータテーブルを書き換えることによ
り、任意の値に初期化設定できる。
において、外部データのフェッチしてＤＢＲ及びＰＢＨ
のバンクレジスタ等の内部レジスタを初期化するように
したので、従来のような内部レジスタを定数に初期化す
る専用のハードウェアは不要となり、回路規模を小さく
でき、プログラムによる初期Ｃ化作業が少なくなるため
、リセットのための動作実行時間を短くできる。又、外
部データとしてのデータテーブルを書き換えることによ
り、任意の値に初期化設定できる。
第１図はこの発明の中央演算処理装置の一実施例を示す
制御ブロック図、第２図は、第１図の装置のプログラミ
ングを示すレジスタ構成の図である。 １・・・命令制御部、１２・・・演算部、３・・ＤＩＬ
Ｓ １４・・・ＰＢ−ＩＲ。 ５・・・０Ｒ−ＩＲ，１６・・・ＴＣＵ。 ９・・・ＥＣｌ５１２Ｂ・・・ＡＬＵ。 ２Ｄ・・・ＡＣＵｏ
制御ブロック図、第２図は、第１図の装置のプログラミ
ングを示すレジスタ構成の図である。 １・・・命令制御部、１２・・・演算部、３・・ＤＩＬ
Ｓ １４・・・ＰＢ−ＩＲ。 ５・・・０Ｒ−ＩＲ，１６・・・ＴＣＵ。 ９・・・ＥＣｌ５１２Ｂ・・・ＡＬＵ。 ２Ｄ・・・ＡＣＵｏ
Claims (3)
- （１）リセット時、他の割込みと区別して、外部データ
バスから初期化データを読込み、通常の割込みよりも多
くの内部レジスタを初期化することを特徴とする中央演
算処理装置。 - （２）リセットシーケンスを実行中に、ベクタアドレス
を発生して、次の実行すべきプログラムのロケーション
を示すアドレスデータをフェッチするだけでなく、外部
データをフェッチして他の複数の内部レジスタを初期化
することを特徴とする中央演算処理装置。 - （３）上記複数の内部レジスタが、データバンクレジス
タ（ＤＢＲ）及びプログラムバンクレジスタ（ＰＢＲ）
を含む請求の範囲第２項記載の中央演算処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175254A JPH0340013A (ja) | 1989-07-06 | 1989-07-06 | 中央演算処理装置 |
| US08/101,399 US5596761A (en) | 1989-07-06 | 1993-08-02 | Central processing unit with internal register initializing means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1175254A JPH0340013A (ja) | 1989-07-06 | 1989-07-06 | 中央演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340013A true JPH0340013A (ja) | 1991-02-20 |
Family
ID=15992949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1175254A Pending JPH0340013A (ja) | 1989-07-06 | 1989-07-06 | 中央演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340013A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009202288A (ja) * | 2008-02-28 | 2009-09-10 | Tungaloy Corp | 穴あけ工具 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52124836A (en) * | 1976-04-13 | 1977-10-20 | Mitsubishi Electric Corp | Reset of data processing unit |
| JPS6083119A (ja) * | 1983-10-14 | 1985-05-11 | Toshiba Corp | Ｒｏｍパツケ−ジ |
-
1989
- 1989-07-06 JP JP1175254A patent/JPH0340013A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52124836A (en) * | 1976-04-13 | 1977-10-20 | Mitsubishi Electric Corp | Reset of data processing unit |
| JPS6083119A (ja) * | 1983-10-14 | 1985-05-11 | Toshiba Corp | Ｒｏｍパツケ−ジ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009202288A (ja) * | 2008-02-28 | 2009-09-10 | Tungaloy Corp | 穴あけ工具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU635016B2 (en) | Decoding multiple specifiers in a variable length instruction architecture | |
| US4833640A (en) | Register bank change including register to register transfer in a data processing system | |
| JPH0766329B2 (ja) | 情報処理装置 | |
| US5502827A (en) | Pipelined data processor for floating point and integer operation with exception handling | |
| EP0094535B1 (en) | Pipe-line data processing system | |
| EP1204918A1 (en) | Conditional instruction execution in a computer | |
| EP0093430A2 (en) | Pipeline data processing system | |
| JP2001142691A (ja) | 処理装置 | |
| JP3212213B2 (ja) | データ処理装置 | |
| JPH0546383A (ja) | データ処理装置 | |
| JPH01137331A (ja) | 制御ワード分岐方法 | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPS6212529B2 (ja) | ||
| EP0279953B1 (en) | Computer system having mixed macrocode and microcode instruction execution | |
| JPS62226231A (ja) | プロセツサ | |
| US5596761A (en) | Central processing unit with internal register initializing means | |
| JPH0340013A (ja) | 中央演算処理装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| EP0933705B1 (en) | Data processor with robust interrupt branching and method of operation | |
| JPH056281A (ja) | 情報処理装置 | |
| AU1490888A (en) | Apparatus and method for synchronization of arithmetic exceptions in parallel pipelined execution units | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| US20250390304A1 (en) | Systems and methods for executing an instruction by an arithmetic logic unit pipeline | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| US6161174A (en) | Pipelined central processor incorporating indicator busy sensing and responsive pipeline timing modification |