JPH0340959B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体圧力センサの感圧ダイヤフラム
を凹状に形成する方法に関する。

〔従来技術とその問題点〕

圧力センサは各産業分野で広く使用されている
基本的なセンサの一つであり、最近は半導体IC
技術を応用した拡散形半導体圧力センサが盛に用
いられるようになつている。

半導体圧力センサはシリコンなどの半導体にひ
ずみを加えると金属に比べて100倍程度の大きな
抵抗変化を生ずることを利用して、圧力を受けて
ひずみを生ずる起わい体そのものをシリコン単結
晶板からつくり、これに不純物を拡散し、ストレ
ンゲージを形成したものであり、ストレンゲージ
抵抗の形成されたシリコン単結晶板の裏面を凹形
にくり抜いて薄くなつた部分がダイヤフラムとな
るので、このダイヤフラムとストレンゲージが完
全に一体となつて圧力−ひずみ変換が行なわれ
る。すなわち圧力が印加されるとダイヤフラムが
変形してゲージ抵抗にひずみが発生し、このため
ゲージにはピエゾ抵抗効果による大きな抵抗変化
が起こり、圧力に比例したブリツジ出力が得られ
るのである。

このような半導体圧力センサの起わい部の形成
方法は一般に次のようにして行なわれる。まず第
２図に断面図で示したようにシリコン基板１の一
方の表面に基板１と逆導電型のひずみゲージ２を
形成し、この面と反対側の基板１表面の起わい部
となる部分を除く個所に例えばクロムの第１の保
護膜３と金の第２の保護膜４との積層保護膜を設
け、この積層保護膜をマスクとして硝酸−弗酸の
混合エツチング液を用いてシリコン基板１をエツ
チングする。第３図はそのエツチングの模様を示
したものであり、エツチング液５を入れた容器６
の中に上記のようにしたシリコン基板１を浸積エ
ツチングすることにより起わい部７を形成するこ
とができる。ただし、このエツチング過程は１枚
のシリコンウエハから多数個の圧力変換素子が得
られるように行なわれるが、第２図、第３図では
説明の便宜上ただ１個のチツプとして表わしてあ
る。

しかしながら、このエツチング方法によれば、
シリコンウエハの中央部分と周辺部分とではエツ
チング速度が異なるため、起わい部７に関しても
中央部分と周辺部分との板厚が異なることから圧
力変換素子と感度がばらつき、また複数枚のシリ
コンウエハを同時にエツチング処理する際には、
ウエハ間のばらつきも発生するので全体として素
子の感度のばらつきを小さく抑えることは困難で
ある。

一方上記とは異なるエツチング方法として第４
図のごとく電気化学的にエツチングする方法も知
られている。第４図はこの方法を説明するための
概念図であり、第２図、第３図と共通部分を同一
符号で表わしてある。第４図においてまず被エツ
チング素子として不純物を高濃度に添加したシリ
コン基板１ａに低不純物濃度層８をエピタキシア
ル生長させ、この低不純物濃度層８にひずみゲー
ジ２を設け、次いでひずみゲージ２を設けたのと
反対側のシリコン基板１ａの面で所定の領域に例
えばクロムの第１層保護膜３と金の第２層保護膜
４からなる２層のエツチングマスクを被着したも
のが用いられる。クロムは金と下地シリコン基板
１ａとの密着性を増す役割をもつ。このものを容
器６内の硝酸−弗酸混合液５中において直流電源
９に接続したシリコン基板１ａの所定部分をエツ
チングし、不純物濃度境界面１１まで進行したと
きエツチングを停止させるストツプエツチングを
行うことにより、所望の凹部を形成し、起わい部
として均一な厚さを得ようとするものである。な
お第４図においてシリコン基板１ａのエツチング
により除去される部分を点線で表わしてある。

しかし、この電気化学的エツチング方法は凹部
形成に際して、シリコン基板１ａとこれに対向配
置される白金陰電極１０との間に直流電圧が印加
され第１層クロム３−第２層金４の積層保護膜が
正の電極となるため、第１層クロム膜３が溶解し
てシリコン基板１ａから剥離し、マスク効果を発
揮することができなくなり、その結果所望の凹部
以外の領域までエツチングされてしまうという欠
点がある。

これに対してエツチングマスクとしてクロム−
金からなる金属積層膜の代りに酸化膜（SiO₂）
１層のみとする方法もあるが、酸化膜の厚さ約
1μｍのときエツチングに対するマスク効果は１
時間程度しか保つことができず、電気化学的なス
トツプエツチング法により感圧ダイヤフラムが必
要とする数百μｍの凹部を形成するためには、２
時間以上かかるので酸化膜をマスクとして用いる
ことは適切な手段とは言えない。

なお、このような電気化学的なストツプエツチ
ング法は、高不純物濃度の半導体基板とこの基板
に設けられた低不純物濃度層とではエツチング速
度が著しく異なることを利用したものであり、不
純物濃度とエツチング速度の関係を第５図の線図
に示したが、第５図からわかるように例えば不純
物濃度が10¹⁸／c.c.の領域と10¹⁵／c.c.以下の領域で
はエツチング速度に１桁以上の差があり、したが
つて低不純物濃度層がエツチングのストツパとな
つて均一な板厚の起わい部が得られるのである。

以上のように、半導体基板の不純物濃度差を利
用した電気化学的なストツプエツチング法は圧力
変換素子起わい部を形成するために有効な方法で
あるが凹部を形成する際の適切な材料が見出され
ていない。

〔発明の目的〕

本発明は上述の点に鑑みてなされたものであ
り、その目的は半導体圧力変換素子起わい部の凹
形状を形成するために、電気化学的なストツプエ
ツチングを行なうに当り、エツチングマスクの密
着性がよく、凹部形成中にマスクが基板から剥離
することなく、起わい部が均一な厚さを有し、圧
力感度のばらつきの小さい圧力変換素子を得るこ
とができる起わい部の形成方法を提供することに
ある。

〔発明の要点〕

本発明は不純物を高濃度に添加した単結晶シリ
コン基板の片面に低不純物濃度層を気相生長さ
せ、低不純物濃度層にひずみゲージを形成し、高
不純物濃度の基板のひずみゲージ形成面と反対側
の面から電気化学的にストツプエツチングして凹
部を形成するときに、高不純物濃度基板上に設け
るエツチングマスクとして第１層酸化膜（SiO₂）
と第２層のニツケルおよびクロムを含有した全膜
とからなる二層マスクを用いることにより、マス
ク自体の溶解や基板からの剥離などをなくし、基
板の不純物濃度境界面でエツチングを停止し、均
一な厚さを有する起わい部が得られるようにした
ものである。

〔発明の実施例〕

以下本発明を実施例に基づき説明する。

再び第４図を参照して本発明を説明するが、本
発明が従来の方法と異なる点は、従来エツチング
マスクとしてシリコン基板１ａに近い方から例え
ばクロムの第１層保護膜３とこの上に金の第２層
保護膜４を被着していたのに対し、本発明では第
１層保護膜３に酸化膜（SiO₂）、第２層保護膜４
にニツケルとクロムを含む金膜を用いて二層積層
膜としていることである。

本発明を第４図により素子構成から述べると、
まず有効なピエゾ抵抗効果が得られる結晶方位を
有し、例えば10¹⁹／c.c.以上の砒素もしくは10¹⁸／
c.c.以上のアンチモンを含むN⁺型高濃度結晶シリ
コン基板１ａの片面に最終的に形成される起わい
部の板厚ｔだけ10¹⁵／c.c.以下の燐をドーピングし
たｎ型低不純物濃度層８をエピタキシアル生長さ
せ、この低不純物濃度層８にひずみゲージ２を形
成し、次いでひずみゲージ２とは反対側のシリコ
ン基板１ａの所定の領域に第１層保護膜３として
熱酸化などにより電気的絶縁性を有する酸化膜を
設け、この上にニツケルクロム合金と金をソース
とする蒸着を行い第２層保護膜４としてニツケル
およびクロムを総量で14〜30重量％含有する金合
金膜を被着させたものとする。金にニツケルとク
ロムを含有させることにより耐エツチング性を向
上させることができる。このとき膜厚は第１層３
の酸化膜は0.2〜1.0μｍであり、第２層４のニツ
ケルおよびクロムを含む金合金の膜厚は0.2〜
0.5μｍである。

このように準備のできたシリコン基板１ａを弗
酸と純水を１：９の比率に混合したエツチング液
５の入つた容器６に沈め、エツチング液中で直流
電源９により高不純物濃度基板１ａを陽極、白金
１０を陰極として数Ｖの直流電圧を印加し、基板
１ａの所定領域を除去するが、このときエツチン
グの停止は、第５図の不純物濃度とエツチング速
度の関係線図からわかるように不純物濃度境界面
で行なわれるから、はじめに設定したｔの厚さを
もつ低不純物濃度層８が起わい部の厚さとして残
るので高い精度が確保される。またこのエツチン
グ過程においては高不純物濃度基板１ａと第２層
保護膜４の金属膜とは第１層保護膜３の酸化膜に
より電気的に絶縁された状態にあるから、例えば
２時間以上の長いエツチング時間に対しても高不
純物濃度基板１ａの所望の凹部のみがエツチング
され、その他の部分は完全にエツチングから保護
することができる。

このようなエツチング保護膜はピンホールなど
がなく下地との密着性に優れ、凹部成形過程にお
ける剥離もなく、保護膜自体が溶解するという現
象もみられない。

なお電気科学的なストツプエツチングに供する
圧力検出素子の構成は上記実施例に示したものに
限られることなく、実施例とは異なる半導体基板
を用いてもよく、起わい部側の変形として第１図
ａ〜ｃに示す断面図のようにすることができる。
第１図ａ〜ｃが第２図〜第４図と共通する部分は
同一符号を用いて表わしエツチング除去される部
分を点線で記入してある。

第１図ａは10¹⁸／c.c.以上のボロンを含むP⁺型高
不純物濃度シリコン基板１ｂの片面に10¹⁵／c.c.以
下の燐をドーピングしたｎ型低不純物濃度層８ａ
を積層し、このｎ型低不純物濃度層８ａにひずみ
ゲージ２を形成した二層積層ウエハとしたもので
ある。

第１図ｂは10¹⁹／c.c.以上の砒素または10¹⁸／c.c.
以上のアンチモチンを含むN⁺型高不純物濃度シ
リコン基板１ａの片面に10¹⁵／c.c.以下のボロンを
ドーピングしたＰ型低不純物濃度層８ｂを設けさ
らにその上に10¹⁵／c.c.以下の燐をドーピングした
ｎ型低不純物濃度層８ｃを積層し、このｎ型低不
純物濃度層８ｃにひずみゲージ２を形成した三相
積層ウエハとしたものである。

第１図ｃは10¹⁹／c.c.以上の砒素または10¹⁸／c.c.
以上のアンチモンを含むN⁺型不純物濃度シリコ
ン基板１ａの片面に10¹⁵／c.c.以下のボロンをドー
ピングしたＰ型低不純物濃度層８ｂを設け、その
上にP⁺高不純物濃度層８ｄ、さらにその上に
10¹⁵／c.c.以下の燐をドーピングしたｎ型低不純物
濃度層８ｅを順次積層しｎ型低不純物濃度層８ｅ
にひずみゲージ２を形成した四層積層ウエハであ
る。

以上第１図ａ〜ｃの被エツチング素子の保護膜
３，４についてはいずれも前述した実施例の場合
と同様である。

〔発明の効果〕

はじめに説明したように、半導体圧力変換素子
の起わい部を形成する際に、従来高不純物濃度半
導体基板の片面に設けた低不純物濃度層とは反対
面の非エツチング面にクロムと金の二層金属保護
膜を被着した後、エツチング液中で基板を陽極、
白金を陰極として直流電圧を印加してエツチング
の進行を不純物濃度境界面で停止することによ
り、凹部を形成していたので、クロム保護膜の剥
離や溶解などに起因する起わい部の厚さの不均一
を生じ圧力変換素子の感度のばらつきが大きかつ
たのに対し、本発明によれば実施例で述べたごと
く、非エツチング面を被覆する保護膜としてシリ
コン酸化膜およびニツケルとクロムとを含む金合
金膜からなる二層保護膜を用いたために、電気化
学的ストツプエツチングの進行中においてもこの
エツチング保護膜は良好な密着性と長時間にわた
る十分な耐エツチング性を保持し、保護膜自体の
剥離もしくは溶解などを生ずることなく、その結
果、形成された起わい部は寸法的にばらつきが５
％以下という高い精度をもつようになるので、圧
力変換素子の出力感度のばらつきも小さくするこ
とに成功したものである。

【図面の簡単な説明】

第１図はそれぞれ本発明に基づくエツチングに
適用可能な被エツチング素子のそれぞれ異なる例
を示す断面図、第２図は従来の被エツチング素子
の断面図、第３図は従来の浸漬エツチング法の概
念図、第４図は電気化学的ストツプエツチング法
の概念図、第５図は基板の不純物濃度とエツチン
グ速度との関係を示す線図である。 １ａ……高不純物濃度シリコン基板、２……ひ
ずみゲージ、３……第１層保護膜、４……第２層
保護膜、５……エツチング液、７……起わい部、
８……低不純物濃度層、９……直流電源、１０…
…白金電極、１１……不純物濃度境界面。

Claims (1)

【特許請求の範囲】
1. １ 不純物を高濃度に含む一導電型の単結晶シリ
   コン基板の一表面に低不純物濃度層を気相成長さ
   せ、低不純物濃度層にひずみゲージを形成し、基
   板他面の所定の非エツチング面に二層保護膜を設
   けた後、基板をエツチング液に浸漬して基板を陽
   極、白金を陰極として直流電圧を印加してエツチ
   ングし、基板の不純物濃度境界面でエツチングの
   進行を停止することにより、基板に凹部を形成す
   る方法において、前記保護膜を基板に被着したシ
   リコン酸化膜と該酸化膜上に被着したニツケルお
   よびクロムを含む金合金膜とからなる二層保護膜
   とすることを特徴とする半導体圧力変換素子起わ
   い部の形成方法。