JPS62183190A - 半導体圧力変換器の製造方法 - Google Patents
半導体圧力変換器の製造方法Info
- Publication number
- JPS62183190A JPS62183190A JP2480086A JP2480086A JPS62183190A JP S62183190 A JPS62183190 A JP S62183190A JP 2480086 A JP2480086 A JP 2480086A JP 2480086 A JP2480086 A JP 2480086A JP S62183190 A JPS62183190 A JP S62183190A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- mask
- impurity concentration
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、−導電型の層の中に他導電型の層からなるゲ
ージ抵抗が設けられる厚さの薄い起歪部を有する半導体
圧力変換器の製造方法に関する。
ージ抵抗が設けられる厚さの薄い起歪部を有する半導体
圧力変換器の製造方法に関する。
従来、圧力感度のばらつきが小さく、特性のそろった均
一な板厚を有する圧力変換器起歪部を得るためには、第
３図に示す如く、不純物を高濃度に添加した単結晶シリ
コン基板１の片面に、低不純物濃度層２をエピタキシャ
ル成長させ、この低不純物濃度層２に異なる導電形のひ
ずみゲージ３を形成し、ひずみゲージ３に相対する基板
面の周辺部に電気的絶縁性を有する膜、例えば酸化膜４
を設け、この絶縁膜上にニッケル（Ｎｉ）、クロム（Ｃ
ｒ）を含有する金（Ａｕ）の金属膜５を被着してこれを
エツチングマスクとし、エツチング液６中において高不
純物濃度シリコン基板１と、これに対向して置かれた白
金陰電掻７間に電Ｂ８により直流電圧を印加することに
より電気化学的にエツチングし、不純物濃度境界面１１
でエツチングを停止させ、均一な板厚を有する圧力変換
器起歪部を得ようとしていた。 このような起歪部成形方法では、第４図ｆａ＋に示すよ
うに、エツチングの進行に伴い凹部１２の底面１３のほ
かに側面１４からも電流が流れ、凹部形成が進行するこ
とになるが、それとともに電流供給路の抵抗が増加し、
その増加率は周辺部より中央部の方がより大きくなる傾
向がある。この抵抗増加率の差により、供給される電流
は中心部より周辺部の方が大きく、エツチングの速度も
電流の大きさに比例して周辺部の方が大きくなる傾向が
あり、凹部形成の進行によりさらにその傾向が強まる。 その結果凹部底面１３中央部近辺より周辺部の方が早く
エツチングされることにより、最終的には第３図中）の
如く濃度境界面１１へ周辺部の方が早く到達することに
なり、周辺部の凹部形成がその時点で停止する。同時に
凹部底面１３の中央部も、周辺部が濃度境界面１１へ到
達したために電流供給を遮断されてもはやエツチングが
進行せず、エツチング残り１５が発生することになる。 このエツチング残り１５は、その径が最終的な凹部１１
の径の約１７４〜１１５、残り厚さは基板ｌの厚さの５
〜１０％程度にばらつき、またその形状も一様でないの
でこれにより圧力感度のばらつきやその他の圧力変換器
特性のばらつきを生じていた。
一な板厚を有する圧力変換器起歪部を得るためには、第
３図に示す如く、不純物を高濃度に添加した単結晶シリ
コン基板１の片面に、低不純物濃度層２をエピタキシャ
ル成長させ、この低不純物濃度層２に異なる導電形のひ
ずみゲージ３を形成し、ひずみゲージ３に相対する基板
面の周辺部に電気的絶縁性を有する膜、例えば酸化膜４
を設け、この絶縁膜上にニッケル（Ｎｉ）、クロム（Ｃ
ｒ）を含有する金（Ａｕ）の金属膜５を被着してこれを
エツチングマスクとし、エツチング液６中において高不
純物濃度シリコン基板１と、これに対向して置かれた白
金陰電掻７間に電Ｂ８により直流電圧を印加することに
より電気化学的にエツチングし、不純物濃度境界面１１
でエツチングを停止させ、均一な板厚を有する圧力変換
器起歪部を得ようとしていた。 このような起歪部成形方法では、第４図ｆａ＋に示すよ
うに、エツチングの進行に伴い凹部１２の底面１３のほ
かに側面１４からも電流が流れ、凹部形成が進行するこ
とになるが、それとともに電流供給路の抵抗が増加し、
その増加率は周辺部より中央部の方がより大きくなる傾
向がある。この抵抗増加率の差により、供給される電流
は中心部より周辺部の方が大きく、エツチングの速度も
電流の大きさに比例して周辺部の方が大きくなる傾向が
あり、凹部形成の進行によりさらにその傾向が強まる。 その結果凹部底面１３中央部近辺より周辺部の方が早く
エツチングされることにより、最終的には第３図中）の
如く濃度境界面１１へ周辺部の方が早く到達することに
なり、周辺部の凹部形成がその時点で停止する。同時に
凹部底面１３の中央部も、周辺部が濃度境界面１１へ到
達したために電流供給を遮断されてもはやエツチングが
進行せず、エツチング残り１５が発生することになる。 このエツチング残り１５は、その径が最終的な凹部１１
の径の約１７４〜１１５、残り厚さは基板ｌの厚さの５
〜１０％程度にばらつき、またその形状も一様でないの
でこれにより圧力感度のばらつきやその他の圧力変換器
特性のばらつきを生じていた。
本発明は、起歪部の板圧が均一で、圧力感度にばらつき
がなく、特性のよくそろった半導体圧力変換器の製造方
法を提供することを目的とする。
がなく、特性のよくそろった半導体圧力変換器の製造方
法を提供することを目的とする。
本発明は基板上に基板より低い不純物濃度を有する層を
積層し、低不純物濃度層と逆の側の基板面に絶縁膜を介
して被着される金属膜よりなるマスクを設け、エツチン
グ液中においてマスク被着表面に対向配置された電極と
基板間に直流電圧を印加し、電気化学的に不純物濃度境
界面までエツチングして起歪部のための凹部を形成する
際に、基板面のマスクが被着されない領域に中央部より
周辺部が厚く、エツチング液により基板より小さいエツ
チング速度でエツチングされる絶縁膜を被着するもので
あり、これによって凹部形成部では周辺部で中央部より
不純物濃度境界面にエツチングが到達する時間が遅れる
ため中央部で濃度境界面にエツチングが到達するまで電
流供給が遮断されず、上記の目的を達成することができ
る。マスクが被着されない領域に設けられる絶縁膜が、
金属膜と共にマスクを構成する絶縁膜の延長部であるこ
とは本発明の実施の上で極めて有効である。
積層し、低不純物濃度層と逆の側の基板面に絶縁膜を介
して被着される金属膜よりなるマスクを設け、エツチン
グ液中においてマスク被着表面に対向配置された電極と
基板間に直流電圧を印加し、電気化学的に不純物濃度境
界面までエツチングして起歪部のための凹部を形成する
際に、基板面のマスクが被着されない領域に中央部より
周辺部が厚く、エツチング液により基板より小さいエツ
チング速度でエツチングされる絶縁膜を被着するもので
あり、これによって凹部形成部では周辺部で中央部より
不純物濃度境界面にエツチングが到達する時間が遅れる
ため中央部で濃度境界面にエツチングが到達するまで電
流供給が遮断されず、上記の目的を達成することができ
る。マスクが被着されない領域に設けられる絶縁膜が、
金属膜と共にマスクを構成する絶縁膜の延長部であるこ
とは本発明の実施の上で極めて有効である。
以下図を引用して本発明の詳細な説明する。
各図の第３図と共通の部分には同一の符号が付されてい
る。第１図において、有効なピエゾ抵抗効果が得られる
結晶方位を有し、例えば１０”／ｃｃ以上のひ素、ある
いは１０”／ｃｃ以上のアンチモンを含む高濃度単結晶
シリコン基板１の片面に、最終的に必要とする起歪部の
厚さ分だけ１０”／ｃｃ以下の低不純物濃度層２をエピ
タキシャル成長させ、この低不純物濃度層に異なる導電
形の層からなるひずみゲージ３を形成し、このひずみゲ
ージに相対する基板他面に電気的絶縁性を有する膜、例
えば酸化膜４を約ＩＩｒＩ＆の厚さで全面に設け、さら
にその上に旧、 Ｃｒを１４〜３０％含有するＡｕから
なる金属膜５を被着する。この金ｒ％Ｗｊ！５のひずみ
ゲージ３に相対する中央部を、形成すべき凹部に相当す
る径りの領域を除去し、次に下側の酸化膜を１／４０以
上に相当する寸法、例えば１／３ ・Ｄの径の領域だ
け除去する。 この様な構成のシリコン基板１を第２図の如く弗酸と純
水の混合比率が１：９のエツチング液６中に浸漬し、液
中に設置された白金陰電極７間に電源９により数ボルト
の直流電圧を印加して電気化学的にエツチングする。こ
の時のエツチング速度は高不純物濃度シリコン基板１が
約２−７分。 酸化膜４が約０．０２−７分であり、金属膜５によって
覆われない酸化膜４がエツチングされ、シリコン基＠１
０表面が露出するのに約５０分の時間を必要とする。一
方、シリコン基板１表面の酸化膜４によって覆われてい
ない部分は、約５０分間に第５図（ａｌに示すように約
１００μの深さまでエツチングされ、さらに進行して第
５図（ｂｌの如（中央部においては周辺部より早く濃度
境界面１１へ到達する。 周辺部は引つづきエツチングされ、最終的には第５図（
Ｃ１の如く周辺部も濃度境界面１１へ到達し凹部１２の
形成は終了する。低不純物濃度層２のエツチング速度は
高濃度シリコン基板１に比べて約１／１００程度と充分
に小さいので、周辺部より早く濃度境界面１１へ到達し
た中央部は実質的にそれより深くならず、平坦な底面１
３が生ずる。 このようにして形成された凹部１２は、底面にエツチン
グ残りが全くなく、均一な板厚を存する起歪部が得られ
る。 第６図ｔａ＋〜（Ｃ１は本発明の他の実施例における酸
化膜４の設置を示し、第６図（ａｌ、（ｂｌにおいては
凹部形成領域内の酸化膜４の厚さを周辺部から中央部に
向かって漸減され、第６図（Ｃ１においては、中央部に
も酸化膜４を設け、周辺部酸化膜厚が中央部より厚くな
るよう階段状としたものである。いずれの場合も上記実
施例の起歪部と同じ様な起歪部が得られる０以上の各実
施例において、酸化膜４の代わりに他の絶縁膜を用いる
こともできるが、エツチング液によって基板より低いエ
ツチング速度でエツチングされることが必要である。 なお実際の製造工程においては、１枚のシリコンウェハ
に多数の凹部１２を同時に形成し、ウェハを切断して分
割し、多数の圧力変換器用半導体基体を同時に製作する
。 【発明の効果］ 本発明によれば、高不純物濃度基板とその上に積層され
た低不純物濃度層との間の濃度境界面におけるエツチン
グ停止を利用し、電気化学的に半導体圧力変換器起歪部
のための凹部を形成する際に、マスクに覆われない凹部
形成領域にも中心部より周辺部より厚くなるような絶縁
膜を被着し、その絶縁膜のエツチングされる時間の差を
利用してエツチングが中央部において周辺部より早く不
純物濃度境界面に到達させることにより、凹部外面中央
部のエツチング残りを完全に避けることができる。この
結果、均一な板厚を有する起歪部が作成され、圧力感度
のばらつきが小さく、特性のよくそろった半導体圧力変
換器を製造することができる。
る。第１図において、有効なピエゾ抵抗効果が得られる
結晶方位を有し、例えば１０”／ｃｃ以上のひ素、ある
いは１０”／ｃｃ以上のアンチモンを含む高濃度単結晶
シリコン基板１の片面に、最終的に必要とする起歪部の
厚さ分だけ１０”／ｃｃ以下の低不純物濃度層２をエピ
タキシャル成長させ、この低不純物濃度層に異なる導電
形の層からなるひずみゲージ３を形成し、このひずみゲ
ージに相対する基板他面に電気的絶縁性を有する膜、例
えば酸化膜４を約ＩＩｒＩ＆の厚さで全面に設け、さら
にその上に旧、 Ｃｒを１４〜３０％含有するＡｕから
なる金属膜５を被着する。この金ｒ％Ｗｊ！５のひずみ
ゲージ３に相対する中央部を、形成すべき凹部に相当す
る径りの領域を除去し、次に下側の酸化膜を１／４０以
上に相当する寸法、例えば１／３ ・Ｄの径の領域だ
け除去する。 この様な構成のシリコン基板１を第２図の如く弗酸と純
水の混合比率が１：９のエツチング液６中に浸漬し、液
中に設置された白金陰電極７間に電源９により数ボルト
の直流電圧を印加して電気化学的にエツチングする。こ
の時のエツチング速度は高不純物濃度シリコン基板１が
約２−７分。 酸化膜４が約０．０２−７分であり、金属膜５によって
覆われない酸化膜４がエツチングされ、シリコン基＠１
０表面が露出するのに約５０分の時間を必要とする。一
方、シリコン基板１表面の酸化膜４によって覆われてい
ない部分は、約５０分間に第５図（ａｌに示すように約
１００μの深さまでエツチングされ、さらに進行して第
５図（ｂｌの如（中央部においては周辺部より早く濃度
境界面１１へ到達する。 周辺部は引つづきエツチングされ、最終的には第５図（
Ｃ１の如く周辺部も濃度境界面１１へ到達し凹部１２の
形成は終了する。低不純物濃度層２のエツチング速度は
高濃度シリコン基板１に比べて約１／１００程度と充分
に小さいので、周辺部より早く濃度境界面１１へ到達し
た中央部は実質的にそれより深くならず、平坦な底面１
３が生ずる。 このようにして形成された凹部１２は、底面にエツチン
グ残りが全くなく、均一な板厚を存する起歪部が得られ
る。 第６図ｔａ＋〜（Ｃ１は本発明の他の実施例における酸
化膜４の設置を示し、第６図（ａｌ、（ｂｌにおいては
凹部形成領域内の酸化膜４の厚さを周辺部から中央部に
向かって漸減され、第６図（Ｃ１においては、中央部に
も酸化膜４を設け、周辺部酸化膜厚が中央部より厚くな
るよう階段状としたものである。いずれの場合も上記実
施例の起歪部と同じ様な起歪部が得られる０以上の各実
施例において、酸化膜４の代わりに他の絶縁膜を用いる
こともできるが、エツチング液によって基板より低いエ
ツチング速度でエツチングされることが必要である。 なお実際の製造工程においては、１枚のシリコンウェハ
に多数の凹部１２を同時に形成し、ウェハを切断して分
割し、多数の圧力変換器用半導体基体を同時に製作する
。 【発明の効果］ 本発明によれば、高不純物濃度基板とその上に積層され
た低不純物濃度層との間の濃度境界面におけるエツチン
グ停止を利用し、電気化学的に半導体圧力変換器起歪部
のための凹部を形成する際に、マスクに覆われない凹部
形成領域にも中心部より周辺部より厚くなるような絶縁
膜を被着し、その絶縁膜のエツチングされる時間の差を
利用してエツチングが中央部において周辺部より早く不
純物濃度境界面に到達させることにより、凹部外面中央
部のエツチング残りを完全に避けることができる。この
結果、均一な板厚を有する起歪部が作成され、圧力感度
のばらつきが小さく、特性のよくそろった半導体圧力変
換器を製造することができる。
第１図は本発明の一実施例における起歪部作成前の基板
の断面図、第２図は第１図の基板の起歪部作成のための
エツチング時の断面図、第３図は従来の起歪部作成のた
めのエツチング時の断面図、第４図は従来の方法での起
歪部作成エツチングの進行状態を順次示す断面図、第５
図は第２図に示したエツチングの進行状態を順次示す断
面図、第６図は本発明の三つの異なる実施例における酸
化膜設置の状態を示す断面図である。 １：シリコン基板、２：低不純物濃度層、３：ひずみゲ
ージ、４二酸化膜、５：金属膜、６：エツチング液、７
：陰電極、１１：不純物濃度境界面。 酋゛コア人４１；ヱ上 、ｂ エフ 忙Ｘ／ 第１図 第２図 第３図 第４図 第５図 第６醒
の断面図、第２図は第１図の基板の起歪部作成のための
エツチング時の断面図、第３図は従来の起歪部作成のた
めのエツチング時の断面図、第４図は従来の方法での起
歪部作成エツチングの進行状態を順次示す断面図、第５
図は第２図に示したエツチングの進行状態を順次示す断
面図、第６図は本発明の三つの異なる実施例における酸
化膜設置の状態を示す断面図である。 １：シリコン基板、２：低不純物濃度層、３：ひずみゲ
ージ、４二酸化膜、５：金属膜、６：エツチング液、７
：陰電極、１１：不純物濃度境界面。 酋゛コア人４１；ヱ上 、ｂ エフ 忙Ｘ／ 第１図 第２図 第３図 第４図 第５図 第６醒
Claims (1)
- 【特許請求の範囲】 １）半導体基板上に該基板より低い不純物濃度を有する
層を積層し、低不純物濃度層と逆の側の基板面に絶縁膜
を介して被着される金属膜よりなるマスクを設け、エッ
チング液中においてマスク被着面に対向配置された電極
と前記基板間に直流電圧を印加して電気化学的に不純物
濃度境界面までエッチングして起歪部のための凹部を形
成する際に、半導体基板面のマスクが被着されない領域
に中央部より周辺部が厚く、エッチング液により半導体
基板より小さいエッチング速度でエッチングされる絶縁
膜を被着することを特徴とする半導体圧力変換器の製造
方法。 ２）特許請求の範囲第１項記載の方法において、マスク
が被着されない領域に被着される絶縁膜が金属膜と共に
マスクを構成する絶縁膜の延長部であることを特徴とす
る半導体圧力変換器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2480086A JPS62183190A (ja) | 1986-02-06 | 1986-02-06 | 半導体圧力変換器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2480086A JPS62183190A (ja) | 1986-02-06 | 1986-02-06 | 半導体圧力変換器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183190A true JPS62183190A (ja) | 1987-08-11 |
Family
ID=12148270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2480086A Pending JPS62183190A (ja) | 1986-02-06 | 1986-02-06 | 半導体圧力変換器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183190A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268238A (ja) * | 1993-03-10 | 1994-09-22 | Nippondenso Co Ltd | 半導体歪みセンサ及びその製造方法 |
-
1986
- 1986-02-06 JP JP2480086A patent/JPS62183190A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268238A (ja) * | 1993-03-10 | 1994-09-22 | Nippondenso Co Ltd | 半導体歪みセンサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6197572A (ja) | 半導体加速度センサの製造方法 | |
| JP3506932B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JP2560140B2 (ja) | 半導体装置 | |
| WO1998056035A1 (en) | Method of anodizing silicon substrate and method of producing acceleration sensor of surface type | |
| JPS62183190A (ja) | 半導体圧力変換器の製造方法 | |
| JPH0340959B2 (ja) | ||
| JPH0740045B2 (ja) | 半導体加速度センサ | |
| JPS6267880A (ja) | 半導体装置の製造方法 | |
| JPH11103074A (ja) | シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法 | |
| KR970030066A (ko) | 전계방출소자 및 그 제조방법 | |
| JPS6029914A (ja) | 薄膜ヘツド | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JP2590918B2 (ja) | 非晶質半導体装置の製造方法 | |
| JPS62183189A (ja) | 半導体圧力変換器の製造方法 | |
| JPS6130039A (ja) | エツチングの方法 | |
| JPH0620984A (ja) | 半導体装置の裏面電極形成方法 | |
| JPH0514509Y2 (ja) | ||
| JP2959186B2 (ja) | 半導体装置の製造方法 | |
| JPH08306935A (ja) | 半導体力学量センサとその製造方法 | |
| JPH06104454A (ja) | 半導体力センサの製造方法 | |
| JPS61216488A (ja) | 半導体圧力変換素子起わい部の形成方法 | |
| JPS6356962A (ja) | 半導体圧力変換器の製造方法 | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPH05308162A (ja) | 強磁性体磁気抵抗素子 | |
| JPH06207872A (ja) | 半導体圧力センサの製造方法 |