JPH0341028B2

JPH0341028B2 -

Info

Publication number: JPH0341028B2
Application number: JP58182280A
Authority: JP
Priority date: 1983-09-29
Filing date: 1983-09-29
Publication date: 1991-06-20
Also published as: JPS6074996A

Description

【発明の詳細な説明】本発明は３層誘導電動機を駆動する可変電圧可
変周波数形のインバータの制御に係り、電動機負
荷の変動にかかはらず、電動機効率を高効率に維
持して制御するようにした装置に関するものであ
る。

一般に、可変電圧可変周波数形のインバータに
よる３層誘導電動機の駆動においては、電動機を
速度指令にもとづく設定速度にするため、負荷の
大小にかかわらず、例えば交流電源の変動やイン
バータ内部の電圧降下を一定と仮定した状態で出
力電圧と出力周波数の比（Ｖ／Ｆ）が一定となる
ようにインバータ出力を制御するいわゆる無帰還
方式で予測制御するようになつておる。しかし乍
ら、この制御方法においては、電動機負荷が例え
ば１台のコンプレツサで複数台の室内ユニツトを
起動停止するようにしたいわゆるマルチタイプの
空気調和機のように負荷条件が大巾に変動する場
合、負荷が増大するとインバータを構成する整流
平滑回路の電圧降下によつて電動機に印加される
実効の電圧（以下実効電圧という）は低下し、す
べりが増大して電動機効率が低下するという問題
がある。このため、電動機の最大負荷条件で電動
機効率が高効率となるようにインバータの出力を
設定することも考えられるが、この場合、軽負荷
時においては電動機が過励磁状態つまり最適Ｖ／
Ｆを上回ることになつて電流が増加し、上述同
様、電動機効率が低下し、負荷条件が大巾に変動
する電動機負荷には適合しないという問題を有し
ておる。

又、近時、電動機負荷（例えば空気調和機）も
きめこまかいシステム制御が行なわれるようにな
つてきたのに伴なつて、電動機の駆動において
も、そのインバータの出力制御を、電圧・周波数
のデータをパターン化してリード・オンリー・メ
モリ等からなる記憶回路（以下ROMと略称す
る）に記憶させ、これを速度指令にもとづいて読
出してこれにより出力電圧と出力周波数の比
（Ｖ／Ｆ）が略々一定となるように制御するもの
も提案されておるが、これは出旅周波数の間隔を
例えば数Hzピツチで断続的に可変制御するように
しておるため、きめこまかい制御を行うことがで
きず、きめこまかい制御を行うために出力周波数
の間隔を狭まくすれば、多数のデータをROMに
記憶させなければならず、多数個のROMや大容
量のROMが必要となり、ステツプ数の増加にと
もなつて回路構成も複雑化し大形化して装置を高
価なものとするという問題を有しておる。しか
も、ステツプ数を増加させたとしても、負荷条件
が大巾に変動する場合には電動機の実効電圧が変
動するため、Ｖ／Ｆによつて定まる最適条件での
電動機の駆動が不可能となり電動機の効率を大巾
に低下させるという問題を有しておる。

本発明は上述した点にかんがみてなされたもの
で、その目的とするところは、多数個のROMや
大容量のROMを用いることなく、また複雑な演
算処理を行うマイクロコンピユータを用いること
なく、簡略化した構成で、負荷条件が大巾に変動
しても電動機の実効電圧と周波数の比が一定とな
るようにインバータの出力を制御することができ
るようにしたものを提供することにある。

本発明は上記茂木を達成するため、ROMのデ
ータラインに、２相分に相当する第１、第２の基
準正弦波と、この基準正弦波の周波数の３の倍数
となつたキヤリア周波数と、電動機の実効電圧か
ら設定された基準電圧との各データをパターン化
してそれぞれ記憶させ、速度指令によつて読出さ
れたROMの第１、第２の基準正弦波データ出力
をローパスフイルタにより第１、第２の正弦波信
号に変換し、同時に読出された基準電圧データ出
力をローパスフイルタを介して直流電圧に変換し
た基準電圧と、電動機の実効電圧を直流電圧に変
換して検出した電圧との誤差出力を三角波状のパ
ルス信号と比較したパルス幅変調信号により上記
第１、第２の正弦波信号の振幅を可変制御し、こ
の振幅可変された第１、第２の正弦波信号の合成
により第３の正弦波信号を得、これら第１、第
２、第３の正弦波信号と、同時に読出されたキヤ
リア周波数データ出力の三角波状に変換したキヤ
リア信号との比較出力（即ち、キヤリア変調方式
による正弦波近似のPWM信号）によりインバー
タの出力電圧を制御するように構成したものであ
る。

以下、本発明の実施例を第１図乃至第８図によ
つて説明する。第１図において、１は商用の交流
電源（例えばAC100V、60Hz）、２は上記交流電
源１に、力率改善用のリアクトル３を介して接続
されて、入力を例えば倍電圧に整流しこれを平滑
して出力するようにした整流平滑回路である。４
は上記整流平滑回路２の出力端に接続されて、直
流入力を３相交流力に変換して送出するようにし
たインバータ回路である。これは、３相ブリツジ
形の各アームをコレクタ・エミツタ間に図示しな
いフリーホイルダイオードを逆並列に挿入した６
個のトランジスタQ_u，Q_x，Q_v，Q_y，Q_w，Q_zによ
り形成し、直列アームとなつたトランジスタQ_u
とQ_x，Q_vとQ_y，Q_wとQ_zの各接続点から３相の正
弦波近似の電流を流しうるPWM出力を送出する
ようになつておる。５は、上記インバータ回路４
の各トランジスタQ_u〜Q_zのベースに接続された
ベースドライブ回路B_u，B_x，B_v，B_y，B_w，B_z
に、速度指令によつてパルス幅を変調した出力信
号をそれぞれ送出して、上記各トランジスタQ_u
〜Q_zを適時オンオフ制御せしめ、インバータ回
路４の出力端から３相交流出力を３相誘導電動機
（以下単に電動機という）６に供給するようにし
た制御回路である。７，８は上記インバータ回路
４の出力端に挿設して電圧、電流を導出するよう
にした電圧変成器と変流器である。

そして、上記制御回路５を第２図によつてさら
に説明する。９は上記インバータ回路４の出力周
波数ｆ（即ち電動機６の速度）を設定するための
周波数設定回路で、目標値である速度指令が入力
すると周波数設定信号を４ビツトのバイナリー信
号で送出するようになつておる。１０はデジタル
コンパレータで、入力端Ａに上記周波数設定回路
９の出力端を、また入力端Ｂにカウント数を４ビ
ツトのバイナリー信号を出力するようにしたアツ
プダウンカウンタ（以下Ｕ／Ｄカウンタという）
１１の出力端をそれぞれ接続し、出力端Ａ＜Ｂを
上記Ｕ／Ｄカウンタ１１の入力端Ｕ／Ｄにノツト
回路N₁を介して接続し、出力端Ａ＝Ｂをステツ
プ発振器１２を介してＵ／Ｄカウンタ１１の入力
端CKに接続して、両入力Ａ、Ｂが一致（Ａ＝Ｂ）
するまでＵ／Ｄカウンタ１１をアツプあるいはダ
ウンカウントさせ、両入力Ａ、Ｂが一致したと
き、その出力端Ａ＝Ｂから“Ｈ”レベルの出力信
号を上記ステツプ発振器１２に送出することによ
り該ステツプ発振器１２の発振を停止せしめて
Ｕ／Ｄカウンタ１１のカウント動作を禁止せしめ
るようになつておる。そして、上記ステツプ発振
器１２は入力信号の立下りで応動し、一定の待機
時間（例えば1sec）後、発振周波数を超低周波数
（例えば0.5Hz）でデユテイ比50％の出力パルスを
送出し、入力信号の立上りで出力信号を“Ｌ”レ
ベルに変端させて発振動作を停止するようにした
いわゆる禁止入力を有する超低周波数の発振器で
ある。１３は上記Ｕ／Ｄカウンタ１１の４ビツト
のバイナリー信号をアナログ信号に変換するＤ／
Ａコンバータで、抵抗をネツトワーク状に形成し
たいわゆるＲ−2R抵抗ネツトワーク方式による
Ｄ／Ａ変換器の出力を抵抗とコンデンサの積分器
を介してバツフアにより低インピーダンス変換し
て出力するようになつておる。従つて、Ｄ／Ａコ
ンバータ１３の出力信号は入力信号に対して積分
時定数から定まる時限を有して徐々にかつ連続的
に達するように出力されることになる。１４は演
算増幅器等よりなる加算回路で、上記Ｄ／Ａコン
バータ１３の出力電圧と、上記電動機６の起動時
の速度に対応したインバータ回路４の出力周波数
f₀に対応した電圧V_f0を送出するようにした起動
周波数設定回路１５の上記電圧V_f0とを加算した
出力を送出するようになつておる。１６は電圧制
御発振回路（以下VCOと略称する）で、第３図
に示すように、インバータ回路４の出力電圧V₀，
V₁……V_oに対応する出力周波数f₀，f₁……f_oに後
述のROM２１の１ジ当りのアドレス数を乗じた
値の1/2倍の発振周波数でデユテイ比50％の出力
パルスを逓倍回路１７に送出するようになつてお
る。そして、上記逓倍回路１７は入力パルスを２
倍に逓倍した出力パルスをクロツク信号として送
出するようになつており、結果として、逓倍回路
１７からはVCO１６の入力電圧に対応した周波
数にアドレス数を乗じた周波数の出力パルスがク
ロツク信号として送出されるようになつておる。
１８は上記逓倍回路１７の出力端に入力端CKを
接続して、入力するクロツク信号の立下りでカウ
ントし、カウント数を９ビツトのバイナリー信号
で出力するようにしたカウンタである。１９は入
力端Ｄに上記Ｕ／Ｄカウンタ１１の出力端を連続
し、入力端CKに上記ステツプ発振器１２の出力
端をタイマ回路２０を介して接続して、入力端
CKの入力信号が“Ｈ”レベルにある間、入力端
Ｄの入力信号をそのまゝ出力し、入力端CKの入
力信号が“Ｈ”から“Ｌ”レベルに反転したとき
その立下りでラツチして、ラツチ直前の入力端Ｄ
の入力信号を保持して出力するようにしたラツチ
回路である。そして、上記タイマ回路２０は、２
個の単安定マルチバイブレータから成り、上記ス
テツプ発振器１２の出力パルスの立上りで第１の
単安定マルチバイブレータが矩形波状に立上る単
出力パルスを送出し、この第１の単安定マルチバ
イブレータの出力パルスの立下りで第２の単安定
マルチバイブレータが矩形波状に立上る単出力パ
ルスを送出するようになつており、この第２の単
安定マルチバイブレータの出力パルスを該タイマ
回路２０の出力信号として送出するようになつて
おる。そして、上記第１の単安定マルチバイブレ
ータの出力パルスのパルス幅はステツプ発振器１
２の発振周波数の１周期の略1/2となるように設
定されておる。換言すれば、タイマ回路２０はス
テツプ発振器１２の出力パルスの１周期の略1/2
の時限を有してワンシヨツトパルス信号を送出す
るようになつておる。２１は上記ラツチ回路１９
の３ビツトのバイナリー信号によつて論理的ペー
ジが指定され、カウンタ１８の９ニツトのバイナ
リー信号によつてアドレスが指定されて読出され
るようになつたリード・オンリー・メモリからな
る記憶回路（以下ROMと略称する）である。こ
れは第４図のアドレス割付マツプで示すように、
８ビツトのデータラインD₀〜D₇を４ビツトの上
位データラインD₄〜D₇と下位データラインD₀〜
D₃とに２分割し、４ビツトのデータラインを１
組のデータとして論理的に16ページ（P₀〜P₁₅）
とし、１ページには９ビツトのアドレス（512ワ
ード）を有し、上、下位両データラインの２ビツ
ト（D₆〜D₇，D₂〜D₃）を３相のＵ、Ｖ相に相対
させ（例えばD₇とD₃をＵ相、D₆とD₂をＶ相）、
ページP₀〜P₁₅に出力周波数f₀〜f_o（本例ではf₀〜
f₁₅）を対応させて、上記２ビツトの上、下位両
データラインD₇，D₆とD₃，D₂の各ページには出
力周波数f₀〜f_oに対応する出力電圧V₀〜V_o（本例
ではV₀〜V₁₅）を正弦波で得るためのパターンデ
ータが９ビツトのアドレスにより１サイクル分割
付けられて記憶されておる。又、ROM２１の
上、下位両データラインの１ビツト（D₅，D₁）
の各ページには出力周波数f₀〜f_oに対応して３の
倍数のキヤリア周波数f_c（f_c＝3Nf₀〜3Nf_o、但し、
Ｎ：正の整数）を得るためのパターンデータが９
ビツトのアドレスにより割付けられて記憶されて
おり、ROM２１の上、下位両データライの１ビ
ツト（D₄，D₀）の各ページには上記出力周波数
f₀〜f_oに対応する出力電圧V₀〜V_oを直流電圧で基
準電圧V_ref0〜V_refoとして得るためのパターンデ
ータが９ビツトのアドレスにより割付けられて記
憶されておる。換言すれば、このROM２１には
４ビツトのデータラインに電動機６のＵ、Ｖ相に
対応した出力電圧を互いに120゜位相差を有した正
弦波で得るための第１、第２の基準正弦波と、出
力周波数の３の倍数となつた周波数を得るための
キヤリア周波数f_cと、電動機６の実効電圧を得る
ための基準電圧V_refとのデータが記憶されている
ことになる。そして、このROM２１はラツチ回
路１９の３ビツトのバイナリー信号によりページ
P₀とP₈，P₁とP₉……P₇とP₁₅のいずれか１つの組
が指定され、カウンタ１８の９ビツトのバイナリ
ー信号により上記指定された１組のページのアド
レスが指定され、この指定されたデータラインの
記憶内容が出力端D₀〜D₃とD₄〜D₇の各４ビツト
から次々に読出されるようになつておる。２２は
入力端A₃〜A₀とB₃〜B₀に上記ROM２１の出力
端D₇〜D₄とD₃〜D₀をそれぞれ接続し、力端SEL
に上記ラツチ回路１９の出力端Q₃を接続したデ
ータセレクタで、ラツチ回路１９の上位ビツト
（出力端Q₃）の出力信号によりROM２１の上位
データラインD₄〜D₇と下位データラインD₀〜D₃
のいずれか一方のデータラインを選択し、この選
択されたデータラインからの入力信号、即ち入力
端A₀〜A₃（又はB₀〜B₃）の入力信号を出力端Y₀
〜Y₃から順次送出するようになつておる。２３，
２４は上記データセレクタ２２の出力端Y₃，Y₂
に抵抗とコンデンサからなるローパスフイルタ２
５，２６を介してそれぞれ接続されたスイツチン
グ増幅回路である。これは第５図に示すように、
演算増幅器A₁の反転入力端子と回路接地間に抵
抗R₁を挿入し、この抵抗R₁の端子間に双方向の
アナログスイツチS₁と抵抗R₂を直列に挿入し、
演算増幅器A₁の反転入力端子と出力端子間に抵
抗R₃とコンデンサC₁とを並列に挿入し、演算増
幅器A₁の非反転入力端子には上記ローパスフイ
ルタ２５（又は２６）を介してデータセレクタ２
２の出力端Y₃（又はY₂）を接続し、上記抵抗R₁，
R₂，R₃をR₁＞R₃≫R₂の関係に設定し、かつ、上
記抵抗R₂の抵抗値はアナログスイツチS₁のオン
比率により、オン比率が小さいときは等価的に大
となり、反対にオン比率が大きいときは等価的に
小さくなるように増幅度を可変せしめて、ROM
２１からデータセレクタ２２を介して読出された
第１、第２の基準正弦波データの出力をローパス
フイルタ２５，２６を通して電圧正弦波信号とし
て入力させ、これをアナログスイツチS₁のオン比
率により振幅度を可変した第１、第２の正弦波信
号を上記演算増幅器A₁の出力端子から送出する
ようになつておる。２７は上記スイツチング増幅
回路２３と２４の出力端から接続された加算反転
回路で、演算増幅器、抵抗、コンデンサ等により
形成され、スイツチング増幅回路２３，２４の互
いに120゜位相差を有した両入力を加算反転して、
出力端からＷ相に相当する第３の正弦波信号を送
出するようになつている。即ち、ROM２１に記
憶させたＵ、Ｖ相に対応する第１、第２の基準正
弦波データを基にしてこれを合成することにより
Ｗ相に対応した正弦波を得、スイツチング増幅回
路２３，２４及び加算反転回路２７の出力端から
Ｕ、Ｖ、Ｗの各相に対応した第１、第２、第３の
正弦波信号を互いに120゜の位相差を有して送出す
るようになつておる。２８_u，２８_v，２８_wは演
算増幅器等からなる比較回路で、その非反転入力
端子に上記スイツチング増幅回路２３，２４及び
加算反転回路２７の出力端をそれぞれ接続し、反
転入力端子には、上記データセレクタ２２の出力
端Y₁から接続されて、入力を積分して三角波状
に変換した出力信号をキヤリア信号として送出す
るようにした演算増幅器、抵抗、コンデンサ等か
らなる積分回路２９の出力端を接続して、ROM
２１に記憶させたキヤリア周波数データにもとづ
いて得た三角波状のキヤリア信号と上記第１、第
２、第３の正弦波信号とを比較してパルス幅を変
調したPWM信号を該比較回路２８_u，２８_v，２
８_wの出力端からそれぞれ送出するようになつて
おる。３０は上記データセレクタ２２の出力端
Y₀から接続されたフイルタ回路で、抵抗とコン
デンサからなるローパスフイルタと、演算増幅器
からなる電圧バツフアとを備え、入力信号をロー
パスフイルタを介して直流電圧化しこれを低イン
ピーダンス変換して基準電圧V_refとして送出する
ようになつておる。３１は上記電圧変成器７から
接続された電圧検出回路で、第６図に示すよう
に、電圧変成器７の出力端に抵抗R₄とコンデン
サC₂とを直列に挿入してローパスフイルタを形
成し、上記コンデンサC₂の端子間にダイオード
をブリツジ接続した整流器DB₁を挿入し、この整
流器DB₁の正側出力端と回路接地間に、抵抗R₅
を介して、直列に接続したコンデンサC₃，C₄と、
可変抵抗VR₁とを並列に挿入し、整流器DB₁の負
側出力端と回路接地間に、整流器DB₁のダイオー
ドと同一特性を有したダイオードD₁，D₂をその
アノード側が負側出力端側に配置して直列に挿入
し、コンデンサC₃とC₄の接続点と整流器のDB₁
の負側出力端とを抵抗R₆を介して図示しない制
御電源V_Dに接続して、電圧変成器７によつて検
出した出力をローパスフイルタを通して整流平滑
して出力するようになつており、この出力は整流
器DB₁のダイオードの順方向電圧降下分だけ低下
した出力となるので、これを２個直列に挿入した
ダイオードD₁，D₂によつて補正して電圧変成器
７の出力に比例した出力電圧V_FBを可変抵抗VR₁
の摺動子から電圧検出信号として送出するように
なつておる。３２は上記変流器８から接続された
電流検出回路で、第７図に示すように、変流器８
の出力端子間に、抵抗R₇とコンデンサC₅とを直
列に挿入してローパスフイルタを形成し上記コン
デンサC₅の端子間に、負担抵抗R₈と、ダイオー
ドをブリツジ接続した整流器DB₂とを並列に挿入
し、整流器DB₂の正側出力端と回路接地間に、抵
抗R₉を介して、直列に接続したコンデンサC₆，
C₇と、可変抵抗VR₂とを並列に挿入し、整流器
DB₂の負側出力端と回路接地間には、整流器DB₂
のダイオードと同一特性を有したダイオードD₃，
D₄をそのアノード側を負側出力端側に配置して
直列に挿入し、上記コンデンサC₆とC₇との接続
点と、負側出力端とを抵抗R₁₀を介して図示しな
い制御電源V_Dに接続して、変流器８によつて検
出した出力をローパスフイルタを通して負担抵抗
R₈の両端に生ずる端子間電圧を整流平滑して出
力するようになつており、この出力は、上述同
様、整流器DB₂のダイオードの順方向電圧降下分
だけ低下した出力となるので、これを２個直列に
挿入したダイオードD₃，D₄によつて補正して、
変流器８の検出した出力に比例して直列電圧に変
換した出力電圧I_FBを電流検出信号として可変抵
抗VR₂の摺動子から送出するようになつておる。
３３は上記フイルタ回路３０、電圧電流両検出回
路３１，３２から接続されて、上記スイツチン増
幅回路２３，２４のアナログスイツチS₁にそのオ
ン比率制御する出力信号を送出するようにしたス
イツチング用のパルス幅変調制御回路（以下P.
WM制御回路という）である。これは、上記フイ
ルタ回路３０の出力端を反転入力端子に、また非
反転入力端子を上記電圧検出回路３１の出力端に
それぞれ接続した演算増幅器等からなる電圧誤差
増幅回路ED₁と、上記電動機６の最大定格電流か
ら設定される電流に対応した直流電圧を基準信号
I_refとして送出するようにした基準電流設定器IS
と、この設定器ISの出力端を反転入力端子に、ま
た非反転入力端子を上記電流検出回路３２の出力
端にそれぞれ接続した演算増幅器等からなる電流
電流誤差増幅器ED₂と、上記電圧電流両誤差増幅
器ED₁，ED₂の出力端にアノードをそれぞれ接続
したダイオードD₅，D₆と、このダイオードD₅，
D₆のカソードを反転入力端子に接続し、非反転
入力端子に、上記スイツチング増幅回路２３，２
４のアナログスイツチS₁がスイツチングする際に
生ずるスイツチング周波数に起因したリツプル電
圧を抑制するに充分な高周波で三角波状の基準パ
ルス信号を発振するようにしたパルス発生器
OSCの出力端を接続した演算増幅器等からなる
比較器CP₁と、上記パルス発生器OSCに非反転入
力端子を接続し、反転入力端子には上記周波数設
定回路９の出力信号を入力せしめるようにしたノ
ツト回路N₂の出力端を抵抗R₁₁を介して接続する
と共に、制御電源V_DにコンデンサC₈を挿入した
演算増幅器等からなる比較器CP₂と、上記比較器
CP₁，CP₂の出力端から接続されたアンド回路
AND₁とを備え、上記周波数設定回路９の４ビツ
トのバイナリー信号がすべて“Ｌ”レベルにある
とき、比較器CP₁の出力を“Ｈ”レベル、比較器
CP₂の出力を“Ｌ”レベルにしてアンド回路
AND₁の出力信号を“Ｌ”レベルとして、この
“Ｌ”レベルの出力信号を該PWM制御回路３３
の出力信号として送出し、上記周波数設定回路９
に速度指令が与えられたときは、入力V_refと電動
機６の実効電圧を検出した出力V_FBとの誤差を出
力する電圧誤差増幅器ED₁の出力をパルス発生器
OSCの三角波状の基準パルス信号と比較して送
出する比較器CP₁の出力によつてアンド回路
AND₁の出力端からパルス幅を変調した出力信号
を該PWM制御回路３３の出力信号として送出
し、電動機６の負荷電流を検出して出力する電流
検出回路３２の出力I_FBが基準電流設定器ISの出
力I_refを超えたとき、電流誤差増幅器ED₂の出力
が電圧誤差増幅器ED₁の出力に優先して（ED₂の
出力＞ED₁の出力）比較器CP₁に送出してパルス
発生器OSCの基準パルス信号と比較した比較器
CP₁の出力によつてアンド回路AND₁の出力端か
らパルス幅を一層変調した出力信号（即ち、“Ｈ”
レベルのパルス幅を狭まくするようにした出力信
号）を該PWM制御回路３３の出力信号として送
出するようになつておる。３４は上記電流検出回
路３２から接続されて電動機６に発生する過電流
を検出して出力するようにした過電流検出回路で
ある。これは、第７図に示すように、電流検出回
路３２の整流器DB₂の正側出力端に接続された抵
抗R₉とコンデンサC₆の接続点に、演算増幅器A₂
の非反転入力端子を抵抗R₁₂，R₁₃を介して接続
し、この抵抗R₁₂とR₁₃の接続点と回路接地間に
コンデンサC₉を挿入し、抵抗R₁₂の端子間にダイ
オードD₇を逆方向に挿入し、演算増幅器A₂の反
転入力端子には図示しない制御電源V_Dと回路接
地間に挿入した可変抵抗VR₃の摺動子を接続し、
この可変抵抗VR₃の出力電圧を上記インバータ回
路４のトランジスタQ_u〜Q_zの過電流耐量から設
定して検出レベルとし、この検出レベルを電流検
出回路３２の出力が、抵抗R₁₂とコンデンサC₉の
CR時定数によつて定まる時限継続して超えたと
き演算増幅器A₂の出力端から“Ｈ”レベルの出
力信号をダイオードD₈を介してデジタルコンパ
レータ１０の出力端Ａ＜Ｂに接続されたノツト回
路N₁の入力端に送出して、上記出力端Ａ＜Ｂか
らの出力信号にかかはらずノツト回路N₁の出力
信号を“Ｌ”レベルに反転させてＵ／Ｄカウンタ
１１をダウンカウント動作せしめるようになつて
おる。３５は上記インバータ回路４のトランジス
タQ_u〜Q_zのベースドライブ回路B_u〜B_zにパルス
幅を変調した出力信号をそれぞれ送出するように
したバツフア回路である。これは上記トランジス
タQ_u〜Q_zと対応して設けた６個の入力端に、上
記比較回路２８_u，２８_v，２８_wの出力端を一方
は直接に他方はノツト回路N_u，N_v，N_wを介して
それぞれ接続し、この６個の入力端にそれぞれ接
続された発光ダイオードを入力信号が“Ｈ”レベ
ルの期間発光させ、この発光出力によりベースド
ライブ回路B_u〜B_zの各入力端に設けた図示しな
いホトトランジスタ等からなる発光素子を導通せ
しめて対応するトランジスタQ_u〜Q_zを適時オン
動作せしめるようになつておる。又、このバツフ
ア回路３５は、上記周波数設定回路９にゼロ検出
回路３６を介して接続されて、周波数設定回路９
に速度指令が入力しないとき（即ち、インバータ
を制御して電動機６を駆動しないとき）、周波数
設定回路９の４ビツトのバイナリー信号が全て
“Ｌ”レベルにあることを検出したゼロ検出回路
３６の出力信号によつて上記発光ダイオードの発
光を阻止するようになつておる。

次にその動作について説明する。初期状態にあ
つては、交流電源１の印加により、整流平滑回路
２によつて例えば倍電圧に整流平滑した直流出力
がインバータ回路４に供給されると共に、図示し
ない制御電源の供給により周波数設定回路９と
Ｕ／Ｄカウンタ１１の４ビツトのバイナリー信号
は共に「0000」であり、この両出力信号の大小を
比較するデジタルコンパレータ１０の出力端Ａ＝
Ｂの出力信号は“Ｈ”レベル、これをうけたステ
ツプ発振器１２の出力信号は“Ｌ”レベルで発振
動作は停止され、タイマ回路２０も応動せず、そ
の出力信号は“Ｌ”レベルにある。このため、ラ
ツチ回路１９は上記Ｕ／Ｄカウンタ１１の４ビツ
トのバイナリー信号「0000」がデータ入力として
ラツチされ、これが出力端Q₀〜Q₃から送出され
る３ビツトのバイナリー信号「000」によつて
ROM２１のページ（P₀とP₈の組）が指定される
ことになる。一方、上位Ｕ／Ｄカウンタ１１の４
ビツトのバイナリー信号「0000」をうけたＤ／Ａ
コンパータ１３はこれをアナログ変換して出力電
圧０を加算回路１４に送出する。加算回路１４は
これと、起動周波数設定回路１５で予め設定され
たスタート時における出力数端数f₀に対応した電
圧V_f0とを加算した出力（０＋V_f0＝V_f0）をVCO
１６に送出する。これをうけたVCO１６は入力
V_f0に対応した周波数f₀にROM２１のページアド
レス数（本例では512ワード）を乗じた値を1/2倍
した周波数（1/2×f₀×512）の出力パルスをデユ
テイ比50％で逓倍回路１７に送出し、逓倍回路１
７は入力パルスを２倍に逓倍した周波数（２×f₀
×512×1/2＝512・f₀）の出力パルスをデユテイ
比50％でクロツク信号として送出する。これをう
けたカウンタ１８は入力の立下りでカウントして
カウント数を９ビツトのバイナリー信号でアドレ
ス指定信号としてROM２１に送出し、指定され
たページ（P₀とP₈）のアドレスに記憶されたデ
ータが出力端D₀〜D₇から上位データラインD₄〜
D₇と下位データラインD₀〜D₃の各４ビツト宛に
分割されて並列的に順次読出される。この読出さ
れたデータはデータセレクタ２２によつて上位デ
ータラインD₄〜D₇と下位データラインD₀〜D₃の
いずれか一方が選択されて出力端Y₀〜Y₃から送
出される。即ち、データセレクタ２２はその入力
端SELの入力信号（ラツチ回路１９の出力端Q₃
の出力信号）が今“Ｌ”レベルにあるので、下位
データラインD₀〜D₃からの入力信号を選択し、
出力端Y₀〜Y₃からROM２１のページP₀のアドレ
スに記憶されたデータが順次送出される。そし
て、データセレクタ２２の出力端Y₃，Y₂からシ
リアル状で送出される出力信号はローパスフイル
タ２５，２６によつてそれぞれ正弦波信号に変換
され、この正弦波信号がスイツチング増幅回路２
３，２４にそれぞれ送出される。又、データセレ
クタ２２の出力端Y₁からシリアル状で送出され
る出力信号は積分回路２９によつて入力を積分し
て三角波状に変換されたキヤリア信号として送出
される。さらに、データセレクタ２２の出力端
Y₀からシリアル状で送出される出力信号はフイ
ルタ回路３０によつて直流化されて基準電圧V_ref
として送出され、これをうけたPWM制御回路３
３の電圧誤差増幅器ED₁は、他方の入力V_FBがOV
であるため（即ち、電圧検出回路３１の出力電圧
V_FBはインバータ回路４から出力されていないの
で電圧変成器７の出力はOVであるため）、略OV
の出力信号が誤差出力として比較器CP₁に送出さ
れ、これをうけた比較器CP₁は、パルス発生器
OSCの三角波状の基準パルス信号と比較するこ
とになるが、上記誤差出力レベル（略OVレベ
ル）がパルス信号より低いレベルにあるため、
“Ｈ”レベルの出力信号をアンド回路AND₁に送
出する。しかし、アンド回路AND₁の他方の入力
である比較器CP₂の出力信号は、反転入力端子の
入力が上記周波数設定回路９から全て“Ｌ”レベ
ルである信号をうけてノツト回路N₂の出力信号
が“Ｈ”レベルにあるので（即ち、ａ点の電位は
略V_Dにあるので）、非反転入力端子に入力するパ
ルス発生器OSCの基準パルス信号より高いレベ
ルにあつて、“Ｌ”レベルになつており、上記ア
ンド回路AND₁の出力信号は“Ｌ”レベルとなつ
てこれがPWM制御回路３３の出力信号として送
出される。これをうけたスイツチング増幅回路２
３，２４は、そのアナログスイツチS₁がオフ状態
となつて増幅度が小となり、上記ローパスフイル
タ２５，２６を通してうけた正弦波信号を一定の
振幅で可変することなく比較回路２８_u，２８_vに
送出すると共に、加算反転回路２７に送出する。
加算反転回路２７はスイツチング増幅回路２３，
２４の両正弦波信号を加算反転して第３の正弦波
信号を合成しこれを比較回路２８_wに送出する。
即ち、データセレクタ２２の出力端Y₃，Y₂の出
力をそれぞれローパスフアルタ２５，２６及びス
イツチング増幅回路２３，２４を介して互いに
120゜位相差を有するＵ相、Ｖ相に相当する第１、
第２の正弦波信号を得、この第１、第２の正弦波
信号をベクトル的に合成することによりＵ、Ｖ相
と互いに120゜位相差を有するＷ相に相当した第３
の正弦波信号を得て、３相の平衡した正弦波出力
が２相分のROMデータ、ローパスフイルタ、ス
イツチング増幅回路並びに１つの加算反転回路に
よつて得られる。

そして、第１、第２、第３の正弦波信号をうけ
た比較回路２８_u，２８_v，２８_wは積分回路２９
の三角波状のキヤリア信号と比較し、正弦波に対
し三角波が低いレベルにある期間“Ｈ”レベル、
高いレベルにある期間“Ｌ”レベルとなるパルス
幅変調信号（PWM信号）を出力信号としてバツ
フア回路３５に、一方は直接、他方はノツト回路
N_u，N_v，N_wを介して反転してそれぞれ送出する
ことになるが、上記周波数設定回路９の４ビツト
のバイナリー信号が「0000」であるので、ゼロ検
出回路３６の出力によりバツフア回路３５の発光
ダイオードの発光が全て阻止されており、このた
め、インバータ回路４のベースドライブ回路B_u
〜B_zは応動せず、トランジスタQ_u〜Q_zはすべて
オフ状態で電動機６は停止しておる。

この状態で電動機６を駆動する場合について説
明する。先ず、電動機６を駆動するに適した速度
に対応する速度指令が目標値として周波数設定回
路９に与えられると、周波数設定回路９はこの目
標値とする出力周波数（例えば第３図に示すf_o）
に対応した４ビツトのバイナリー信号を周波数設
定信号としてデジタルコンパレータ１０の入力端
Ａに送出すると共に、ゼロ検出回路３６とPWM
制御回路３３と上記周波数設定回路９の出力信号
が全て“Ｌ”レベルでないことを意味する出力信
号が送出される。これをうけたゼロ検出回路３６
はその出力信号を反転して送出して、バツフア回
路３５の発光ダイオードの発光阻止を解除する。
この発光阻止解除によりバツフア回路３５は比較
回路２８_u，２８_v，２８_wが出力するPWM信号に
より、入力信号に応じて発光ダイオードを発光さ
せ、これに対応したベースドライブ回路B_u〜B_z
の応動によつてトランジスタQ_u〜Q_zをオンオフ
制御して整流平滑回路２の直流出力を３相の交流
出力に変換してインバータ回路４から電動機６に
送出し、電動機６を起動する。この際、上記周波
数設定回路９からその出力信号が全て“Ｌ”レベ
ルでないことの信号をうけたPWM制御回路３３
のノツト回路N₂は、その出力信号を“Ｈ”から
“Ｌ”レベルに反転し、これによりコンデンサC₈
に充電電流が流れ、コンデンサC₈が充電する。
この充電によつてコンデンサC₈と抵抗R₁₁の接続
点（ａ点）の電圧は略V_Dから略OVに向つて次第
に低下する。これをパルス発生器OSCの三角波
状の基準パルス信号と比較する比較器CP₂は、上
記コンデンサC₈の充電につれて“Ｈ”レベルの
パルス幅が狭巾から広巾となつていくパルス信号
を出力し、上記ａ点の電圧が基準パルス信号より
低いレベルまで低下したとき、“Ｈ”レベルの出
力信号を送出することになる。このため、アンド
回路AND₁は、比較器CP₂が出力する“Ｈ”レベ
ルのパルス幅が比較器CP₁が出力するパルス幅よ
り狭まい期間は上記比較器CP₂の出力信号に依存
し、比較器CP₂のパルス幅が比較器CP₁のパルス
幅より広くなつたときは比較器CP₁の出力信号に
依存した出力信号をPWM制御回路３３の出力信
号（即ち、スイツチング用のPWM信号）として
スイツチング増幅回路２３，２４のアナログスイ
ツチS₁に送出する。これにより、アナログスイツ
チS₁のオン比率は徐々に大きくなるように可変さ
れて正弦波信号の振幅を制御し、比較回路２８_u，
２８_v，２８_wから送出されるPWM信号のパルス
幅を変調して、インバータ回路４の出力電圧を第
３図に示す出力周波数f₀に対応した出力電圧V₀よ
り若干低い電圧から徐々に上昇させて出力電圧
V₀にセツトして電動機６を起動させることにな
る。即ち、電動機６をいわゆるソフトスタートさ
せて出力電圧V₀で起動せしめる。

そして、上記速度指令にもとづいた周波数設定
信号を入力端Ａにうけたデジタルコンパレータ１
０は他方の入力端ＢにＵ／Ｄカウンタ１１から出
力信号「0000」をうけているので、両入力の大小
を比較し、Ａ＞Ｂの関係にあるので、出力端Ａ＜
Ｂから“Ｌ”レベルの出力信号をノツト回路N₁
を介してＵ／Ｄカウンタ１１の入力端Ｕ／Ｄに反
転して送出すると共に、出力端Ａ＝Ｂの出力信号
を“Ｈ”から“Ｌ”レベルに反転する。これをう
けたステツプ発振器１２は入力の立下りで応動
し、待機時間（例えば1sec）経過しても入力が
“Ｌ”レベルにあると（即ち、両入力Ａ、Ｂが不
一致であることを確認すると）、超低周波数（例
えば0.5Hz）の出力パルスをデユテイ比50％で発
振する。これを入力端CKにうけたＵ／Ｄカウン
タ１１は入力の立上りでカウントアツプ動作を行
う。一方、上記ステツプ発振器１２の出力パルス
をうけたタイマ回路２０は入力の立上りで第１の
単安定マルチバイブレータが出力パルスを発生し
この出力パルスの立下りで第２の単安定マルチバ
イブレータがワンシヨツトの出力パルスを該タイ
マ回路２０の出力信号としてラツチ回路１９に送
出する。そして、上記Ｕ／Ｄカウンタ１１は１ア
ツプカウントするとそのカウント数を４ビツトの
バイナリー信号（「0001」）でＤ／Ａコンバータ１
３とラツチ回路１９に送出する。これをうけたラ
ツチ回路１９は上記タイマ回路２０の出力信号を
うけた入力単CKがその入力の立上りでラツチを
解除して入力端Ｄの入力信号（「0001」）を出力端
Q₀〜Q₂から３ビツトのバイナリー信号（「001」）
をページ指定信号（ページP₁とP₉の組を指定す
る信号）としてROM２１に送出すると共に、出
力端Q₃が１ビツトのバイナリー信号（「０」）を
データセレクタ２２の入力端SELに送出し、これ
ら出力信号は入力端CKの入力の立下りでラツチ
して保持される。従つて、ラツチ回路１９はＵ／
Ｄカウンタ１１が１カウントする毎にステツプ発
振器１２の発振周期の略1/2の遅延時間をもつて
ラツチを解除してページ指定信号を切換えること
になる。即ち、インバータ回路４の出力電圧の次
ステツプへの切換（例えば、第３図に示す出力信
号V₀→V₁）はタイマ回路２０により遅延時間を
有して行なわれることになる。

一方、上記Ｕ／Ｄカウンタ１１の１アツプカウ
ントによるカウント数を４ビツトのバイナリー信
号（「0001」）でうけたＤ／Ａコンバータ１３は、
入力信号をＤ／Ａ変換器によりアナログ信号に変
換して、入力信号に対し積分時定数定まる時限を
有して徐々にかつ連続的に達するように出力す
る。これをうけた加算回路１４は、Ｄ／Ａコンバ
ータ１３の出力電圧V_daと、起動周波数設定回路
１５の出力電圧V_f0とを加算し（V_da＋V_f0）、この
加算した出力（V_da＋V_f0）をVCO１６に送出す
る。VCO１６は入力電圧（V_da＋V_f0）に対応す
る周波数にアドレス数（本例では512ワード）を
乗じた値を1/2倍した発振周波数（本例では、
（V_da＋V_f0）×512×1/2Hz）の出力パルスをデユ
テイ比50％で逓倍回路１７に送出し逓倍回路１７
は入力周波数を２倍に逓倍した周波数（本例では
（V_da＋V_f0）×512Hz）の出力パルスをデユテイ比
50％でクロツク信号としてカウンタ１８に送出す
る。従つてインバータ回路４の出力周波数の次ス
テツへの切換（例えば第３図に示すf₀→f₁）は
Ｄ／Ａコンバータ１３が積分時定数で定まる時限
を有して出力するようになつておるので、徐々に
かつ連続的に行なわれることになる。

そして、上記逓倍回路１７のクロツク信号を入
力端CKにうけたカウンタ１８は入力の立下りで
カウントし、そのカウント数を９ビツトのバイナ
リー信号でアドレス指定信号としてROM２１に
送出する。ROM２１は、１アツプカウントした
カウント数を送出するＵ／Ｄカウンタ１１の出力
信号をうけてタイマ回路２０の遅延時間後に送出
するラツチ回路１９のページ指定信号によりペー
ジP₁とP₉の組が指定され、この指定されたペー
ジP₁とP₉のデータラインに記憶された内容が上
記カウンタ１８のアドレス指定信号によつて出力
端D₀〜D₇から（ページP₉は上位データラインD₄
〜D₇、ページP₁は下位データラインD₀〜D₃から）
次々と読出されてデータセレクタ２２に送出され
る。これをうけたデータセレクタ２２は、入力端
SELに上記ラツチ回路１９の出力端Q₃から“Ｌ”
レベルの出力信号をうけているので、下位データ
ラインD₀〜D₃の出力信号（即ち、入力端B₀〜B₃
の入力信号）を選択し、この下位データライン
D₀〜D₃からの入力信号を出力端Y₀〜Y₃から送出
する。このデータセレクタ２２の出力端Y₀〜Y₃
から送出される出力信号のうち出力端Y₃，Y₂か
ら送出される入力信号はローパスフイルタ２５，
２６によつて正弦波信号に変換されてスイツチン
グ増幅回路２３，２４に送出され、上記出力端
Y₁から送出される出力信号は積分回路２９によ
つて積分されて三角波状のキヤリア信号として比
較回路２８_u，２８_v，２８_wに送出され、さらに
上記出力端Y₀から送出される出力信号はフイル
タ回路３０によつてローパスフイルタを通して時
定数より定まる時限（例えば数秒）を有して直流
電圧化されて基準電圧V_refとしてPWM制御回路
３３の電圧誤差増幅器ED₁に送出される。この電
圧誤差増幅器ED₁には上記電動機６の起動によつ
て電圧変成器７により検出された出力をローパス
フイルタを通して整流平滑した電圧検出回路３１
の出力V_FBが送出されておるので、電圧誤差増幅
器ED₁は両入力（V_ref，V_FB）の誤差を増幅して
比較器CP₁に送出し、比較器CP₁はこの入力とパ
ルス発生器OSCの三角波状の基準パルス信号と
比較して誤差出力レベルに対しパルス信号の三角
波が高いレベルにある期間“Ｈ”レベルとなる
PWM信号をアンド回路AND₁に送出し、アンド
回路AND₁は比較器CP₁，CP₂の両出力信号の論
理積をとつたPWM信号をスイツチング増幅回路
２３，２４に送出し、これをうけたスイツンギグ
増幅回路２３，２４はアナログスイツチS₁のオン
比率を上記電圧誤差増幅器ED₁の両入力V_refと
V_FBがV_ref＝V_FBとなるように可変制御してローパ
スフイルタ２５，２６から出力される第１、第２
の正弦波信号の振幅を可変して比較回路２８_u，
２８_v及び加算反転回路２７に送出する。加算反
転回路２７はスイツチング増幅回路２３，２４の
振幅を可変した両入力を加算反転して、両入力と
互いに120゜位相差を有した第３の正弦波信号を比
較回路２８_wに送出する。これら比較回路２８_u，
２８_v，２８_wは、上記振幅が可変された正弦波信
号と積分回路２９から送出される三角波状のキヤ
リア信号とを比較し、第８図に示すように、正弦
波に対し三角波が低いレベルにある期間は“Ｈ”
レベル、反対に高いレベルにある期間は“Ｌ”レ
ベルとなつてパルス幅を変調したPWM信号を、
バツフア回路３５に一方は直接に他方はノツト回
路N_u，N_v，N_wを介して反転してそれぞれ送出す
る。これをうけたバツフア回路３５は入力端の入
力信号が“Ｈ”レベルの期間対応する発光ダイオ
ードをそれぞれ発光し、入力信号が“Ｌ”レベル
の期間対応する発光ダイオードを消光するPWM
信号をベースドライブ回路B_u〜B_zにそれぞれ送
出してトランジスタQ_u〜Q_zをオンオフ制御しイ
ンバータ回路４の出力電圧を可変制御する。そし
てROM２１の指定されたページP₁のアドレス読
出しが完了するとページ指定信号が切換えられな
いかぎり、同じページのアドレスが繰り返えして
読出され、読出された第１、第２の基準正弦波デ
ータによる正弦波信号に同期して同時に読出され
た基準電圧と電動機６の実効電圧とが等しくなる
ように出力するPWM制御回路３３のPWM信号
により振幅を可変して、この振幅を可変した正弦
波信号と同期して同時に読出されたキヤリア信号
とによりPWM信号を得、これによりインバータ
回路４のトランジスタQ_u〜Q_zを可変制御する。
これでＵ／Ｄカウンタ１１の１アツプカウントに
よる動作が終了し、デジタルコンパレータ１０の
両入力Ａ、Ｂが一致するまで、Ｕ／Ｄカウンタ１
１の１アツプカウントする毎に上述同様の動作を
行つて、第３図に示すように、出力周波数を例え
ばf_oまで、f₀→f₁→……→f_oに、また出力電圧を
例えばf_oに対応するV_oまで、V₀→V₁→……V_oに
順次次ステツプへ切換えてROM２１に記憶され
た内容を読出すと共に、これを電動機６の実効電
圧にもとづいてキヤリア変調によるPWM信号に
よつてインバータ回路４の出力電圧を可変制御
し、速度指令にもとづく目標値の出力周波数に達
するまで周波数の上昇モードの動作が連続して行
なわれる。

この上昇モードにおける出録周波数の次ステツ
プへの切換は、上記Ｄ／Ａコンバータ１３が積分
時定数で定まる時限を有して徐々にかつ連続的に
出力するようになつているので、カウンタ１８に
入力するクロツク信号の周波数も連続的に徐々に
上昇し、これにともなつてローパスフイルタ２
５，２６から出力される正弦波信号の周波数及び
積分回路２９から出力されるキヤリア信号の周波
数も連続的に徐々に上昇して、切換えが行われ、
出力電圧の次ステツプへの切換はタイマ回路２０
が出力周波数の次ステツプへの切換に要する時間
の略1/2の遅延を有して出力されることにより出
力周波数のステツプ間の中間で切換えられると共
に、この出力信号は電動機６の実効電圧によりキ
ヤリア変調によるPWM信号でインバータ回路４
の出力電圧を可変制御することになるので、第３
図に示すように、弧状をなして滑らかに切換えら
れることになる。

そして、上記上昇モード動作中において電動機
６の負荷が変動し、例えば重負荷となつて実効電
圧が低下した場合は、これを電動変成器７を介し
て検出する電圧検出回路３１の出力V_FBが低下
し、基準電圧V_refとの誤差が大きくなるので電圧
誤差増幅器ED₁の出力レベルは低下し、比較器
CP₁の出力信号の“Ｈ”レベルのパルス幅が増大
し、PWM制御回路３３のPWM信号のパルス幅
も増加してスイツチング増幅回路２３，２４のオ
ン比率が大となつて正弦波信号の振幅を大きくし
て比較回路２８_u，２８_v，２８_wから出力される
PWM信号はインバータ回路４の出力電圧を上昇
するように可変制御して実効電圧の低下を補償す
る。反対に負荷が変動して軽負荷となつて実効電
圧が高くなつた場合は上述とは逆に動作してイン
バータ回路４の出力電圧を降下するように制御す
る。これらの制御は、上述したように基準電圧
V_refと実効電圧を検出したV_FBとが等しくなるよ
うにパルス幅を変調して出力するPWM制御回路
３のPWM信号により正弦波信号の振幅を可変し
てインバータ回路４用のPWM信号のパルス幅を
いわゆるキヤリア変調方式によつて可変すること
により行なわれる。

上記上昇モードの動作が連続して行なわれて、
周波数設定回路９に与えられた速度指令にもとず
く周波数設定信号（例えば出力周波数f_oの信号）
にＵ／Ｄカウンタ１１の出力信号が達すると、デ
ジタルコンパレータ１０の両入力ＡとＢは一致す
ることになるので、出力端Ａ＝Ｂの出力信号は
“Ｈ”レベルに反転し、ステツプ発振器１２は入
力の立上りを禁止入力としてうけてその発振動作
を停止して出力信号を“Ｌ”レベルとし、Ｕ／Ｄ
カウンタ１１のアツプカウント動作を停止せしめ
ると共に、タイマ回路２０も応動を停止して出力
信号は“Ｌ”レベルとなり、ラツチ回路１９はラ
ツチされてラツチ直前の入力端Ｄの入力信号を保
持して出力する。この際、タイマ回路２０が入力
の立上りをうけて応動した後、ステツプ発振器１
２が発振動作を停止した場合には、タイマ回路２
０は一定時限後に出力パルスを送出した後応動を
停止することになる。そして、上記ステツプ発振
器１２、タイマ回路２０の停止により、ラツチ回
路１９からのページ指定信号は切換えられないの
で、ROM２１からは同じページ（例えばページ
P₁₅）のデータラインのアドレスが順次繰り返え
されて読出され、これにもとづいて上述同様、基
準電圧V_refと実効電圧を検出した出力V_FBとが等
しくなるようにパルス幅を変調して出力する
PWM制御回路３３のPWM信号によりスイツチ
ング増幅回路２３，２４に入力する正弦波信号の
振幅を可変し、この振幅を可変した正弦波信号と
キヤリア信号との比較によりPWM信号を得、こ
のPWM信号によりインバータ回路４のトランジ
スタQ_u〜Q_zのオンオフ制御を行つて出力電圧の
可変制御が行なわれて電動機６が運転される。

次に、上記状態から電動機６の速度を減速する
速度指令が周波数設定回路９に与えられた場合、
即ち、周波数の下降モードの動作について説明す
る。周波数設定回路９に減速の速度指令が与えら
れると、周波数設定回路９はこの速度に対応する
周波数設定信号（例えば第３図の出力周波数f₄）
を４ビツトのバイナリー信号でコンパレータ１０
に送出する。これをうけたコンパレータ１０は両
入力ＡとＢがＡ＜Ｂとなるので、出力端Ａ＜Ｂか
ら“Ｈ”レベルの信号をノツト回路N₁を介して
反転させてＵ／Ｄカウンタ１１の入力端Ｕ／Ｄに
送出すると共に、出力端Ａ＝Ｂの出力を“Ｌ”レ
ベルに反転する。これをうけたステツプ発振器１
２は、上述同様、入力の立下りで応動して待機時
間経過後一定の発信周波数で出力パルスをＵ／Ｄ
カウンタ１１の入力端CKと、タイマ回路２０に
送出する。Ｕ／Ｄカウンタ１１は入力端CKの入
力の立上りで１ダウンカウントしそのカウント数
を４ビツトのバイナリー信号でＤ／Ａコンバータ
１３とラツチ回路１９に送出する。ラツチ回路１
９は遅延時間をもつて出力するタイマ回路２０の
出力パルスの立上りでラツチを解降して入力端Ｄ
の入力信号を出力端Q₀〜Q₂から３ビツトのバイ
ナリー信号をページ指定信号（例えばP₆とP₁₄）
として送出すると共に、出力端Q₃から１ビツト
のバイナリー信号をデータセレクタ２２の入力端
SELに送出して、入力の立下りでラツチする。こ
れによりROM２１のページ指定が例えばP₁₅→
P₁₄，P₇→P₆に切換えられ、第３図に示す出力周
波数f_oに対応する出力電圧V_oがｆｎとf_o−１の中
間位置でV_o−１に切換えられることになる。一
方、上記Ｕ／Ｄカウンタ１１の１ダウンカウント
による出力信号をうけたＤ／Ａコンバータ１３
は、上述同様、入力を積分時定数で定まる時限を
有して徐々にかつ連続的に出力して入力信号に達
して出力周波数をf_o→f_o−１に切換える。この
Ｄ／Ａコンバータ１３の出力は加算回路１４によ
つて起動周波数設定回路１５の出力と加算して出
力され、これをVCO１６を介して逓倍回路１７
から上記加算回路１４の出力電圧に対応した周波
数にアドレスを乗じた周波数の出力パルスをデユ
テイ比50％でクロツク信号としてカウンタ１８に
送出し、カウンタ１８は入力の立下りでカウント
して９ビツトのバイナリー信号をアドレス指定信
号としてROM２１に送出する。ROM２１は上
記ラツチ回路１９により指定されたページ（P₆
とP₁₄）のデータラインに記憶された内容を出力
端D₀〜D₇からアドレス指定信号により順次読出
されてデータセレクタ２２に送出し、データセレ
クタ２２は入力端SELの入力が“Ｈ”レベルにあ
るので、上位データラインD₄〜D₇の入力を選択
してこれを出力端Y₀〜Y₃から出力する。この出
力端Y₃，Y₂からの出力信号は上述同様、ローパ
スフイルタ２５，２６を介して正弦波に変換して
スイツチング増幅回路２３，２４に送出する。
又、上記出力端Y₁からの出力信号は積分回路２
９によつて三角波状のキヤリア信号に変換されて
比較回路２８_u，２８_v，２８_wに送出され、上記
出力端Y₀からの出力信号はフイルタ回路３０に
よつて直流化されて基準電圧V_refとしてPWM制
御回路３３に送出される。PWM制御回路３３は
上記基準電圧V_refと電圧変成器７を介してうけた
電圧検出回路３１の出力電圧V_FBとの誤差出力に
もとづいてパルス幅を変調したPWM信号を上記
スイツチング増幅回路２３，２４に送出してその
アナログスイツチS₁のオン比率を可変し、入力し
た正弦波信号の振幅を上記基準電圧V_refと電動機
６の実効電圧を検出した出力V_FBと等しく（V_ref
＝V_FB）なるように可変して、比較回路２８_u，２
８_vと加算反転回路２７に送出する。加算反転回
路２７は両入力を加算反転して上記スイツチング
増幅回路２３，２４の出力する正弦波信号と互い
に120゜位相差を有する正弦波信号を比較回路２８
_ｗに送出する。比較回路２８_u，２８_v，２８_wはキ
ヤリア信号と振幅可変された正弦波信号とを比較
してPWM信号をバツフア回路３５に送出し、バ
ツフア回路５は上述同様入力信号により発光ダイ
オードを発光させてインバータ回路４のトランジ
スタQ_u〜Q_zをベースドライブ回路B_u〜B_zを介し
て適時オンオフ制御して、インバータ回路４の出
力電圧を制御し、これにより電動機６を減速駆動
する。以降同様に、Ｕ／Ｄカウンタ１１の１ダウ
ンカウント毎に動作し、減速の速度指令に対応し
た周波数設定信号にＵ／Ｄカウンタ１１の出力信
号が一致するまで繰り返して行なわれる。

この数端数の下降モードにおける出力周波数と
出力電圧の次ステツプへの切換え並びに電動機６
の負荷の変動に対する動作は、上述の上昇モード
時と同様に行なわれるので説明を省略する。

そして、減速の速度指令に対応した周波数設定
信号にＵ／Ｄカウンタ１１の出力信号が一致する
と、上述同様、ステツプ発振器１２、タイマ回路
２０の応動が停止し、ラツチ回路１９からのペー
ジ指定信号は切換えず、ROM２１の同じページ
のデータラインがアドレス指定信号により繰返し
て読出され、データセレクタ２２からの出力信号
が変化せず、以降基準電圧V_refと電動機６の実効
電圧を検出した出力V_FBとがV_ref＝V_FBとなるよう
に出力するPWM制御回路３３のPWM信号によ
り正弦波信号の振幅が可変されて、キヤリア変調
によるPWM制御によりインバータ回路４の出力
電圧が可変制御されて電動機６を運転する。

次に、電動機６の駆動中（上昇、下降モード含
む）において、該電動機６に過電流が流れた場合
について説明する。電動機６に流れる電流を変流
器８を介して検出する電流検出回路３２の出力
I_FBが、上記電動機６の最大定格電流から設定し
たPWM制御回路３３の基準電流設定器ISの出力
I_refを超えると電流誤差増幅器ED₂の誤差出力が
電圧誤差増幅器ED₁の出力より大きくなつてこれ
が比較器CP₁に送出され、比較器CP₁はこれをパ
ルス発生器OSCのパルス信号と比較し、“Ｈ”レ
ベルのパルス幅を狭まくしたパルス信号をアンド
回路AND₁に送出することになるので、PWM制
御回路３３が出力するPWM信号はスイツチング
増幅回路２３，２４のアナログスイツチS₁のオン
比率を小さくしたものになり、スイツチング増幅
回路２３，２４から送出される正弦波信号の振幅
を小さくするように制御する。即ち、比較回路２
８_u，２８_v，２８_wから出力されるPWM信号によ
りバツフア回路３５、ベーシドライブ回路B_u〜
B_zを介してオンオフされるトランジスタQ_u〜Q_z
のオンオフ比率をデユテイ比が50％に近ずけるよ
うにしてインバータ回路４の出力電圧を低下せし
め電動機６を保護する。

又、電動機６に過電流が発生した場合、これを
変流器８を介して検出して出力する電流検出回路
３２から接続された過電流検出回路３４の演算増
幅器A₂はの非反転入力端子の入力が抵抗R₁₂とコ
ンデンサC₉のCR時定数で定まる時限（例えば
2sec）、上記過電流が継続したとき、インバータ
回路４のトランジスタQ_u〜Q_zの過電流耐量から
設定されて反転入力端子に入力する基準電圧を超
えるので、該演算増幅器A₂の出力は“Ｈ”レベ
ルとなりこれを過電流検出回路３４の出力信号と
してダイオードD₈を介してノツト回路N₁の入力
端に送出され、ノツト回路N₁を入力を反転して
“Ｌ”レベルの出力信号をＵ／Ｄカウンタ１１の
入力端Ｕ／Ｄに送出することになるので、Ｕ／Ｄ
カウンタ１１がアツプカウント動作中であれば、
これを強制的にダウンカウントさせて上述の下降
モードと同様、１ダウンカウント毎にROM２１
のページ指定を切換えて、インバータ回路４の出
力電圧を低下せしめる動作を行つてトランジスタ
Q_u〜Q_zの過負荷による発熱により破壊を防止す
ると共に、電動機６を過電流から保護する。

尚、上記時限内に過電流が消滅するものであつ
ても、上記過電流がトランジスタQ_u〜Q_z安全動
作領域を超えるおそれがある場合には、例えば演
算増幅器の非反転入力端子を抵抗を介して上記過
電流検出回路３４の入力端に接続し、非反転入力
端子と出力端子間に、該出力端子にアノードを接
続したダイオードを介して帰還抵抗を挿入し、反
転入力端子にトランジスタQ_u〜Q_zの安全動作領
域から設定した基準電圧を入力させるようにして
この基準電圧を入力が超えたとき、ラツチするよ
うにしたコンパレータからなる演出回路を設け、
入力が基準電圧を超えたとき、該検出回路の出力
信号により上記バツフア回路３５の発光ダイオー
ドの発光を阻止せしめるようにして、トランジス
タQ_u〜Q_zと電動機６を過電流から保護するよう
にしてもよい。

又、上記実施例にあつては、Ｕ／ｆ制御におけ
るＶ／ｆ比を一定として説明したが、これに限定
されるものではなく、Ｖ／ｆ比が関数特性を有す
るものに対しても適用できることは云うまでもな
い。

更に、上記実施例にあつてはROM２１の前段
はいわゆるデイスクリート部品で構成するように
説明したが、これに限定されるべきものではな
く、要旨を変更しない範囲で種々変更できること
は勿論である。

本発明によれば、ROMから読出した第１、第
２基準正弦波データを正弦波信号に変換し、この
正弦波信号を電動機の実効電圧から検出した出力
とROMから読出した基準電圧データを直流化し
た基準電圧とが等しくなるようにフイードバツク
制御により振幅を可変して、この振幅可変の正弦
波信号とROMから読出したキヤリア周波数デー
タを三角波状の変換したキヤリア信号とを順次比
較してPWM信号を得、これによりインバータ回
路のトランジスタをPWM制御するようにしてあ
るので、Ｖ／ｆ制御におけるステツプ数を増加す
ることなくきめこまかいインバータの制御を行う
ことができる。しかも、電動機の実効電圧とイン
バータの出力電圧が等しくなるようフイードバツ
ク制御するので、電動機負荷が大巾に変動するも
のであつても高効率化を図つて電動機を駆動せし
めるようにインバータを制御することができる。
又、ROMには第１、第２の基準正弦波データと
キヤリア周波数データと基準電圧データとを同じ
データラインに並列に記憶させるようにしてある
ので、各データは同期しており、所定周波数に対
するキセリア周波数の設定を容易に行うことがで
き、基準電圧データはフイルタ回路により時定数
で定まる時限を有して直流電圧に変換しているた
め、基準電圧の次ステツプへの切換を滑らかに移
行させることができ、周波数の次ステツプへの切
換はＤ／Ａコンバータがアナログに変換し積分し
て出力するようになつているので、時限を有して
徐々に連続して次ステツプへ切換えることがで
き、電圧もタイマ回路が周波数の次ステツプへの
切換に要する時間の略1/2の遅延を有して出力す
るようになつているので、ステツプ間の中間で次
ステツプへ切換えることができ、しかも次ステツ
プへ切換えた電圧は電動機の実効電圧によりキヤ
リア変調によるPWM信号でインバータ回路の出
力電圧を可変制御するので、弧状をなして滑らか
に移行させることができ、過大電流・過大電圧を
発生させることなく次ステツプへ切換えることが
できる。更に、電圧・周波数の次ステツプへの切
換が徐々に連続して切換えられるため、ROMに
記憶させるステツプ数も少なくてすみ、ROMを
大容量化したり、多数個用いたりする必要は全く
なく、メモリ容量の少ないROMで形成すること
ができる。更に又、電圧・周波数を滑らかに変化
させるようになつているので、インバータ回路を
形成するトランジスタも定格値附近までの使用が
可能となつて、インバータの定格力電流に数倍の
安全率を乗じるような設計も不要となり、汎用性
の高い安価な部品を使用することができる。ま
た、必要なステツプ数と電圧・周波数の滑らかな
変化により、Ｖ／ｆ曲線が一定比だけでなく、関
数特性を有して変化する負荷に対してもそのＶ／
ｆ曲線をROMに記憶させるだけですむので、関
数発生器等の格別な回路を付加することなく構成
することができ、装置の構成を簡略化、小形化し
てＶ／Ｆ制御の適用範囲を拡大化することができ
る等著しい効果を有するものである。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図は第１図の制御回路を具体化して示すブロツ
ク図、第３図は第１図の動作を出力周波数と出力
電圧の関係で示す曲線図、第４図は第２図の
ROMのアドレス割付マツプ図、第５図は第２図
のスイツチング増幅回路を具体化して示すブロツ
ク図、第６図は第２図の電圧検出回路を具体化し
て示すブロツク図、第７図は第２図の電流検出回
路と過電流検出回路とを具体化して示すブロツク
図、第８図は第２図の比較回路の動作説明図であ
る。１：商用交流電源、４：インバータ回路、５：
制御回路、９：周波数設定回路、１０：デジタル
コンパレータ、１１：Ｕ／Ｄカウンタ、１９：ラ
ツチ回路、２１：記憶回路、２２：データセレク
タ、２３，２４：スイツチング増幅回路、２５，
２６：ローパスフイルタ、２７：加算反転回路、
２８_u，２８_v，２８_w：比較回路、２９：積分回
路、３０：フイルタ回路、３１：電圧検出回路、
３２：電流検出回路、３３：パルス幅変調制御回
路、３４：過電流検出回路、N_l，N_u，N_v，N_w：
ノツト回路、Q_u〜Q_z：トランジスタ、B_u〜B_z：
ベースドライブ回路。

Claims

【特許請求の範囲】

１商用交流電源に、整流回路を介して、３相ブ
リツジ形の各アームをトランジスタで形成したイ
ンバータ回路を接続し、このインバータ回路の各
トランジスタを、速度指令に応じて記憶回路に記
憶させたデータを読出して制御する制御回路の出
力信号により適時オンオフ制御して、インバータ
回路の出力端に接続された３相誘導電動機を駆動
せしめるようにしたものにおいて、上記制御回路
は、ステツプ数に対応したページ数を有し、各ペ
ージのデータラインに上記ステツプに対応して、
２相分から３相の正弦波を得るための第１・第２
の基準正弦波データと３の倍数の周波数を得るた
めのキヤリア周波数データと上記電動機の実効電
圧を得るための基準電圧データとをそれぞれ記憶
させた記憶回路と、上記速度指令の目標値にカウ
ント値が一致するまでＵ／Ｄカウンタに出力パル
スを送出するステツプ発振器と、これの出力パル
スの周期の略1/2の時限を有して上記記憶回路に
ステツプ切換用の出力を送出するタイマ回路と、
上記Ｕ／Ｄカウンタの出力をアナログ変換し積分
して出力するＤ／Ａコンバータと、これの出力と
起動時の出力との加算出力に対応した発振周波数
のクロツク信号のカウント値によつて上記記憶回
路の指定されたページのデータを読出すようにし
たカウンタと、このカウンタによつて読出された
第１・第２の基準正弦波データ出力をそれぞれ正
弦波信号に変換する第１・第２のローパスフイル
タと、これの正弦波信号をアナログスイツチのオ
ン比率によつて振幅可変した第１・第２の正弦波
信号を出力するようにした第１・第２のスイツチ
ング増幅回路と、これの両出力を加算・反転して
第３の正弦波信号を出力するようにした加算反転
回路と、上記キヤリア周波数データ出力を三角波
状のキヤリア信号に変換する積分回路と、上記基
準電圧データ出力を時限を有して直流の基準電圧
に変換するフイルタ回路と、上記インバータ回路
の出力端に介挿した電圧変成器の出力を直流電圧
に変換する電圧検出回路と、これの出力とフイル
タ回路の出力との誤差出力を三角波状のパルス信
号と比較することによりパルス幅を変調した出力
信号を上記アナログスイツチに送出するようにし
たスイツチング用のパルス幅変調制御回路とを具
備してなることを特徴とするインバータの制御装
置。