JPH0783600B2 - 電力変換装置の制御回路 - Google Patents
電力変換装置の制御回路Info
- Publication number
- JPH0783600B2 JPH0783600B2 JP62293646A JP29364687A JPH0783600B2 JP H0783600 B2 JPH0783600 B2 JP H0783600B2 JP 62293646 A JP62293646 A JP 62293646A JP 29364687 A JP29364687 A JP 29364687A JP H0783600 B2 JPH0783600 B2 JP H0783600B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- current
- control circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
- Ac-Ac Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、直流出力電圧を一定に制御すると共に入力
電流を電源電圧と同相に制御するように構成された電力
変換装置の制御回路に関するものである。
電流を電源電圧と同相に制御するように構成された電力
変換装置の制御回路に関するものである。
第９図は例えば昭和60年電気学会全国大会論文集No.6
（547）「PWMコンバータの制御特性検討」に示された従
来の電力変換器の制御回路を示すブロック図であり、図
において、１は電力変換装置で、この実施例ではPWMコ
ンバータ（以下単にコンバータ）１が用いられている。
２はコンバータ１の交流入力側に設けられた交流フィル
タリアクトル、３は電源電圧VS,入力電流ISを供給する
交流電源、４はコンバータ１の直流出力側に設けられた
直流フィルタコンデンサ、５は負荷、6aは電源電圧VSの
検出回路、6bは直流出力電圧VDの検出回路、6cは入力電
流ISの検出回路、6dは負荷電流ILの検出回路である。10
1〜119（但し、10,105,106,110,117,118を除く）は制御
回路を構成するもので、101は基準電圧VDRは発生する基
準電圧発生回路、102は基準電圧VDRと検出回路6bの検出
値VDとを減算して、電圧偏差値を求める減算器、103は
電圧偏差値に応じた電圧制御信号を出力する電圧制御回
路、119は検出回路6dの検出値ILを定数KL倍したフィー
ドフォワード信号を発生するフィードフォワード制御回
路、107は上記電圧制御信号とフィードフォワード信号
とを加算して入力電流の波高値指令Imを得る加算器、10
8は検出回路6aの検出値VSに基いて電源電圧VSと同相の
正弦波形sinθを発生する正弦波発生回路、109は上記波
高値指令Imと正弦波形sinθとを乗算して入力電流指令
値ISSを得る乗算器、111は検出回路6cの検出値ISと入力
電流指令値ISSとを減算して電流偏差値を得る減算器、1
12は電流偏差値に応じた電流制御信号を出力する電流制
御回路、113は電流制御信号に検出回路6aの検出値VSを
加えて電源電圧VSの外乱を補償する加算器、115は例え
ば三角波等の搬送波を発生する搬送波発生回路、114は
加算器113の出力と搬送波とを比較して、コンバータ１
を構成するスイッチング素子（図示せず）のスイッチン
グ時点を決定するPWM変調（パルス幅変調）回路、116は
PWM変調回路114の出力パルス幅に応じてコンバータ１を
駆動するドライブ回路である。
（547）「PWMコンバータの制御特性検討」に示された従
来の電力変換器の制御回路を示すブロック図であり、図
において、１は電力変換装置で、この実施例ではPWMコ
ンバータ（以下単にコンバータ）１が用いられている。
２はコンバータ１の交流入力側に設けられた交流フィル
タリアクトル、３は電源電圧VS,入力電流ISを供給する
交流電源、４はコンバータ１の直流出力側に設けられた
直流フィルタコンデンサ、５は負荷、6aは電源電圧VSの
検出回路、6bは直流出力電圧VDの検出回路、6cは入力電
流ISの検出回路、6dは負荷電流ILの検出回路である。10
1〜119（但し、10,105,106,110,117,118を除く）は制御
回路を構成するもので、101は基準電圧VDRは発生する基
準電圧発生回路、102は基準電圧VDRと検出回路6bの検出
値VDとを減算して、電圧偏差値を求める減算器、103は
電圧偏差値に応じた電圧制御信号を出力する電圧制御回
路、119は検出回路6dの検出値ILを定数KL倍したフィー
ドフォワード信号を発生するフィードフォワード制御回
路、107は上記電圧制御信号とフィードフォワード信号
とを加算して入力電流の波高値指令Imを得る加算器、10
8は検出回路6aの検出値VSに基いて電源電圧VSと同相の
正弦波形sinθを発生する正弦波発生回路、109は上記波
高値指令Imと正弦波形sinθとを乗算して入力電流指令
値ISSを得る乗算器、111は検出回路6cの検出値ISと入力
電流指令値ISSとを減算して電流偏差値を得る減算器、1
12は電流偏差値に応じた電流制御信号を出力する電流制
御回路、113は電流制御信号に検出回路6aの検出値VSを
加えて電源電圧VSの外乱を補償する加算器、115は例え
ば三角波等の搬送波を発生する搬送波発生回路、114は
加算器113の出力と搬送波とを比較して、コンバータ１
を構成するスイッチング素子（図示せず）のスイッチン
グ時点を決定するPWM変調（パルス幅変調）回路、116は
PWM変調回路114の出力パルス幅に応じてコンバータ１を
駆動するドライブ回路である。
次に動作について説明する。コンバータ１は、入力され
る交流電力を直流電力に変換して負荷５に供給する。コ
ンデンサ４はコンバータ１の直流出力電圧VDの変動を吸
収する平滑用に設けられている。上記制御回路は直流出
力電圧VDを基準電圧VDRに一致するように制御すると共
に、入力電流ISを電源電圧VSと同相の正弦波となるよう
にして、力率100％で、高調波が少く歪率の低い制御を
行う。直流出力電圧VDを一定にするために、電圧制御回
路103は入力電流ISの波高値を補正する電圧制御信号を
出力する。この電圧制御の応答が遅いと、コンデンサに
得られる直流出力電圧VDが急激に低下したような場合は
制御が不能となるので、これを改善するために加算器10
7において、KLILの値を有するフィードフォワード信号
を電圧制御信号に与えることにより、波高値指令Imが瞬
時に応答できるようにしている。入力電流指令値I
SSは、乗算器109において波高値指令Imと電源電圧VSと
同相の正弦波形sinθとを乗算して求められる。この入
力電流波高値ISSは減算器111において入力電流ISと減算
されて、電流偏差値が求められ、この電流偏差値に追従
して電流制御回路112は電流制御信号に出力する。この
電流制御信号は、加算器113において電源電圧VSが付加
されることにより、電源電圧VSによる外乱を補償された
後、PWM変調回路114に供給される。PWM変調回路114は、
外乱補償された電流制御信号と搬送波発生回路115から
の例えば１〜2KHzの三角波等の搬送波とを比較して、電
圧偏差値及び電流偏差値に応じたパルス幅を有するPWM
信号を出力してドライブ回路116に供給し、これに応じ
てドライブ回路116はコンバータ１のスイッチング素子
のスイッチングを制御する。
る交流電力を直流電力に変換して負荷５に供給する。コ
ンデンサ４はコンバータ１の直流出力電圧VDの変動を吸
収する平滑用に設けられている。上記制御回路は直流出
力電圧VDを基準電圧VDRに一致するように制御すると共
に、入力電流ISを電源電圧VSと同相の正弦波となるよう
にして、力率100％で、高調波が少く歪率の低い制御を
行う。直流出力電圧VDを一定にするために、電圧制御回
路103は入力電流ISの波高値を補正する電圧制御信号を
出力する。この電圧制御の応答が遅いと、コンデンサに
得られる直流出力電圧VDが急激に低下したような場合は
制御が不能となるので、これを改善するために加算器10
7において、KLILの値を有するフィードフォワード信号
を電圧制御信号に与えることにより、波高値指令Imが瞬
時に応答できるようにしている。入力電流指令値I
SSは、乗算器109において波高値指令Imと電源電圧VSと
同相の正弦波形sinθとを乗算して求められる。この入
力電流波高値ISSは減算器111において入力電流ISと減算
されて、電流偏差値が求められ、この電流偏差値に追従
して電流制御回路112は電流制御信号に出力する。この
電流制御信号は、加算器113において電源電圧VSが付加
されることにより、電源電圧VSによる外乱を補償された
後、PWM変調回路114に供給される。PWM変調回路114は、
外乱補償された電流制御信号と搬送波発生回路115から
の例えば１〜2KHzの三角波等の搬送波とを比較して、電
圧偏差値及び電流偏差値に応じたパルス幅を有するPWM
信号を出力してドライブ回路116に供給し、これに応じ
てドライブ回路116はコンバータ１のスイッチング素子
のスイッチングを制御する。
従来の電力変換装置の制御回路は以上のように構成され
ているので、即ち、直流出力電圧VDの急変による低下に
より制御不能となることを防止するために、負荷電流IL
の検出値をフィードフォワード信号として電圧制御信号
に加えることにより、入力電流指令値ISSを求めるよう
に構成されているので、負荷５が単相インバータ等の場
合は、負荷電流ILはかなり大きなリップルを持つが、こ
のリップルが入力電流指令値ISSにも現われるため、コ
ンバータ１の入力電流ISの波形の高調波が増大するなど
の問題点があった。
ているので、即ち、直流出力電圧VDの急変による低下に
より制御不能となることを防止するために、負荷電流IL
の検出値をフィードフォワード信号として電圧制御信号
に加えることにより、入力電流指令値ISSを求めるよう
に構成されているので、負荷５が単相インバータ等の場
合は、負荷電流ILはかなり大きなリップルを持つが、こ
のリップルが入力電流指令値ISSにも現われるため、コ
ンバータ１の入力電流ISの波形の高調波が増大するなど
の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、負荷の急変による直流出力電圧の低下を改善
すると共に、負荷電流のリップルの影響を低減できる電
力変換装置の制御回路を得ることを目的とする。
たもので、負荷の急変による直流出力電圧の低下を改善
すると共に、負荷電流のリップルの影響を低減できる電
力変換装置の制御回路を得ることを目的とする。
この発明に係る電力変換装置の制御回路は、負荷電流の
検出値の平均値を求め、この平均値の程度に合わせてフ
ィードフォワード信号を作るようにしたものである。
検出値の平均値を求め、この平均値の程度に合わせてフ
ィードフォワード信号を作るようにしたものである。
この発明における電力変換装置の制御回路は、負荷電流
の検出値の平均値に基くフィードフォワード信号によ
り、入力電流指令値の高調波が低減される。
の検出値の平均値に基くフィードフォワード信号によ
り、入力電流指令値の高調波が低減される。
以下、この発明の一実施例を図について説明する。第１
図において第９図と同一部分には同一符号を付してその
説明を省略する。第１図において、104は検出回路6bと
減算器102との間に設けられた平均回路、105は検出器6d
と加算器107との間に設けられた平均回路、106は平均回
路105の出力を通すフィルタ、118は平均回路105の出力
とフィルタ106の出力とを切替えて加算器107に供給する
スイッチ、117は加算器107と乗算器109との間に設けら
れたリミッタ、110は検出回路6cと減算器111との間に設
けられたローパスフィルタである。
図において第９図と同一部分には同一符号を付してその
説明を省略する。第１図において、104は検出回路6bと
減算器102との間に設けられた平均回路、105は検出器6d
と加算器107との間に設けられた平均回路、106は平均回
路105の出力を通すフィルタ、118は平均回路105の出力
とフィルタ106の出力とを切替えて加算器107に供給する
スイッチ、117は加算器107と乗算器109との間に設けら
れたリミッタ、110は検出回路6cと減算器111との間に設
けられたローパスフィルタである。
第２図はインバータ１の具体的な回路構成を示し、図に
おいて、D1〜D4はブリッジ構成された整流ダイオード、
S1〜S4は整流ダイオードD1〜D4に夫々逆並列に接続され
ブリッジ構成されたトランジスタ等のスイッチング素子
である。このコンバータ１はスイッチング素子S1〜S4が
ドライブ回路116からのドライブ信号により、１周期に
複数回路スイッチングされる電圧形コンバータに構成さ
れている。
おいて、D1〜D4はブリッジ構成された整流ダイオード、
S1〜S4は整流ダイオードD1〜D4に夫々逆並列に接続され
ブリッジ構成されたトランジスタ等のスイッチング素子
である。このコンバータ１はスイッチング素子S1〜S4が
ドライブ回路116からのドライブ信号により、１周期に
複数回路スイッチングされる電圧形コンバータに構成さ
れている。
次に第１図の回路の動作について説明する。この発明に
おいては、入力電流指令値ISSを、後述する電圧メジャ
ーループと負荷電流ILのフィードフォワード信号ILSと
電源電圧VSとから求め、この入力電流指令値ISSに応じ
て後述する電流マイナーループにより、入力電流ISを瞬
時に応答させると共に、基準電圧VDRに一致した直流出
力電圧VDを得るようにしている。
おいては、入力電流指令値ISSを、後述する電圧メジャ
ーループと負荷電流ILのフィードフォワード信号ILSと
電源電圧VSとから求め、この入力電流指令値ISSに応じ
て後述する電流マイナーループにより、入力電流ISを瞬
時に応答させると共に、基準電圧VDRに一致した直流出
力電圧VDを得るようにしている。
先ず、電圧メジャーループについて説明する。電圧メジ
ャーループは101〜109,117,118で示す各回路で構成され
る電圧制御系であり、第３図にその構成を示す。この第
３図においては平均回路104,105として移動平均回路10
4,105が用いられている。ここで、移動平均とは、ディ
ジタル制御におけるサンプリング時間TS毎に検出値をサ
ンプリングし、新しい方のサンプル値から一定の任意の
個数のサンプルデータ平均化するものである。例えば第
４図に示すように、一定周期のリップルを有する直流出
力電圧VDの波形の場合、６個のデータ毎に平均をとるも
のとすると、KTSｔ＜（Ｋ＋１）TSでの直流出力電圧V
Dの移動平均値は、 となる。さらに（Ｋ＋１）TSｔ＜（Ｋ＋２）TSでは となる。このようにリップルの周期に合わせて平均をと
るデータの個数を決めると、移動平均値は略一定とな
り、制御動作に対するリップルの影響がなくなる。
ャーループは101〜109,117,118で示す各回路で構成され
る電圧制御系であり、第３図にその構成を示す。この第
３図においては平均回路104,105として移動平均回路10
4,105が用いられている。ここで、移動平均とは、ディ
ジタル制御におけるサンプリング時間TS毎に検出値をサ
ンプリングし、新しい方のサンプル値から一定の任意の
個数のサンプルデータ平均化するものである。例えば第
４図に示すように、一定周期のリップルを有する直流出
力電圧VDの波形の場合、６個のデータ毎に平均をとるも
のとすると、KTSｔ＜（Ｋ＋１）TSでの直流出力電圧V
Dの移動平均値は、 となる。さらに（Ｋ＋１）TSｔ＜（Ｋ＋２）TSでは となる。このようにリップルの周期に合わせて平均をと
るデータの個数を決めると、移動平均値は略一定とな
り、制御動作に対するリップルの影響がなくなる。
第３図において、減算器102は、移動平均回路104から得
られる直流出力電圧VDの平均値と直流基準電圧VDR(K)と
から電圧偏差値を検出して電圧制御回路103に加える。
この電圧制御回路103は、定数Kpが乗算される比例項部1
03aと定数KIが乗算された乗算値と、この乗算値を遅延
素子Z-1で遅延させたものとが加算される積分項部103b
とで構成されている。この電圧制御回路103から出力さ
れる電圧制御信号と、スイッチ118から得られるフィー
ドフォワード信号ILS(K)とが加算器107において加算さ
れる。
られる直流出力電圧VDの平均値と直流基準電圧VDR(K)と
から電圧偏差値を検出して電圧制御回路103に加える。
この電圧制御回路103は、定数Kpが乗算される比例項部1
03aと定数KIが乗算された乗算値と、この乗算値を遅延
素子Z-1で遅延させたものとが加算される積分項部103b
とで構成されている。この電圧制御回路103から出力さ
れる電圧制御信号と、スイッチ118から得られるフィー
ドフォワード信号ILS(K)とが加算器107において加算さ
れる。
ここで、フィードフォワード信号ILS(K)の求め方につい
て第５図のフローチャートを用いて説明する。なお、平
均回路105には移動平均回路が用いられるものとする。
先ず、ステップST（１）により、負荷電流ILの検出値I
L(K)を用いて移動平均値ILA(K)を求め、次にステップST
（２）により、移動平均値ILA(K)と１サンプリング前の
フィードフォワード信号ILA(K-1)との差を求め、その差
が所定の設定値ILOより大きいか否かを判断する。上記
差が設定値ILOより大きい場合は、ステップST（３）に
よりスイッチ118を接点ｂ側に閉じて、そのときの移動
平均値ILA(K)をフィードフォワード信号ILS(K)として加
算器107に加える。上記差が設定値ILOを越えない場合
は、ステップST（４）によりスイッチ118を接点ａ側に
閉じて、そのときの移動平均値ILA(K)を所定の１次遅れ
特性を有するフィルタ106を通じて信号ILF(K)となし、
この信号ILF(K)をステップST（５）により、フィードフ
ォワード信号ILS(K)として加算器107に加える。
て第５図のフローチャートを用いて説明する。なお、平
均回路105には移動平均回路が用いられるものとする。
先ず、ステップST（１）により、負荷電流ILの検出値I
L(K)を用いて移動平均値ILA(K)を求め、次にステップST
（２）により、移動平均値ILA(K)と１サンプリング前の
フィードフォワード信号ILA(K-1)との差を求め、その差
が所定の設定値ILOより大きいか否かを判断する。上記
差が設定値ILOより大きい場合は、ステップST（３）に
よりスイッチ118を接点ｂ側に閉じて、そのときの移動
平均値ILA(K)をフィードフォワード信号ILS(K)として加
算器107に加える。上記差が設定値ILOを越えない場合
は、ステップST（４）によりスイッチ118を接点ａ側に
閉じて、そのときの移動平均値ILA(K)を所定の１次遅れ
特性を有するフィルタ106を通じて信号ILF(K)となし、
この信号ILF(K)をステップST（５）により、フィードフ
ォワード信号ILS(K)として加算器107に加える。
ここで、負荷５を単相インバータとし、設定値ILOを定
格電流の25％とした場合のシミュレーション波形を第６
図に示す。同図（ａ）は単相インバータに入力される負
荷電流IL(K)の波形を示し、高調波が多いものとなって
いる。同図（ｂ）は負荷電流の移動平均値ILA(K)の波形
を示し、同図（ｃ）はフィードフォワード信号ILS(K)の
波形を示す。このフィードフォワード信号ILS(K)は負荷
電流IL(K)の急変に対して高速に追従していることが判
る。
格電流の25％とした場合のシミュレーション波形を第６
図に示す。同図（ａ）は単相インバータに入力される負
荷電流IL(K)の波形を示し、高調波が多いものとなって
いる。同図（ｂ）は負荷電流の移動平均値ILA(K)の波形
を示し、同図（ｃ）はフィードフォワード信号ILS(K)の
波形を示す。このフィードフォワード信号ILS(K)は負荷
電流IL(K)の急変に対して高速に追従していることが判
る。
次に再び第３図について説明すると、加算器107の出力
値はコンバータ１の直流側に対する電流の実効値指令I
me(K)を示す。この実効値指令Ime(K)を交流側に対する
入力電流指令値ISS(K)に変換するために、乗算器119に
おいて、直流出力電圧VDの平均値VD(K)を乗算すると共
に、電源電圧VSの実効値VSe(K)で除算する。この乗算器
119の出力はリミッタ117を通じてコンバータ１の許容電
流以下に制限された後、乗算器109に加える。乗算器109
においては、リミッタ117の出力に電源電圧VSと同相の
波形 を乗算することによって、入力電流指定値ISS(K)を得
る。
値はコンバータ１の直流側に対する電流の実効値指令I
me(K)を示す。この実効値指令Ime(K)を交流側に対する
入力電流指令値ISS(K)に変換するために、乗算器119に
おいて、直流出力電圧VDの平均値VD(K)を乗算すると共
に、電源電圧VSの実効値VSe(K)で除算する。この乗算器
119の出力はリミッタ117を通じてコンバータ１の許容電
流以下に制限された後、乗算器109に加える。乗算器109
においては、リミッタ117の出力に電源電圧VSと同相の
波形 を乗算することによって、入力電流指定値ISS(K)を得
る。
次に電流マイナーループについて説明する。この電流マ
イナーループは、第１図における111〜113の各回路で構
成される電流制御系であり、第７図にその構成を示す。
第７図において、入力電流ISの検出値はローパスフィル
タ110（第１図参照）によりリップル成分を除去された
検出値IS(K)となり、減算器111に加えられて入力電流指
令値ISS(K)と減算されることにより、電流偏差値が得ら
れる。この電流偏差値は電流制御回路112に供給され
る。電流制御回路112は、定数GIが乗算された乗算値と
この乗算値を遅延素子Z-1で遅延させた信号とを加算す
る積分項部112aと、定数Gpが乗算される比例項部112bと
により構成されている。積分項部112aには減算器111の
出力が加えられ、比例項部112bには検出値IS(K)が加え
られており、積分項部112aの出力と比例項部112bの出力
とが加算される。この加算出力が加算器113において電
源電圧VSの検出値VS(K)と加算されることにより、制御
信号VCS(K)が得られる。この制御信号VCS(K)は後段のPW
M変調回路114に供給されて、搬送波と比較されることに
より、コンバータ１を構成するスイッチング素子S1〜S4
のスイッチングが制御される。
イナーループは、第１図における111〜113の各回路で構
成される電流制御系であり、第７図にその構成を示す。
第７図において、入力電流ISの検出値はローパスフィル
タ110（第１図参照）によりリップル成分を除去された
検出値IS(K)となり、減算器111に加えられて入力電流指
令値ISS(K)と減算されることにより、電流偏差値が得ら
れる。この電流偏差値は電流制御回路112に供給され
る。電流制御回路112は、定数GIが乗算された乗算値と
この乗算値を遅延素子Z-1で遅延させた信号とを加算す
る積分項部112aと、定数Gpが乗算される比例項部112bと
により構成されている。積分項部112aには減算器111の
出力が加えられ、比例項部112bには検出値IS(K)が加え
られており、積分項部112aの出力と比例項部112bの出力
とが加算される。この加算出力が加算器113において電
源電圧VSの検出値VS(K)と加算されることにより、制御
信号VCS(K)が得られる。この制御信号VCS(K)は後段のPW
M変調回路114に供給されて、搬送波と比較されることに
より、コンバータ１を構成するスイッチング素子S1〜S4
のスイッチングが制御される。
上述のような電流マイナーループは、遅れを小さくし、
ゲインを高くすることによって、瞬時応答させることが
できる。
ゲインを高くすることによって、瞬時応答させることが
できる。
以上説明した動作により、直流出力電圧VDが一定に制御
されると共に、入力電流ISが電源電圧VSと同相で歪率の
低い正弦波電流に制御される。また平均回路104,105を
移動平均回路とすることにより、負荷５が単相インバー
タ等である場合は、出力周波数の２倍の周波数のリップ
ルが除去される。またフィードフォワード信号ILSはフ
ィルタ106により、平均値化のためのサンプリングによ
るリップルも除去され、従って、入力電流指令値ISSは
高調波の少いものとなる。
されると共に、入力電流ISが電源電圧VSと同相で歪率の
低い正弦波電流に制御される。また平均回路104,105を
移動平均回路とすることにより、負荷５が単相インバー
タ等である場合は、出力周波数の２倍の周波数のリップ
ルが除去される。またフィードフォワード信号ILSはフ
ィルタ106により、平均値化のためのサンプリングによ
るリップルも除去され、従って、入力電流指令値ISSは
高調波の少いものとなる。
なお、上記実施例では負荷電流ILの検出値を制御回路に
与えるためのフィードフォワード制御系において、負荷
電流の移動平均値ILAの変動が任意の設定値ILOを越えた
場合、移動平均値ILAをフィルタ106を通さずに直接、負
荷電流のフィードフォワード信号ILSとしたものを示し
たが、負荷電流の移動平均値が大きく変動しない場合に
は、直接、移動平均値を負荷電流のフィードフォワード
信号とする必要がなく、第８図のようにスイッチ回路11
8を省くことができ、上記実施例と同様の効果を奏す
る。
与えるためのフィードフォワード制御系において、負荷
電流の移動平均値ILAの変動が任意の設定値ILOを越えた
場合、移動平均値ILAをフィルタ106を通さずに直接、負
荷電流のフィードフォワード信号ILSとしたものを示し
たが、負荷電流の移動平均値が大きく変動しない場合に
は、直接、移動平均値を負荷電流のフィードフォワード
信号とする必要がなく、第８図のようにスイッチ回路11
8を省くことができ、上記実施例と同様の効果を奏す
る。
また、上記実施例では電圧制御回路103と電流制御回路1
12とをディジタル制御系で構成した場合について説明し
たが、この発明の制御回路は、全てあるいは一部がアナ
ログ制御回路であってもよく、上記実施例と同様の効果
を奏する。
12とをディジタル制御系で構成した場合について説明し
たが、この発明の制御回路は、全てあるいは一部がアナ
ログ制御回路であってもよく、上記実施例と同様の効果
を奏する。
以上のように、この発明によれば、負荷電流のフィード
フォワード制御系に、検出値の平均回路を使用するよう
に構成したので、負荷電流のリップルの影響を低減で
き、電力変換器の入力電流を電源電圧と同相でかつ歪率
の低い正弦波電流にする効果がある。
フォワード制御系に、検出値の平均回路を使用するよう
に構成したので、負荷電流のリップルの影響を低減で
き、電力変換器の入力電流を電源電圧と同相でかつ歪率
の低い正弦波電流にする効果がある。
第１図はこの発明の一実施例による電力変換器の制御回
路のブロック図、第２図は同実施例におけるコンバータ
の回路図、第３図は電圧制御回路のブロック図、第４図
はサンプル値制御における移動平均の原理説明図、第５
図は負荷電流のフィードフォワード信号を求めるフロー
チャート、第６図はシミュレーションにより得られた波
形図、第７図は電流制御回路のブロック図、第８図はこ
の発明の他の実施例を示すブロック図、第９図は従来の
電力変換器の制御回路のブロック図である。 １は電力変換装置（コンバータ）、３は交流電源、５は
負荷、103は電圧制御回路、105は平均回路、112は電流
制御回路。 なお、図中、同一符号は同一、又は相当部分を示す。
路のブロック図、第２図は同実施例におけるコンバータ
の回路図、第３図は電圧制御回路のブロック図、第４図
はサンプル値制御における移動平均の原理説明図、第５
図は負荷電流のフィードフォワード信号を求めるフロー
チャート、第６図はシミュレーションにより得られた波
形図、第７図は電流制御回路のブロック図、第８図はこ
の発明の他の実施例を示すブロック図、第９図は従来の
電力変換器の制御回路のブロック図である。 １は電力変換装置（コンバータ）、３は交流電源、５は
負荷、103は電圧制御回路、105は平均回路、112は電流
制御回路。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- 【請求項１】入力される交流電力を直流電力に変換して
出力する電力変換装置に設けられ、直流出力電圧を一定
に制御する電圧制御系と入力電流を電源電圧と同相に制
御する電流制御系とを有し且つ負荷電流の検出値が与え
られる電力変換器の制御回路において、上記負荷電流の
検出値を平均する平均回路を設け、この平均回路の出力
変動が所定の設定値を超えない場合は、この平均回路の
出力を低域通過フィルタを通して上記制御回路に与え、
上記平均回路の出力変動が所定の設定値を超えた場合
は、この平均回路の出力を上記低域通過フィルタを通さ
ずに直接上記制御回路に与えるようにしたことを特徴と
する電力変換装置の制御回路 - 【請求項２】上記平均回路に移動平均回路を用いたこと
を特徴とする特許請求の範囲第１項記載の電力変換装置
の制御回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293646A JPH0783600B2 (ja) | 1987-11-20 | 1987-11-20 | 電力変換装置の制御回路 |
| KR1019880009409A KR910007203B1 (ko) | 1987-11-20 | 1988-07-26 | 전력변환장치의 제어회로 |
| CA000578811A CA1296386C (en) | 1987-11-20 | 1988-09-29 | Power converter control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62293646A JPH0783600B2 (ja) | 1987-11-20 | 1987-11-20 | 電力変換装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01136568A JPH01136568A (ja) | 1989-05-29 |
| JPH0783600B2 true JPH0783600B2 (ja) | 1995-09-06 |
Family
ID=17797406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62293646A Expired - Lifetime JPH0783600B2 (ja) | 1987-11-20 | 1987-11-20 | 電力変換装置の制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0783600B2 (ja) |
| KR (1) | KR910007203B1 (ja) |
| CA (1) | CA1296386C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2747804B2 (ja) * | 1995-03-10 | 1998-05-06 | 川崎重工業株式会社 | プレイバック式装置の電源装置 |
| JPH1066344A (ja) * | 1996-08-15 | 1998-03-06 | Fuji Electric Co Ltd | 電力変換装置の制御回路 |
| JP3654514B2 (ja) * | 2001-02-02 | 2005-06-02 | 東芝Ｉｔコントロールシステム株式会社 | 電力変換装置 |
| JP4552772B2 (ja) * | 2005-06-24 | 2010-09-29 | 株式会社日立製作所 | 電圧形自励変換装置 |
| US7881079B2 (en) * | 2008-03-24 | 2011-02-01 | American Power Conversion Corporation | UPS frequency converter and line conditioner |
| JP5673168B2 (ja) * | 2011-02-08 | 2015-02-18 | 富士電機株式会社 | 電力変換装置 |
| JP6219099B2 (ja) * | 2013-08-27 | 2017-10-25 | 株式会社東芝 | 電力変換装置 |
| EP3159998A1 (de) * | 2015-10-20 | 2017-04-26 | AmbiBox GmbH | Stellglied, system mit stellgiled, energieversorgungseinheit für ein fahrzeug-bordnetz, klimegerät, spannungsversorgung für elektronische schaltungen, system zur energieversorgung von rechenzentrumseinhelten, gleichspannungsladegerät für elektrofahrzeuge |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748951B2 (ja) * | 1985-09-30 | 1995-05-24 | 株式会社東芝 | 電力変換装置 |
| JPH0654331B2 (ja) * | 1986-03-12 | 1994-07-20 | 富士電機株式会社 | 電力変換装置の電圧，電流検出方式 |
-
1987
- 1987-11-20 JP JP62293646A patent/JPH0783600B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-26 KR KR1019880009409A patent/KR910007203B1/ko not_active Expired
- 1988-09-29 CA CA000578811A patent/CA1296386C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007203B1 (ko) | 1991-09-19 |
| KR890009052A (ko) | 1989-07-13 |
| CA1296386C (en) | 1992-02-25 |
| JPH01136568A (ja) | 1989-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891744A (en) | Power converter control circuit | |
| AU713034B2 (en) | Multilevel power converting apparatus | |
| EP2020740B1 (en) | Power converter | |
| US20050275976A1 (en) | Power conversion apparatus and methods using an adaptive waveform reference | |
| JP2009219263A (ja) | 単相電圧型交直変換装置 | |
| JPH0783600B2 (ja) | 電力変換装置の制御回路 | |
| JPH09238472A (ja) | Ｐｗｍ制御装置 | |
| JPH03107373A (ja) | 電力変換装置とその制御方法 | |
| US4349867A (en) | Control apparatus for a cycloconverter | |
| JP4712148B2 (ja) | 電力変換装置 | |
| WO2022185614A1 (ja) | インバータ、並列インバータシステム、及び、インバータの制御方法 | |
| JP6837576B2 (ja) | 電力変換装置 | |
| JP3541887B2 (ja) | 電力変換装置 | |
| JP3262160B2 (ja) | インバ−タの制御方法及びインバ−タ装置 | |
| JP2737299B2 (ja) | 電力用アクティブフィルタ | |
| JP3254999B2 (ja) | Ｐｗｍ制御自励式整流装置 | |
| JP5026821B2 (ja) | 電力変換装置 | |
| JPH10304568A (ja) | 電力補償装置 | |
| JPH11225477A (ja) | フィルタリング機能付き正弦波コンバータ | |
| JP3656708B2 (ja) | 電力変換器の制御装置 | |
| JP2658620B2 (ja) | 電力変換器の制御回路 | |
| JPH0759352A (ja) | 電力変換装置 | |
| JPH09289776A (ja) | 電源装置のインバータ回路 | |
| JPH07115770A (ja) | 電力変換装置の制御方式 | |
| JP4386160B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |