JPH0341503A - アドレス自動読み出し機能付周辺装置 - Google Patents
アドレス自動読み出し機能付周辺装置Info
- Publication number
- JPH0341503A JPH0341503A JP17760489A JP17760489A JPH0341503A JP H0341503 A JPH0341503 A JP H0341503A JP 17760489 A JP17760489 A JP 17760489A JP 17760489 A JP17760489 A JP 17760489A JP H0341503 A JPH0341503 A JP H0341503A
- Authority
- JP
- Japan
- Prior art keywords
- phi
- points
- unit
- address
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＰＣに使用する、入出力ユニットのＩ／φ
アドレスの割り付けに関するものである。
アドレスの割り付けに関するものである。
第３図は従来のＰＣを示す斜視図であり１図において、
（Ｉ）は制御を司るＣＰＵユニット、周辺機器（２）に
よってプログラミングやモニタを行う。
（Ｉ）は制御を司るＣＰＵユニット、周辺機器（２）に
よってプログラミングやモニタを行う。
（３）の人出カニニットに（４）の制御対象を配線し制
御を行う。
御を行う。
ＰＣはリレーや無接点リレーに置き換え、外部機器の制
御を実現するために、制御対象機器（４）の情報を人出
カニニット（３）を通して内部に取り込み、制御プログ
ラムによって制御アルゴリズムをＣＰＵユニッ）（Ｉ）
で実行する。そして、処理結果の信号を出カニニット（
３）を通して外部へ出力して接続されている機器の制御
を行う。人出カニニット（３）は複数の端子を有しそれ
ぞれの端子にはＣＰＵユニット（ｔ）が認識できる番号
（以後ｌ／φアドレスと称する）が付され、ＣＰＵユニ
ット（Ｉ）によるプログラム処理はこのＩ／φアドレス
を対象として実行される。この■／φアドレスはＣＰＵ
ユニット（Ｉ）によって計算され自動的に割り付けられ
る。その手順は、まずベースユニット（６）に装着され
ている入出カニニット（３）から人出力点数を読み出し
、ＣＰＵユニット（Ｉ）の隣の人出カニニット（３）か
ら順番にＯ番地から人出力点数づつＩ／φアドレスを割
り付けていく。
御を実現するために、制御対象機器（４）の情報を人出
カニニット（３）を通して内部に取り込み、制御プログ
ラムによって制御アルゴリズムをＣＰＵユニッ）（Ｉ）
で実行する。そして、処理結果の信号を出カニニット（
３）を通して外部へ出力して接続されている機器の制御
を行う。人出カニニット（３）は複数の端子を有しそれ
ぞれの端子にはＣＰＵユニット（ｔ）が認識できる番号
（以後ｌ／φアドレスと称する）が付され、ＣＰＵユニ
ット（Ｉ）によるプログラム処理はこのＩ／φアドレス
を対象として実行される。この■／φアドレスはＣＰＵ
ユニット（Ｉ）によって計算され自動的に割り付けられ
る。その手順は、まずベースユニット（６）に装着され
ている入出カニニット（３）から人出力点数を読み出し
、ＣＰＵユニット（Ｉ）の隣の人出カニニット（３）か
ら順番にＯ番地から人出力点数づつＩ／φアドレスを割
り付けていく。
例えば、第３図の入出力ユニｙト（３）の人出力点数が
１６点人カニニット（３ａ）、 １６点出力ユニ・ット
（３ｂ）、 ３２点人カニニット（３Ｃ）、 ３２点出
力ニニット（３ｄ）のとき■／φアドレスは、入カニニ
ット（３ａ）には人力の００１１〜ＱＦＩ−（番地、出
カニニット（３ｂ）には出力のＩＯＨ〜ＩＦＨ，入カニ
ニット（３Ｃ）には人力の２０■１〜３ＦＨ番地、出カ
ニニット（３ｄ）には出力の４０Ｈ〜５ＦＨ番地が割り
付けられる。
１６点人カニニット（３ａ）、 １６点出力ユニ・ット
（３ｂ）、 ３２点人カニニット（３Ｃ）、 ３２点出
力ニニット（３ｄ）のとき■／φアドレスは、入カニニ
ット（３ａ）には人力の００１１〜ＱＦＩ−（番地、出
カニニット（３ｂ）には出力のＩＯＨ〜ＩＦＨ，入カニ
ニット（３Ｃ）には人力の２０■１〜３ＦＨ番地、出カ
ニニット（３ｄ）には出力の４０Ｈ〜５ＦＨ番地が割り
付けられる。
このように割り付けられた■／φ アドレスはＣＰＵ内
部に格納されて、プログラム上で使用される。
部に格納されて、プログラム上で使用される。
従来ＰＣは、ＣＰＵユニットによって自動的に割り付け
されたＩ／φアドレスは、使用者が読み出すことができ
なかった。このためＰＣの使用者は自分でｌ／φ アド
レスを算出してプログラムミングする必要があり、不便
であるとともに１間違った算出を行うとプログラムが設
計通りに動かなかったり、使用者の意志でＩ／φ割り付
けの変更を行いたい場合現状の割り付は情況の確認がで
きないなどの問題点があった。
されたＩ／φアドレスは、使用者が読み出すことができ
なかった。このためＰＣの使用者は自分でｌ／φ アド
レスを算出してプログラムミングする必要があり、不便
であるとともに１間違った算出を行うとプログラムが設
計通りに動かなかったり、使用者の意志でＩ／φ割り付
けの変更を行いたい場合現状の割り付は情況の確認がで
きないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＰＣのＣＰＵユニ、トに装着された２周辺装
置によって、Ｃ））Ｕユニットが自動的に割り付けたＩ
／φアドレスを読み出し９周辺機器のＣＲＴ画面へ表示
することにより正確な割り付は情報を得ることを目的と
するものである。
たもので、ＰＣのＣＰＵユニ、トに装着された２周辺装
置によって、Ｃ））Ｕユニットが自動的に割り付けたＩ
／φアドレスを読み出し９周辺機器のＣＲＴ画面へ表示
することにより正確な割り付は情報を得ることを目的と
するものである。
この発明に係る周辺装置はＣＰＵの自動割り付けによっ
てメモリ上に設けられた１人力用アドレス割り付データ
エリア（ＩＣ）と出力用アドレス割り付データエリア（
Ｉｄ）の内容を周辺装置で読み出しＣＲＴ画面に第２
図（２−ｆｌ）の様な各スロットＮＯ２に対し■／φ点
数とＩ／φ先頭アドレスを表示できるような機能を持た
せたものである。
てメモリ上に設けられた１人力用アドレス割り付データ
エリア（ＩＣ）と出力用アドレス割り付データエリア（
Ｉｄ）の内容を周辺装置で読み出しＣＲＴ画面に第２
図（２−ｆｌ）の様な各スロットＮＯ２に対し■／φ点
数とＩ／φ先頭アドレスを表示できるような機能を持た
せたものである。
この発明におけるＰＣのアドレスを読み出したり、その
内容を変更し２強制割り付けでき、Ｉ／φ点数を有効活
用する。
内容を変更し２強制割り付けでき、Ｉ／φ点数を有効活
用する。
以下この発明の一実施例を図について説明する第１図に
おいて入力用ｌ／φ アドレス割り付データエリア（Ｉ
Ｃ）に格納されている人力アドレスと。
おいて入力用ｌ／φ アドレス割り付データエリア（Ｉ
Ｃ）に格納されている人力アドレスと。
出力用Ｉ／φ アドレス割り付データエリア（ｌｄ）に
格納されている出力アドレスを周辺機器（２）により読
み出し操作を行うことにより第２図のごとくＣＲＴ画面
に表示する。これによってＣＰＵが自動割り付けしたＩ
／φアドレスが確認できる。
格納されている出力アドレスを周辺機器（２）により読
み出し操作を行うことにより第２図のごとくＣＲＴ画面
に表示する。これによってＣＰＵが自動割り付けしたＩ
／φアドレスが確認できる。
なお２表示されている内容を周辺機器（２）のキーボー
ドの人力によりＩ／φ点数、Ｉ／φ先頭アドレス等を変
更し２人力用１／φアドレスデータエリア（ＩＣ）と出
力用■／φ アドレスデータエリア（ｌｄ）を変更する
ことが容易にできる。つまり、使用者が周辺機器により
Ｉ／φ アドレスを強制的に割り付は変更できる機能を
有するものとする。
ドの人力によりＩ／φ点数、Ｉ／φ先頭アドレス等を変
更し２人力用１／φアドレスデータエリア（ＩＣ）と出
力用■／φ アドレスデータエリア（ｌｄ）を変更する
ことが容易にできる。つまり、使用者が周辺機器により
Ｉ／φ アドレスを強制的に割り付は変更できる機能を
有するものとする。
以りのようにこの発明によれば、ＰＣの■／φアドレス
を読み出したり、その内容を変更して１強制割り付けで
きるようにしたので、Ｉ／φ点数の有効活用ができると
ともに、制御システムの設計ミスの防止等に効果がある
。
を読み出したり、その内容を変更して１強制割り付けで
きるようにしたので、Ｉ／φ点数の有効活用ができると
ともに、制御システムの設計ミスの防止等に効果がある
。
第１図はこの発明の一実施例によるＰＣの動作ブロック
図、（Ｉ）はｐｃのＣＰＵユニット、 （ｌａ）は制御
プログラムエリア、（ｌｂ）は演算処理部、（Ｉｃ）は
人力用Ｉ／φアドレス割り付データエリア、 （ｌｄ）
は出力用１／φアドレス割り付データエリア、（２）は
周辺装置、 （２ａ）はＣＲＴ画面の一例、（３）は人
出カニニット、 （３ａ）は１６点人カニニット、 （
３ｂ）は１６点出力ニニット、 （３Ｃ）は３２点人カ
ニニット、（３ｄ）は３２点出力ユニッｌ−、（４）は
制御対象を示す。 第２図はＰＣの斜視図、（５）は電源ユニッ）、（６）
はベースユニットを示す。 第３図は周辺装置のＣＲＴ画面で（２１）はＣＲＴ画面
に表示する一例、この画面に表示されている「スロット
」とは第２図に示すベースユニット（６）に人出カニニ
ットを装着する所を意味する「ｌ／φテンスウ」とは人
出カニニットとしての端子数としての占有点数を意味す
る。［−セントウアドレス１とはスロットＮＯ，の所に
装着された人出カニニットに割り付けられたｌ／φ ア
ドレスの先頭番号を意味する。 なお。 図中。 同一符号は同一 または相当部分を 示す。
図、（Ｉ）はｐｃのＣＰＵユニット、 （ｌａ）は制御
プログラムエリア、（ｌｂ）は演算処理部、（Ｉｃ）は
人力用Ｉ／φアドレス割り付データエリア、 （ｌｄ）
は出力用１／φアドレス割り付データエリア、（２）は
周辺装置、 （２ａ）はＣＲＴ画面の一例、（３）は人
出カニニット、 （３ａ）は１６点人カニニット、 （
３ｂ）は１６点出力ニニット、 （３Ｃ）は３２点人カ
ニニット、（３ｄ）は３２点出力ユニッｌ−、（４）は
制御対象を示す。 第２図はＰＣの斜視図、（５）は電源ユニッ）、（６）
はベースユニットを示す。 第３図は周辺装置のＣＲＴ画面で（２１）はＣＲＴ画面
に表示する一例、この画面に表示されている「スロット
」とは第２図に示すベースユニット（６）に人出カニニ
ットを装着する所を意味する「ｌ／φテンスウ」とは人
出カニニットとしての端子数としての占有点数を意味す
る。［−セントウアドレス１とはスロットＮＯ，の所に
装着された人出カニニットに割り付けられたｌ／φ ア
ドレスの先頭番号を意味する。 なお。 図中。 同一符号は同一 または相当部分を 示す。
Claims (1)
- プロブラマブルコントローラ（ＰＣと云う）に使用す
る、入出力ユニットが有する複数の端子に、ＣＰＵが自
動的に付与する番号（Ｉ／φアドレス）を周辺機器によ
り読み出して使用者が確認でき、また、それを変更する
ことができることを特徴とするアドレス自動読み出し機
能付周辺装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17760489A JPH0341503A (ja) | 1989-07-10 | 1989-07-10 | アドレス自動読み出し機能付周辺装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17760489A JPH0341503A (ja) | 1989-07-10 | 1989-07-10 | アドレス自動読み出し機能付周辺装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0341503A true JPH0341503A (ja) | 1991-02-22 |
Family
ID=16033906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17760489A Pending JPH0341503A (ja) | 1989-07-10 | 1989-07-10 | アドレス自動読み出し機能付周辺装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0341503A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099023A (ja) * | 2010-11-04 | 2012-05-24 | Mitsubishi Electric Corp | プログラマブルコントローラおよびユニット追加方法 |
-
1989
- 1989-07-10 JP JP17760489A patent/JPH0341503A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099023A (ja) * | 2010-11-04 | 2012-05-24 | Mitsubishi Electric Corp | プログラマブルコントローラおよびユニット追加方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675830A (en) | Addressing scheme for control network having remote address request device | |
| US5551053A (en) | System and Method for assigning addresses to I/O devices in a control network and for verifying the assigned address of the devices | |
| JPH10301624A (ja) | 適応型情報表示装置 | |
| JPH0341503A (ja) | アドレス自動読み出し機能付周辺装置 | |
| ES2270489T3 (es) | Controlador programable. | |
| JP2904820B2 (ja) | 画像表示装置 | |
| JP7779597B1 (ja) | バーチャルオフィス提供装置、バーチャルオフィス提供方法、及び、プログラム | |
| JPS62210509A (ja) | プログラマブルコントロ−ラ用シミユレ−シヨン装置 | |
| KR100207624B1 (ko) | 가정자동화 시스템의 기기위치 설정방법 | |
| JP2547818B2 (ja) | 監視画面表示装置 | |
| JPH02121002A (ja) | プログラマブルコントローラ | |
| JPH01177135A (ja) | グラフイツクｖｒａｍのアクセス方式 | |
| JPH0316341A (ja) | アドレス設定システム | |
| KR100197907B1 (ko) | 입-출력 인터페이싱 시스템 | |
| JPS61187450A (ja) | 通信制御方式 | |
| JPH0229063A (ja) | ファクシミリ装置 | |
| JPS62143108A (ja) | デ−タ記録装置 | |
| JP2003303036A (ja) | パソコン入力システム | |
| JPH0652485B2 (ja) | ビル施設の機器運転スケジユ−ル作成装置 | |
| JPS6232491A (ja) | Ｃｒｔ表示装置 | |
| JP2026022167A (ja) | 制御方法、プログラム、情報端末、スイッチ装置、及び負荷システム | |
| JPH07334230A (ja) | プラント統合制御ヒューマンインターフェイス装置 | |
| JPH02245895A (ja) | 二線式表示装置 | |
| JP2022114294A (ja) | 制御プログラム、制御装置、制御システム、および処理方法 | |
| CN110675031A (zh) | 基于空间编码的维护信息处理方法、装置、计算机设备 |