JPH0341549A - マイクロプロセッサにおけるメモリーアクセス方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ マイクロプロセッサにおけるメモリーへのアクセス方法
に関し、特に、２つのＣＰＵ（中央演算処理装置）等で
一つのメモリにアクセス可能にしたメモリーアクセス方
法に関する。

［従来の技術］ 従来のマイクロプロセッサによるメモリーアクセス方式
においては、１つのメモリーは１つのＣＰＵ又はＭＭＵ
又はＤＭＡＣ等の周辺装置によりアクセスされる。

ゲートを用いてバスを切り替えることにより、１つのメ
モリーを２つのＣＰＵでアクセス可能とした場合、一方
のＣＰＵがメモリーをアクセスしている間、他方のＣＰ
Ｕは、そのメモリーをアク゛セスできなくなるというの
が従来技術であった。

［発明が解決しようとする課題］ 従って、２つのＣＰＵ間でデータの受は渡しを行う場合
、入出力部（Ｉｌｏ）を介して行うか、１つのメモリー
に対して、２つＣＰＵがゲート等によりバスを切り替え
てメモリーをアクセスする方法が考えられるが、Ｉｌｏ
を介してデータの受は渡しを行う場合、大容量のデータ
を受は渡しを行うのに長い時間がかかってしまい、ソフ
トウェア的にも処理が複雑にる欠点があった。又、バス
を切り替える方法であれば、１つのＣＰＵがメモリーを
アクセスしている間、他の１つのＣＰＵはメモリーをア
クセスできないといった欠点があった。

本発明は、１つのメモリーに対して２つのＣＰＵが任意
の時アクセスできるようにして、メモリーを介して大容
量のデータをＣＰＵ間で高速に受は渡し可能としたメモ
リーアクセス方法を提供することを目的とする。

［課題を解決するための手段］ 本発明のマイクロプロセッサにおけるメモリーアクセス
方法は、二つのＣＰＵから一つのメモリーに対してアク
セス可能としｔこマイクロプロセッサ４こおけるメモリ
ーアクセス方法であって、出力されるクロックのハイ期
間にアドレス、データ及びコントロール信号（Ｒ／Ｗ）
が確立するＣＰＵを用い、前記二つのＣＰＵを互に逆相
となるクロックにて駆動し、いずれか一方のＣＰｔＪに
よりメモリーに対してアクセスすることを特徴とする。

［実施例コ 第１図にこの発明のメモリーアクセス方法を適用したソ
ステム構成の一実施例を示している。

■及び２は、ＲＰ６５ＣＯ２のＣＰＵであり、３及び４
は、２５６にビットのＲＯＭ（リードオンリーメモリ）
であり、５は２５６にビットのＳＲＡＭ（スタティック
ランダムアクセスメモリ）である。以上を主要ユニット
としており、その他にＴＴＬ（トランジスタ・トランジ
スタ・ロジック）等が付加される。

ここでＣＰＵとして用いたＲＰ６５ＧＯ２は、″φ、出
力クロツクのハイ期間にアドレス、データ。

Ｒ／Ｗ信号が確定するという特性を有しており、この発
明は、この特性を利用している。

以下第２図のタイムチャートを参照しながら動作を説明
する。

ｃｐｕｔ及びＣＰｔＪ２にフリップフロップ回路６によ
り、互に逆相のφ。（Ｓ２．Ｓ９）クロックを入力する
ことによりＣＰｔＪｌ及びＣＰｔＪ２から出力されるφ
ｔ（Ｓ３，５ＩＯ）クロックは互いに逆相のクロックと
なり、各々のアドレス（Ｓ７．５１４）、データ（Ｓ８
．Ｓ　１５）、Ｒ／Ｗ信号は異った期間で確定する。従
ってＳＲＡＭ５に与えるアドレス（Ｓ２０）をＣＰＵＩ
及びＣＰＵ２から出力される各々のφ、（Ｓ３．５ｌＯ
）クロックのハイ期間のアドレスを与えることにより決
定する。

又、ライト時のデータはアドレスと同様、ＣＰＵＬ及び
ＣＰＵ２から出力される各々のφｔ（ｓ　３　。

８１０）クロックのハイ期間のデータ（Ｓ２１）を与え
、リード時は上記ＳＲＡＭ５に与えられたアドレス（９
２０）によりＳＲＡＭ５から出力されるデータ（Ｓ２１
）をＣＰＵ１から出力されるφ、（Ｓ３）クロックのハ
イ期間でＣＰＵＩに取り込み、又、ＣＰＵ２から出力さ
れるφ、（Ｓ　Ｉ　Ｏ）クロックのハイ期間でＣＰＵ２
に取り込む。

又、リード信号（Ｓ　ｌ　６）はＳ５とＳ１２のどちら
かがローレベルの時ローレベルとなる。ここで８５はＣ
ＰＵ１から出力されたＲ／Ｗ信号とφ、（５３）とのＮ
ＡＮＤＡＮＤ演算た結果の信号であり、Ｓ１２はＣＰＵ
２から出力されたＲ／Ｗ信号とφｚ（ＳＩＯ）のＮＡＮ
ＤＡＮＤ演算た結果の信号である。従って８５とＳ１２
が同時にローレベルになることは有り得ない。

又、ライト信号（Ｓ１９）はＳ１７と９１８のどちらか
がローレベル時ローレベルとなる。ここでＳ１７は、Ｃ
ＰＵ５から出力されるＲ／Ｗ信号の反転信号とφ、（Ｓ
３）とのＡＮＤ演算を行った結果の信号と、ＣＬＫ信号
の反転信号であるＳｌとのＮＡＮＤＡＮＤ演算た結果の
信号であり、Ｓｌ８はＣＰｔＪ２から出力されるＲ／Ｗ
信号の反転信号とφ、（Ｓ　１０）とのＡＮＤ演算を行
った結果の信号と、ＣＬＫ信号の反転であるＳｌとのＮ
ＡＮＤＡＮＤ演算た結果の信号である。従って、Ｓｌ７
とＳ１８が同時にローレベルになることは有り得ない。

このように、リード時においては、ＳＲＡＭ５に対して
いずれか一方のＣＰＵ１又は２により読み出され、又、
ライト時においては、ＳＲＡＭ５に対していずれか一方
のＣＰＵＩ又は２により書き込まれる。

［発明の効果］ 以上説明したように、この発明によれば、二つのＣＰＵ
から１つのメモリーを随時にアクセス可能としたことに
より、二つのＣＰＵ間でのデータの受は渡しが容易とな
る。

従って、二つのＣＰＵに対して共用の１個のメモリーと
することができ、この場合、小容量のメモリーを２個使
用するよりも大容量のメモリーを１個使用した方がコス
トが安価になるという利点がある。又、共用のメモリー
とした場合には、メモリー内に各々のＣＰＵのステータ
スフラグ等のメモリー領域を設けることにより、他方の
ＣＰＵのステータスを容易に知ることができる。

【図面の簡単な説明】

第１図は、この発明のマイクロプロセッサにおけるメモ
リーアクセス方法を適用したマイクロプロセッサのシス
テム図、第２図は第１図のマイクロプロセッサの動作を
示すタイムチャートである。 １．２・・・ＣＰＵ。 ３．４・・・ＲＯＭ。 ５・・・ＳＲＡＭ。 ６・・・フリップフロップ回路

Claims (1)

【特許請求の範囲】
1. （１）二つのＣＰＵから一つのメモリーに対してアクセ
   ス可能としたマイクロプロセッサにおけるメモリーアク
   セス方法であって、 出力されるクロックのハイ期間にアドレス、データ及び
   コントロール信号（Ｒ／＠Ｗ＠）が確立するＣＰＵを用
   い、前記二つのＣＰＵを互に逆相となるクロックにて駆
   動し、いずれか一方のＣＰＵによりメモリーに対してア
   クセスすることを特徴とするマイクロプロセッサにおけ
   るメモリーアクセス方法。