JPH0341737A - キャリヤライフタイムの軸方向調整方法 - Google Patents
キャリヤライフタイムの軸方向調整方法Info
- Publication number
- JPH0341737A JPH0341737A JP2091953A JP9195390A JPH0341737A JP H0341737 A JPH0341737 A JP H0341737A JP 2091953 A JP2091953 A JP 2091953A JP 9195390 A JP9195390 A JP 9195390A JP H0341737 A JPH0341737 A JP H0341737A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- impurity atoms
- irradiation
- atoms
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/18—Diffusion lifetime killers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、結晶半導体基板を有する半導体素子のキャリ
ヤライフタイムの軸方向調整方法に関するものである。
ヤライフタイムの軸方向調整方法に関するものである。
（従来の技術）
電力用半導体素子は、一方ではできるだけ短いスイッチ
ング時間（導通状態から阻止状態への転移）が要求され
ると共に、他方ではできるだけ小さいスイッチング損失
（導通状態での小さい電圧降下）が要求される。これら
の相反する要求（トレードオフ）は、電荷キャリヤライ
フタイムを適当に調整することによって最適化できる。
ング時間（導通状態から阻止状態への転移）が要求され
ると共に、他方ではできるだけ小さいスイッチング損失
（導通状態での小さい電圧降下）が要求される。これら
の相反する要求（トレードオフ）は、電荷キャリヤライ
フタイムを適当に調整することによって最適化できる。
これに対して現在では、基本的に異る２つの方法が採用
されている。
されている。
その１つの方法は、不純物原子、主として例えばＡｕ、
Ｐｔなどの遷移金属の制御された拡散である。
Ｐｔなどの遷移金属の制御された拡散である。
この場合、これらの再結合用の種（不純物原子）は、結
果として生ずる濃度プロフィルが基本的に、半導体結晶
内の不純物原子の拡散行動によって規定されるように選
択できる。
果として生ずる濃度プロフィルが基本的に、半導体結晶
内の不純物原子の拡散行動によって規定されるように選
択できる。
もう１つの方法は、高エネルギ粒子（電子、陽子、ヘリ
ウムなど）を用いた照射である。この場合、濃度プロフ
ィルは粒子のエネルギおよび線量の選定によって、かな
り自由に選択できる。但し、ここで生ずる再結合中心の
種類は照射によって定められる。また、この場合、結晶
の一部は不必要に破壊され、照射によって生じた欠陥の
一部分のみが再結合中心として作用する。
ウムなど）を用いた照射である。この場合、濃度プロフ
ィルは粒子のエネルギおよび線量の選定によって、かな
り自由に選択できる。但し、ここで生ずる再結合中心の
種類は照射によって定められる。また、この場合、結晶
の一部は不必要に破壊され、照射によって生じた欠陥の
一部分のみが再結合中心として作用する。
（発明が解決しようとする課題）
本発明の目的は、結晶半導体基板を有する半導体素子の
キャリヤライフタイムを軸方向に調整し、これによって
再結合中心の特性のみならず、その濃度プロフィルをも
、前もってかなり自由に選定できる方法を提供すること
である。
キャリヤライフタイムを軸方向に調整し、これによって
再結合中心の特性のみならず、その濃度プロフィルをも
、前もってかなり自由に選定できる方法を提供すること
である。
（課題を解決するための手段と作用）
本発明によれば、この課題の解決方法は、上述した方法
に下記のステップを設けることである。
に下記のステップを設けることである。
すなわち
ａ）次のような特性、すなわち（ｉ）格子点上では再結
合不能、格子点間では再結合可能である、（ｉｉ）格子
間および空格子点機構で拡散し、但しキックアウト機構
では拡散しない、という特性を有する不純物原子を半導
体基板内に拡散させる、 ｂ）半導体基板を高エネルギを有する重い粒子で照射し
、所定の深さで、所望の濃度プロフィルをもった照射欠
陥を発生させる、およびＣ）所望の濃度プロフィルの照
射欠陥の存在する半導体基板の領域内に拡散された不純
物原子を加熱によって不能化する、 というステップを設けることである。
合不能、格子点間では再結合可能である、（ｉｉ）格子
間および空格子点機構で拡散し、但しキックアウト機構
では拡散しない、という特性を有する不純物原子を半導
体基板内に拡散させる、 ｂ）半導体基板を高エネルギを有する重い粒子で照射し
、所定の深さで、所望の濃度プロフィルをもった照射欠
陥を発生させる、およびＣ）所望の濃度プロフィルの照
射欠陥の存在する半導体基板の領域内に拡散された不純
物原子を加熱によって不能化する、 というステップを設けることである。
特に、シリコン基板が用いられ、さらに不純物原子とし
ては、Ｔｉｓ Ｖ％ Ｚｒ、またはＮｂ原子が拡散され
る。また照射には、Ｈｅ” 、Ｈｅ ”陽子、または中
性子が適している。
ては、Ｔｉｓ Ｖ％ Ｚｒ、またはＮｂ原子が拡散され
る。また照射には、Ｈｅ” 、Ｈｅ ”陽子、または中
性子が適している。
本発明の有利なその他の実施態様は、特許請求範囲の従
属クレームに示す通りである。
属クレームに示す通りである。
（実施例）
以下本発明を、いくつかの実施例について図面を参照し
て説明する。
て説明する。
図１ａ〜１ｆはそれぞれ、本発明による方法の基本的な
各プロセスステップを示す図である。図面に用いる符号
およびそれらの意味はリストに示す通りであり、また同
一の部分に対しては原則として同一の符号が用いられて
いる。
各プロセスステップを示す図である。図面に用いる符号
およびそれらの意味はリストに示す通りであり、また同
一の部分に対しては原則として同一の符号が用いられて
いる。
本発明の理解を高めるために、先ずいくつかの基本的な
原理について説明する。
原理について説明する。
本発明の方法においては、不純物原子は次のような再結
合および拡散特性を有するものとする。
合および拡散特性を有するものとする。
１、格子点上では（置換的には）再結合不能、２、格子
点間では（格子間的には）再結合能動、３、拡散は、格
子間でおよび空格子点機構で（すなわち解離的に）行わ
れ、但し基本的にキックアウトａ構では行われない。
点間では（格子間的には）再結合能動、３、拡散は、格
子間でおよび空格子点機構で（すなわち解離的に）行わ
れ、但し基本的にキックアウトａ構では行われない。
ある半導体結晶にあたえられた不純物原子がどの特性を
有するかは、エネルギ的な考察によって判定できる。
有するかは、エネルギ的な考察によって判定できる。
シリコン結晶内で上述のような特性をもつ不純物原子は
、例えばＴｔｓＶ、Ｚ ｒ ％またはＮｂ原子である。
、例えばＴｔｓＶ、Ｚ ｒ ％またはＮｂ原子である。
以下、本発明を、Ｔｉを不純物としてシリコンに拡散す
るシステムを例として説明する。
るシステムを例として説明する。
格子間のＴｉは、置換形のＡｕと同じように、結合され
た２レベル系であるが、しかしその間には、Ｔｉにおけ
る再結合は単一および二重のドナーレベルで行われ、（
＾Ｕの場合のように）単一のアクセプタおよびドナーレ
ベルでは行われないという差異がある。Ｔｉはシリコン
内の他の３次元要素と同しように主として格子間で拡散
する。Ａｕ、 Ａｇおよびｐｔに反して、Ｔｔは格子間
位置く四面体対称）で再結合能動であり、格子位置で電
気的に不能で、従って再結合不能である。
た２レベル系であるが、しかしその間には、Ｔｉにおけ
る再結合は単一および二重のドナーレベルで行われ、（
＾Ｕの場合のように）単一のアクセプタおよびドナーレ
ベルでは行われないという差異がある。Ｔｉはシリコン
内の他の３次元要素と同しように主として格子間で拡散
する。Ａｕ、 Ａｇおよびｐｔに反して、Ｔｔは格子間
位置く四面体対称）で再結合能動であり、格子位置で電
気的に不能で、従って再結合不能である。
格子間のＴｉ原子が置換位置に移動する、（従って再結
合不能になる）解離機能、すなわち空格子点経由の拡散
Ｔｉ （格子間） ＋Ｖａｃ −Ｔｉ （置換形）は、
空格子点が過剰に生ずる領域だけで行われる。
合不能になる）解離機能、すなわち空格子点経由の拡散
Ｔｉ （格子間） ＋Ｖａｃ −Ｔｉ （置換形）は、
空格子点が過剰に生ずる領域だけで行われる。
再結合可能なＴｉ （格子間Ｔｉ）の濃度プロフィルも
また空格子点（Ｖａｃａｎｃｙ ： Ｖａｃ）の濃度
プロフィルと間接的に相関している。
また空格子点（Ｖａｃａｎｃｙ ： Ｖａｃ）の濃度
プロフィルと間接的に相関している。
重い粒子（陽子、中性子、ヘリウムなど）を用いた照射
によって、半導体素子の任意の所定位置に、空格子点お
よび二重空格子点を発生させることが可能である。この
場合、軸方向の濃度プロフィルを設定することも可能で
ある。
によって、半導体素子の任意の所定位置に、空格子点お
よび二重空格子点を発生させることが可能である。この
場合、軸方向の濃度プロフィルを設定することも可能で
ある。
ここで、下記のプロセス、
１、 Ｔｉの事前沈積および内部拡散、２、 高エネ
ルギの重い粒子による照射、３、解離機能の熱による活
性化、 が順番に行われると、照射によって発生した欠陥ゾーン
（空格子点の過剰供給）内にＴｉ （格子間）＋Ｖａｃ
−＝Ｔｉ （置換形）というプロセスが進行する。
ルギの重い粒子による照射、３、解離機能の熱による活
性化、 が順番に行われると、照射によって発生した欠陥ゾーン
（空格子点の過剰供給）内にＴｉ （格子間）＋Ｖａｃ
−＝Ｔｉ （置換形）というプロセスが進行する。
これによって、照射によって発生した空格子点プロフィ
ルが、置換形Ｔｉの濃度プロフィルに変換される。この
ため、照射ゾーン内の再結合中心が不活性化される。
ルが、置換形Ｔｉの濃度プロフィルに変換される。この
ため、照射ゾーン内の再結合中心が不活性化される。
本発明のプロセスは、Ａｕ原子の単一な拡散に比べて、
次のような利点をもっている。
次のような利点をもっている。
１、適当な照射を行うことによって、濃度プロフィルは
ほとんど任意に変更できる、 ２、両方の再結合可能レベルはバンド中心から約０．３
ｅＶ離れているので、結果としての阻止電流は極めて小
さい。
ほとんど任意に変更できる、 ２、両方の再結合可能レベルはバンド中心から約０．３
ｅＶ離れているので、結果としての阻止電流は極めて小
さい。
本発明で導入された不純物原子の作用が、従来のドナー
またはアクセプタ原子（ＰＮ−ジャンクション形成用）
の作用とは全く異るということは強調すべきことである
。これは本発明で指定した半導体結晶内の不純物原子が
もっていなければならいなとして厳密に定義した特性リ
ストからも明らかである。
またはアクセプタ原子（ＰＮ−ジャンクション形成用）
の作用とは全く異るということは強調すべきことである
。これは本発明で指定した半導体結晶内の不純物原子が
もっていなければならいなとして厳密に定義した特性リ
ストからも明らかである。
以下、図１ａ−１ｆを参照して本発明の好ましい一実施
例を詳細に説明する。図において、対応する部分には同
一の符号を付している。
例を詳細に説明する。図において、対応する部分には同
一の符号を付している。
最初に、例えばシリコンに拡散および酸化プロセス（温
度約５００℃以上）を加えて得られ半導体基板１ （図
１ａ）が出発点として示されている。
度約５００℃以上）を加えて得られ半導体基板１ （図
１ａ）が出発点として示されている。
すなわち、例えば１つまたは複数のＰＮ−ジャンクショ
ンおよびこれによって規定されるスイッチ特性を得るた
めのすべての拡散プロセスは柊っているものとする。
ンおよびこれによって規定されるスイッチ特性を得るた
めのすべての拡散プロセスは柊っているものとする。
本発明によるプロセスステップ後に半導体装置を加熱し
過ぎると、障害点が回復し、これによってライフタイム
調整も無効になる。
過ぎると、障害点が回復し、これによってライフタイム
調整も無効になる。
図１ａにはダイオード構造が概略的に示されている。第
１の主面２ａから高濃度のエミッタゾーン３が低濃度の
半導体基板１へ侵入し、ベースゾーン４と共にＰＮ−ジ
ャンクション５を形成する。
１の主面２ａから高濃度のエミッタゾーン３が低濃度の
半導体基板１へ侵入し、ベースゾーン４と共にＰＮ−ジ
ャンクション５を形成する。
第２の主面２ｂからは高濃度のコレクタゾーン９が半導
体基板１へ侵入する。
体基板１へ侵入する。
第１のステップとして、上に挙げた種類の不純物原子、
例えばＴｉの予（Ｉｉｉ層がつくられる（図１ｂ）半導
体基板１の両側の主面２ａ、２ｂ上に例えばＴｉ０層６
が沈積される。これは公知の方法、例えば超高真空での
蒸着、スパッタリング、ＣＶＤ。
例えばＴｉの予（Ｉｉｉ層がつくられる（図１ｂ）半導
体基板１の両側の主面２ａ、２ｂ上に例えばＴｉ０層６
が沈積される。これは公知の方法、例えば超高真空での
蒸着、スパッタリング、ＣＶＤ。
電気分離などを用いて行われる。予備層の生成には、特
にイオン注入法が適しており、この場合、不純物原子は
半導体基板の主面近接領域に注入される。
にイオン注入法が適しており、この場合、不純物原子は
半導体基板の主面近接領域に注入される。
第２のステップとして、ドライブインプロセスが実行さ
れ（図１ｃ）、ここではＴｉ原子が半導体基板１内に一
様に分布されるようにしている（斜めハツチングで表示
）。電力用半導体素子の製造では、通常はさらに加熱プ
ロセスも行われるので、このステップは場合によっては
後続する必要な加熱プロセスと同時に行われることもあ
り、この場合も同様にＴｉの均一分布が考慮されている
。
れ（図１ｃ）、ここではＴｉ原子が半導体基板１内に一
様に分布されるようにしている（斜めハツチングで表示
）。電力用半導体素子の製造では、通常はさらに加熱プ
ロセスも行われるので、このステップは場合によっては
後続する必要な加熱プロセスと同時に行われることもあ
り、この場合も同様にＴｉの均一分布が考慮されている
。
予備層はドライブインプロセスにおいて、格子間Ｔｉの
濃度を決定する。この場合も、所望の不純物原子の濃度
が全体のウェーハ厚みにわたって存在するように考慮す
る必要がある。
濃度を決定する。この場合も、所望の不純物原子の濃度
が全体のウェーハ厚みにわたって存在するように考慮す
る必要がある。
次に、ドライブインプロセス後に残った層６の残余部分
が取り除かれる。これによって、格子間不純物原子（こ
の場合はＴｉ）のゾーンを有する半導体基板１が得られ
る。これらの不純物原子は半導体基板全体における荷電
キャリヤのライフタイムを低減させ、事実、所望値とな
る広いベースゾーン４のみでなくエミッタゾーン３でも
そうなる。
が取り除かれる。これによって、格子間不純物原子（こ
の場合はＴｉ）のゾーンを有する半導体基板１が得られ
る。これらの不純物原子は半導体基板全体における荷電
キャリヤのライフタイムを低減させ、事実、所望値とな
る広いベースゾーン４のみでなくエミッタゾーン３でも
そうなる。
第３のステップとして、半導体基板ｌが高エネルギ領域
７、特にＨ′″、ｌｌｅ ”″ ｔｉｅ０′″、または
中性子、さらには少くとも約１の分子量をもった粒子が
照射される（図１ｄ）。照射は、あらかじめ与えられた
所望の照射欠陥の濃度プロフィルが所望の深さに発生す
るように行われる。格子間不純物原子を有するゾーンの
内部にはさらに高い空格子点密度のゾーン８が発生する
。照射線量と格子間不純物原子の濃度とは互に適合する
必要があり、すなわち後続の不活性化のための十分な空
格子点が自由に処分できる必要がある。
７、特にＨ′″、ｌｌｅ ”″ ｔｉｅ０′″、または
中性子、さらには少くとも約１の分子量をもった粒子が
照射される（図１ｄ）。照射は、あらかじめ与えられた
所望の照射欠陥の濃度プロフィルが所望の深さに発生す
るように行われる。格子間不純物原子を有するゾーンの
内部にはさらに高い空格子点密度のゾーン８が発生する
。照射線量と格子間不純物原子の濃度とは互に適合する
必要があり、すなわち後続の不活性化のための十分な空
格子点が自由に処分できる必要がある。
本実施例では、照射は、少くともエミッタゾーン３およ
び第２の主面２ｂの下方のコレクタゾーン９が高濃度の
空格子点が発生するように行われる。
び第２の主面２ｂの下方のコレクタゾーン９が高濃度の
空格子点が発生するように行われる。
半導体基板の照射はこのようなものとして公知である。
従って、ここではこのプロセスステップについてこれ以
上は立ち入らない。
上は立ち入らない。
最後に、高空格子点密度ゾーン８内で、格子間不純物原
子がテンバブロセスによって電気的に不活性化される（
図１’ｆ）。すでに述べたように、この場合は不純物原
子が格子間位置から格子位置に転移し、再結合中心とし
ての作用を失う。不純物原子を、キックアウト機構では
拡散しない性質をもったものに選択すると、この不活性
化は高空格子点密度ゾーン内のみで起きる。
子がテンバブロセスによって電気的に不活性化される（
図１’ｆ）。すでに述べたように、この場合は不純物原
子が格子間位置から格子位置に転移し、再結合中心とし
ての作用を失う。不純物原子を、キックアウト機構では
拡散しない性質をもったものに選択すると、この不活性
化は高空格子点密度ゾーン内のみで起きる。
このテンパブロセスは、色々の方式によって、半導体素
子の全製造プロセスの中に統合することが可能である。
子の全製造プロセスの中に統合することが可能である。
第１の変形例では、加熱不活性化は金属層の焼結と同時
に行われる。また照射は、金属層形成ステップの前に行
われる。
に行われる。また照射は、金属層形成ステップの前に行
われる。
第２の変形例では、予備層の除去の後で、高エネルギ粒
子７による照射の前に、金属層が形成される。照射の後
には、半導体素子の不動態化（不動態層の形成）が行わ
れ、これと同時に不純物原子の加熱による不能化が行わ
れる。
子７による照射の前に、金属層が形成される。照射の後
には、半導体素子の不動態化（不動態層の形成）が行わ
れ、これと同時に不純物原子の加熱による不能化が行わ
れる。
最後に第３の変形例では、予備層の除去の後で、高エネ
ルギ粒子７の照射前に、半導体素子の不動態化が行われ
る。照射後に、加熱による不能化が、２００℃〜４００
℃の温度による灼熱によって行われる。
ルギ粒子７の照射前に、半導体素子の不動態化が行われ
る。照射後に、加熱による不能化が、２００℃〜４００
℃の温度による灼熱によって行われる。
上記第２および第３の変形例は、第１の変形例に比べて
、照射された主面の被害が、金属層の形戒前に回避でき
ることである。主として高い照射線量の場合に発生する
恐れのある傷害は、金属層の品質に対してネガチブな作
用を有するものである。
、照射された主面の被害が、金属層の形戒前に回避でき
ることである。主として高い照射線量の場合に発生する
恐れのある傷害は、金属層の品質に対してネガチブな作
用を有するものである。
また、第１および第２の変形例では、加熱による不能化
は、それぞれ金属層の焼結と同時に、あるいは不動態層
の焼付と同時に行われるが、第３の変形例では、灼熱と
いう追加のプロセスステップが必要である。
は、それぞれ金属層の焼結と同時に、あるいは不動態層
の焼付と同時に行われるが、第３の変形例では、灼熱と
いう追加のプロセスステップが必要である。
本発明の方法は、大きな軸方向領域にまたがる荷電キャ
リヤライフタイムを減らすことが必要なとき特に有利で
ある。−例として、高い貫通電圧を有し、従って広い格
子間ゾーンを有するダイオードを挙げる。この場合は先
ず、ダイオードの半導体部全体について、指定された種
類の格子間不純物原子を導入することによって、荷電キ
ャリヤライフタイムが低減された。次いで照射が、半導
体部の高濃度エミッタゾーン内で格子間不純物原子が不
能化され、荷電キャリヤライフタイムが再び上昇するよ
うに行われた。
リヤライフタイムを減らすことが必要なとき特に有利で
ある。−例として、高い貫通電圧を有し、従って広い格
子間ゾーンを有するダイオードを挙げる。この場合は先
ず、ダイオードの半導体部全体について、指定された種
類の格子間不純物原子を導入することによって、荷電キ
ャリヤライフタイムが低減された。次いで照射が、半導
体部の高濃度エミッタゾーン内で格子間不純物原子が不
能化され、荷電キャリヤライフタイムが再び上昇するよ
うに行われた。
以上、シリコン内にＴｉを拡散した場合について述べた
ことは、同しように好ましい元素である■、Ｚｒ、およ
びＮｂについても同様にあてはまる。
ことは、同しように好ましい元素である■、Ｚｒ、およ
びＮｂについても同様にあてはまる。
本発明によるキャリヤライフタイムの調整方法は、半導
体素子の一部のタイプに限定されるものではない。これ
は単純なダイオード構造だけでなく、複雑なサイリスク
構造にも適用できるものである。
体素子の一部のタイプに限定されるものではない。これ
は単純なダイオード構造だけでなく、複雑なサイリスク
構造にも適用できるものである。
さらに本発明は、内部拡散される不純物原子が上記の条
件（ｉ）、（ｉｉ ）および１．〜３．を満足すること
を前提として、■−■または■−■の半導体基板を有す
る半導体素子に対しても適用可能である。
件（ｉ）、（ｉｉ ）および１．〜３．を満足すること
を前提として、■−■または■−■の半導体基板を有す
る半導体素子に対しても適用可能である。
照射は必要に応じて、片面または両面で行うことができ
る。また、半導体基板内の照射されるゾーンは、適当な
照射用マスクを用いることによって側面上で限定するこ
とも可能である。
る。また、半導体基板内の照射されるゾーンは、適当な
照射用マスクを用いることによって側面上で限定するこ
とも可能である。
以上説明したように本発明によれば、広い範囲の半導体
素子のタイプに対してスイッチング特性、特に順方向電
圧降下とスイッチング時間との間のトレードオツの最適
化に利用できる合理的な方法が得られる。
素子のタイプに対してスイッチング特性、特に順方向電
圧降下とスイッチング時間との間のトレードオツの最適
化に利用できる合理的な方法が得られる。
図１ａ〜１ｆはそれぞれ、本発明による方法の基本的な
各プロセスステップを示す図である。 ｌ・・・半導体基板 ２ａ、２ｂ・・・主面 ３・・・エミッタゾーン ４・・・ベースゾーン ５・・・ＰＮ−ジャンクション ６ａ、６ｂ・・・層 ７・・・高エネルギ粒子 ８・・・空格子点高密度ゾーン ９・・・コレクタゾーン。
各プロセスステップを示す図である。 ｌ・・・半導体基板 ２ａ、２ｂ・・・主面 ３・・・エミッタゾーン ４・・・ベースゾーン ５・・・ＰＮ−ジャンクション ６ａ、６ｂ・・・層 ７・・・高エネルギ粒子 ８・・・空格子点高密度ゾーン ９・・・コレクタゾーン。
Claims (1)
- 【特許請求の範囲】 １、結晶半導体基板を有する半導体素子のキャリヤライ
フタイムの軸方向調整方法において、ａ）（ｉ）格子点
上では再結合不能、格子点間では再結合能動であり、（
ｉｉ）格子間および空格子点機構で拡散し、但しキック
アウト機構では拡散しない特性を有する不純物原子を半
導体基板内に拡散させ、 ｂ）半導体基板を高エネルギを有する重い粒子で照射し
、所定の深さで、所望の濃度プロフィルをもった照射欠
陥を発生させ、そして ｃ）所望の濃度プロフィルの照射欠陥の存在する半導体
基板の領域内に拡散された不純物原子を加熱によって不
能化するステップを備えたことを特徴とする方法。 ２、上記半導体基板はシリコン基板であること、を特徴
とする請求項１記載の方法。 ３、不純物原子を半導体基板内に拡散させるために、 ａ）半導体基板の両主面に不純物原子の予備層を設ける
こと、および ｂ）半導体基板に一様な濃度の不純物原子が生ずるよう
にドライブインプロセスを実施すること、 を特徴とする請求項１記載の方法。 ４、上記予備層はイオン注入によって作られること、を
特徴とする請求項３記載の方法。 ５、不純物原子を半導体基板内に拡散させるために、 ａ）予備層は不純物原子を、半導体基板の両主面上に沈
積させることによって作られること、および ｂ）ドライブインプロセスの後、予備層の残った部分は
取り除かれること、 を特徴とする請求項３記載の方法。 ６、熱的な不能化は、金属層の焼結と同時に行われるこ
と、を特徴とする請求項１記載の方法。 ７、不純物原子の拡散の後、かつ高エネルギ粒子の照射
の前に、金属層の形成が行われること、および 照射の後に、半導体素子の不動化が行われ、これによっ
て同時に不純物原子の加熱による不能化が行われること
、 を特徴とする、請求項１記載の方法。 ８、不純物原子の拡散の後、かつ高エネルギ粒子の照射
の前に、不動化が行われること、および照射の後に、熱
的な不能化が、２００℃〜 ４００℃の温度による灼熱によって行われること、 を特徴とする、請求項１記載の方法。 ９、不純物原子として、Ｔｉ、Ｖ、Ｚｒ、またはＮｂ原
子が用いられること、を特徴とする請求項１記載の方法
。 １０、照射には、Ｈｅ＾＋、Ｈｅ＾＋＾＋、陽子、また
は中性子が用いられること、を特徴とする請求項１記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3912056.2 | 1989-04-13 | ||
| DE3912056A DE3912056A1 (de) | 1989-04-13 | 1989-04-13 | Verfahren zum axialen einstellen der traegerlebensdauer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0341737A true JPH0341737A (ja) | 1991-02-22 |
Family
ID=6378539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2091953A Pending JPH0341737A (ja) | 1989-04-13 | 1990-04-06 | キャリヤライフタイムの軸方向調整方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0341737A (ja) |
| DE (1) | DE3912056A1 (ja) |
| SE (1) | SE9000927L (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
| KR20230035126A (ko) * | 2020-09-29 | 2023-03-10 | 주식회사 히타치하이테크 | 반도체 검사 장치 및 반도체 시료의 검사 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10217610B4 (de) * | 2002-04-19 | 2005-11-03 | Infineon Technologies Ag | Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren |
-
1989
- 1989-04-13 DE DE3912056A patent/DE3912056A1/de not_active Withdrawn
-
1990
- 1990-03-15 SE SE9000927A patent/SE9000927L/ not_active Application Discontinuation
- 1990-04-06 JP JP2091953A patent/JPH0341737A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239269A (ja) * | 1998-08-05 | 2009-10-15 | Memc Electron Materials Inc | 高性能シリコンパワーデバイスにおける不均一少数キャリア寿命分布 |
| KR20230035126A (ko) * | 2020-09-29 | 2023-03-10 | 주식회사 히타치하이테크 | 반도체 검사 장치 및 반도체 시료의 검사 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| SE9000927D0 (sv) | 1990-03-15 |
| DE3912056A1 (de) | 1990-10-18 |
| SE9000927L (sv) | 1990-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0889509B1 (en) | Lifetime control for semiconductor devices | |
| US8679959B2 (en) | High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation | |
| KR101081130B1 (ko) | 낮은 고유저항을 갖는 극히 얕은 접합을 적은 손상으로 형성하는 방법 | |
| KR100207938B1 (ko) | 어니일링된 반도체 디바이스 및 어니일링 방법 | |
| US9536740B2 (en) | Increasing the doping efficiency during proton irradiation | |
| JP6080024B2 (ja) | バイポーラ半導体素子内の電荷キャリア寿命の調整 | |
| CN105474364B (zh) | 硅中的高浓度掺杂 | |
| JPS6338859B2 (ja) | ||
| EP0111085B1 (en) | Ion implantation process for compound semiconductor | |
| Rao | High-energy (MeV) ion implantation and its device applications in GaAs and InP | |
| EP0030370B1 (en) | Ion implanted reverse-conducting thyristor | |
| US5092957A (en) | Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching | |
| US4290825A (en) | Semiconductor devices containing protons and deuterons implanted regions | |
| JPH0341737A (ja) | キャリヤライフタイムの軸方向調整方法 | |
| JPH02187033A (ja) | キャリアの寿命を軸方向に調整する方法 | |
| US3660171A (en) | Method for producing semiconductor device utilizing ion implantation | |
| EP0780891B1 (en) | Method of manufacturing semiconductor device | |
| JPH09162136A (ja) | 半導体装置の製造方法 | |
| JPH09153466A (ja) | 半導体デバイスのキャリアの蓄積を減少させる方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| US5395794A (en) | Method of treating semiconductor materials | |
| JPS582449B2 (ja) | 少数キヤリヤ拡散長の制御方法 | |
| JP2006108346A (ja) | チップ型半導体素子とその製造方法 | |
| JP2000331950A (ja) | 半導体への不純物ドーピング方法及び半導体装置製造方法 | |
| WO1996035229A1 (en) | Process for the localized reduction of the lifetime |