JPS6338859B2 - - Google Patents

Info

Publication number
JPS6338859B2
JPS6338859B2 JP56112408A JP11240881A JPS6338859B2 JP S6338859 B2 JPS6338859 B2 JP S6338859B2 JP 56112408 A JP56112408 A JP 56112408A JP 11240881 A JP11240881 A JP 11240881A JP S6338859 B2 JPS6338859 B2 JP S6338859B2
Authority
JP
Japan
Prior art keywords
implantation
silicon
ions
silicon dioxide
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56112408A
Other languages
English (en)
Other versions
JPS5759323A (en
Inventor
Hinkeru Horugeru
Kemupu Yurugen
Kurausu Jeorugu
Ei Shumitsuto Geruharuto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5759323A publication Critical patent/JPS5759323A/ja
Publication of JPS6338859B2 publication Critical patent/JPS6338859B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明はインプランテーシヨン・マスクを使用
してイオン・インプランテーシヨンによつて添加
（ドーピング）イオンが半導体素子に導入される
半導体装置製造方法に関連する。
イオン・インプランテーシヨンは半導体装置及
び集積回路の製造にとつて重要になつて来てい
る。イオン・インプランテーシヨンは半導体素子
にイオンを添加（ドーピング）するために有利に
使用される。これは同様にFETの閾値の電圧及
び種々の他の目的に対して集積抵抗器をトリム調
整するのに使用される。
イオン・インプランテーシヨンの場合、インプ
ランテーシヨンが行なわれる半導体素子の表面領
域に対して保護層を最初に付着する事が知られて
いる。この目的のために、約10nｍの厚さを有す
る二酸化ケイ素層が一般的に使用される。一方で
この保護層は半導体素子の表面の上に衝突するイ
オンをランダムに散乱する働きを有し、これ等の
イオンが優先的な結晶的方向に沿つて材料に深く
侵入するのを防止する。他方、添加（ドーピン
グ）剤の注入時に半導体基板全体を保護層で覆つ
て基板のどの部分も雰囲気の汚染効果を受けない
ようにする。もつぱらイオン・ビームの添加イオ
ンと、イオン・インプランテーシヨン装置、即ち
ビームを形成する側壁もしくはスリツトとの間の
衝突から生ずる汚染物質のイオンは保護層によつ
てスクリーンされる。汚染物質は例えば鉄、ニツ
ケル、クロム、マンガンもしくはアルミニウムの
みならず真空ポンプからの油の原子もしくは分子
である。多くの場合、汚染物質はホトレジスト材
料によつて放たれる炭素の如き、マスクに対して
使用される材料から発生される。
二酸化ケイ素は一般に使用される半導体処理と
両立するために保護層として適している。従来、
保護層は保護層によつて被覆されるべきケイ素ウ
エハの領域を乾燥熱的酸化にさらす事によつて発
生された。この目的のために、半導体ウエハは炉
中に置かれ、ここで約15乃至30分間、酸化雰囲気
中で、900℃程度の温度に加熱された。この処理
中、処理の時間に対応する厚さの二酸化ケイ素層
がケイ素ウエハ上に形成される。
同様に、超高真空中でケイ素を酸素イオンと共
に直接衝突させる事によつてインプランテーシヨ
ン保護層を発生する方法が周知である（米国特許
第3563809号）。しかしながら、この方法は約20乃
至40分と言つた比較的長いインプランテーシヨン
時間の後にのみ形成されるという欠点を有する。
これはすべての酸素が最初に結晶全体中にインプ
ラントされて、ケイ素表面の酸素濃度が小さくな
り、スパツタリングの結果として、或る時間が経
過してからやつとケイ素表面の酸素濃度が一定の
最大値に到達するという事実による。これによ
り、結晶表面上の酸素富化に遅れを生じた。
本発明の目的は従来技法によつて可能であつた
よりも二酸化ケイ素のインプランテーシヨン保護
層がより急速に形成され、追加の処理段階が省か
れる半導体装置の製造方法を与える事にある。
この目的は本発明に従い、添加用イオンのイン
プランテーシヨンが高められた酸素分圧の雰囲気
中で行なわれ、このインプランテーシヨン中二酸
化ケイ素の保護層が半導体素子の裸表面上に形成
される。
本発明の好ましい実施例に従い、ホウ素、リン
もしくはヒ素の如き添加イオンはｐ≧５×10-4パ
スカル（但し、１パスカル＝10ダイン／cm2）の酸
素分圧でケイ素ウエハ上にインプラントされる。
ケイ素ウエハ上の二酸化ケイ素の保護層は上記の
如くイオンのインプランテーシヨンの最初の階段
中においてすでに形成される。
本発明に従う方法は１つの処理段階を取除くこ
と、即ち二酸化ケイ素の保護層を別に形成する段
階をなくし、従つて一般に集積回路を形成する方
法を簡単化する。第１Ａ図はトランジスタのサブ
コレクタ２、コレクタ３、コレクタ・コンタクト
５及びベース４を有する半導体素子１を示す。二
酸化ケイ素層６が第１Ａ図において示された如く
この素子の表面に付着される。この付着は湿式熱
酸化によつて行なわれる。写真食刻過程により、
窓７が通常の如くこの層６中に開けられる。この
様にして得られたマスクはベース４へのエミツ
タ・インプランテーシヨンのためのインプランテ
ーシヨン・マスクとして働く。第１Ｂ図に従つ
て、インプランテーシヨン保護層として働く薄い
二酸化ケイ素層８が窓７の領域中において熱的に
成長される。この熱的成長方法はこの分野で周知
のものである事に注意されたい。
第１Ｃ図においてヒ素イオンによるエミツタ・
インプランテーシヨンは矢印９によつて示されて
いる。インプランテーシヨン中、エミツタ領域１
０が窓７の領域中のトランジスタ・ベース４へ導
入される。この目的のために、1016／cm2のヒ素イ
オンが超高真空中で50KeVのエネルギでインプ
ラントされる。ヒ素イオン・インプランテーシヨ
ンの後に、エミツタ拡散が行なわれる。この目的
のために、ケイ素ウエハは２時間1000℃において
炉中の酸化雰囲気中において加熱される。このプ
ロセス中さらに二酸化ケイ素層６′が窓７の領域
及び二酸化ケイ素層６中において形成される。次
の処理段階中において、マスク開孔が層６′中に
形成されてもよい。
本発明に従う方法が第２Ａ図乃至第２Ｄ図によ
つて示されている。図示された如く、第１Ｃ図に
従う二酸化ケイ素の保護層８を熱的に成長させる
段階は省略されている。第２Ｃ図に従えば、ヒ素
イオンのエミツタ・インプランテーシヨンは高め
られた酸素分圧の雰囲気中でケイ素基板の裸表面
（トランジスタのベース４）に行なわれる。これ
に第２Ｄ図に従うエミツタ拡散が続く。この目的
のために、ケイ素ウエハは炉中で約２時間100℃
の酸化雰囲気中で加熱される。この処理中に二酸
化ケイ素の層６′が窓７の領域及び二酸化ケイ素
層６上に形成される。次の処理段階において、マ
スク開孔が二酸化ケイ素６′中に形成されてもよ
い。
従来技法に従うエミツタ・インプランテーシヨ
ンは超高真空中で1016／cm2のヒ素イオン濃度及び
50KeVのエネルギで行なわれ、他方本発明に従
う方法では、エミツタ・インプランテーシヨンは
同一条件下でｐ≧５×10-4パスカルの高められた
酸素分圧の雰囲気中で遂行される。
本発明に従う方法はサブコレクタを添加（ドー
プ）するのにも使用され得る。この目的のため、
ヒ素イオンは82mmの直径を有するウエハのインプ
ランテーシヨン中約40〜75KeV、約0.70ｍＡのイ
オン電流に対応する7.5×10-6A／cm2のイオン電流
密度のエネルギでインプラントされる。インプラ
ンテーシヨンは高められた酸素分圧（ｐ≧５×
10-4パスカル）の雰囲気中でケイ素ウエハの裸表
面中に行なわれる。イオンがケイ素基板へ直接イ
ンプラントされる時は、約2nｍの厚さの酸化物
保護層が全インプランテーシヨン時間の約10％以
下で形成される。
本発明に従う方法に含まれる物理的過程が以下
簡単に説明される。結晶格子中の空格子の数はイ
オンで半導体材料を衝突する事によつて増大され
得る。
ケイ素のスパツタの振舞いを調べてみると、ケ
イ素が高められた酸素分圧でアルゴンによつて衝
突される時、ケイ素が酸化される事がわかつた。
ケイ素基板が酸素イオンで直接衝突される前述の
酸化とは異つて、アルゴン・イオンによる衝突ケ
イ素中に欠陥もしくは空格子点を形成させること
になり、これはケイ素表面上に吸収される酸素を
収容する。従来はもつと高い温度でのみ生じた拡
散速度の増加が室温の段階ですでに開始されてケ
イ素が或る程度迄酸化される事もわかつた。しか
しながら、高められた酸素分圧下でケイ素にアル
ゴン・イオンが衝突する場合には酸化は比較的緩
慢に進行し、入射するイオンをランダムに散乱す
る目的及びスパツタされる材料による半導体素子
の表面の汚染を防止する目的のために適切な短い
時間で二酸化ケイ素のインプランテーシヨン保護
層を形成するに十分な速さで進行しなかつた。
もし、これに対比して、高められた酸素分圧の
雰囲気でヒ素がケイ素ウエハの表面へ直接インプ
ラントされると二酸化ケイ素の層はインプランテ
ーシヨンの初期段で既に適切な速度において裸の
ケイ素ウエハに形成される。これはイオンの質量
がより大きいこと及びヒ素のエネルギがより高い
ことのためにより多くの空格子点がケイ素格子中
に形成されるという事実によるものと考えられる
（Ryssel／Ruge著“Ionenimplantation”、
Teubner−Verlag Stuttgart1978、p.29、
Table2.3参照）。更にアルゴンに比較して、ヒ素
の場合はイオン分布の最大点と比較して、空格子
点分布の最大点は相対的に結晶表面に近い。この
結果、空格子点の寿命はよりクリテイカルでなく
なり、この結果、その寿命中に表面上に吸着され
る酸素の拡散速度の増加が空格子点に向つて生ず
る。
本発明に従う方法の場合にはイオン・インプラ
ンテーシヨンは通常の方法で行なわれ得る。高め
られた酸素分圧下でのインプランテーシヨンは、
イオン・インプランテーシヨンの初期段階におい
て既にケイ素ウエハ上における二酸化ケイ素の保
護層を形成させることになるので、イオン・イン
プランテーシヨンに先立つ保護層を形成する熱酸
化のプロセス段階は除去され得る。インプランテ
ーシヨン装置から酸化のための特殊な炉へのケイ
素ウエハの移動も同様に省かれる。
【図面の簡単な説明】
第１Ａ図乃至第１Ｄ図は従来技法に従う個々の
処理段階の後の半導体装置の断面図である。第２
Ａ図乃至第２Ｄ図は夫々第１Ａ図乃至第１Ｄ図に
対応する本発明に従う方法の個々の処理段階の後
の半導体装置の断面図である。 １……基板、２……サブコレクタ、３……コレ
クタ、４……ベース、５……コレクタ・コンタク
ト、６……二酸化ケイ素層、７……窓、８……薄
い二酸化ケイ素層、９……入射ヒ素イオン、１０
……エミツタ。

Claims (1)

  1. 【特許請求の範囲】 １ イオン・インプランテーシヨンのためのマス
    ク材料をケイ素基板上に一様に付着して表面層を
    形成し、 導電型決定イオンを添加するための所望の傾域
    に相当する上記表面層部分に窓を形成して、裸の
    ケイ素基板部分を露出させ、 ５×10-4パスカルの酸素分圧を有する雰囲気中
    で、上記ケイ素基板上に添加イオンとしてヒ素を
    使用してイオン・インプランテーシヨンを行い、 このイオン・インプランテーシヨン中に、二酸
    化ケイ素の保護層を上記裸のケイ素基板部分上に
    形成するようにした。 イオン・インプランテーシヨンによる半導体装
    置製造方法。
JP56112408A 1980-09-19 1981-07-20 Method of producing semiconductor device Granted JPS5759323A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP80105614A EP0048288B1 (de) 1980-09-19 1980-09-19 Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation

Publications (2)

Publication Number Publication Date
JPS5759323A JPS5759323A (en) 1982-04-09
JPS6338859B2 true JPS6338859B2 (ja) 1988-08-02

Family

ID=8186799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56112408A Granted JPS5759323A (en) 1980-09-19 1981-07-20 Method of producing semiconductor device

Country Status (4)

Country Link
US (1) US4386968A (ja)
EP (1) EP0048288B1 (ja)
JP (1) JPS5759323A (ja)
DE (1) DE3071288D1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567645A (en) * 1983-09-16 1986-02-04 International Business Machines Corporation Method for forming a buried subcollector in a semiconductor substrate by ion implantation
US4635345A (en) * 1985-03-14 1987-01-13 Harris Corporation Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell
US4701780A (en) * 1985-03-14 1987-10-20 Harris Corporation Integrated verticle NPN and vertical oxide fuse programmable memory cell
US4824698A (en) * 1987-12-23 1989-04-25 General Electric Company High temperature annealing to improve SIMOX characteristics
US5043292A (en) * 1990-05-31 1991-08-27 National Semiconductor Corporation Self-aligned masking for ultra-high energy implants with application to localized buried implants and insolation structures
US5648282A (en) * 1992-06-26 1997-07-15 Matsushita Electronics Corporation Autodoping prevention and oxide layer formation apparatus
US6191052B1 (en) 1999-01-25 2001-02-20 Taiwan Semiconductor Manufacturing Company Method for fabricating an ultra-shallow junction with low resistance using a screen oxide formed by poly re-oxidation in a nitrogen containing atmosphere
US7105997B1 (en) * 1999-08-31 2006-09-12 Micron Technology, Inc. Field emitter devices with emitters having implanted layer
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
FR2866470B1 (fr) * 2004-02-18 2006-07-21 Atmel Nantes Sa Procede pour la fabrication de circuits integres et dispositif correspondant.
US20090186237A1 (en) * 2008-01-18 2009-07-23 Rolls-Royce Corp. CMAS-Resistant Thermal Barrier Coatings
WO2010039699A2 (en) * 2008-09-30 2010-04-08 Rolls-Royce Corporation Coating including a rare earth silicate-based layer including a second phase
US8470460B2 (en) * 2008-11-25 2013-06-25 Rolls-Royce Corporation Multilayer thermal barrier coatings
US20110033630A1 (en) * 2009-08-05 2011-02-10 Rolls-Royce Corporation Techniques for depositing coating on ceramic substrate
JP5620577B2 (ja) 2010-07-23 2014-11-05 ロールス−ロイス コーポレイション Ｃｍａｓ耐性遮熱コーティング層を含む遮熱コーティング
US20140261080A1 (en) 2010-08-27 2014-09-18 Rolls-Royce Corporation Rare earth silicate environmental barrier coatings
US10329205B2 (en) 2014-11-24 2019-06-25 Rolls-Royce Corporation Bond layer for silicon-containing substrates
WO2017178912A1 (en) * 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US20190017177A1 (en) 2017-07-17 2019-01-17 Rolls-Royce Corporation Thermal barrier coatings for components in high-temperature mechanical systems
US11655543B2 (en) 2017-08-08 2023-05-23 Rolls-Royce Corporation CMAS-resistant barrier coatings
US10851656B2 (en) 2017-09-27 2020-12-01 Rolls-Royce Corporation Multilayer environmental barrier coating

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3563809A (en) * 1968-08-05 1971-02-16 Hughes Aircraft Co Method of making semiconductor devices with ion beams
US4018627A (en) * 1975-09-22 1977-04-19 Signetics Corporation Method for fabricating semiconductor devices utilizing oxide protective layer
DE2546662A1 (de) * 1975-10-17 1977-04-21 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon
US4179792A (en) * 1978-04-10 1979-12-25 The United States Of America As Represented By The Secretary Of The Army Low temperature CMOS/SOS process using dry pressure oxidation
US4170492A (en) * 1978-04-18 1979-10-09 Texas Instruments Incorporated Method of selective oxidation in manufacture of semiconductor devices

Also Published As

Publication number Publication date
JPS5759323A (en) 1982-04-09
EP0048288A1 (de) 1982-03-31
DE3071288D1 (en) 1986-01-23
EP0048288B1 (de) 1985-12-11
US4386968A (en) 1983-06-07

Similar Documents

Publication Publication Date Title
JPS6338859B2 (ja)
US4096622A (en) Ion implanted Schottky barrier diode
US3887994A (en) Method of manufacturing a semiconductor device
JPS5821419B2 (ja) 格子欠陥除去方法
JPH10500254A (ja) 半導体基板中に埋め込まれた酸化物層を備えた低転位密度構造の製造プロセス
JPH07240409A (ja) 炭化珪素半導体素子の製造方法
JPS6224945B2 (ja)
US3660171A (en) Method for producing semiconductor device utilizing ion implantation
US4415372A (en) Method of making transistors by ion implantations, electron beam irradiation and thermal annealing
JPH02126634A (ja) 半導体装置の製造方法および製造装置
JPH05117088A (ja) ダイヤモンドのｎ型及びｐ型の形成方法
JPS5931849B2 (ja) 半導体装置の製造方法
JPH05251378A (ja) 半導体装置の製造方法
JPS6142911A (ja) イオン注入による導電層形成方法
US6709955B2 (en) Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method
JPH09148335A (ja) シリコン半導体基板及びその製造方法
JPS60117738A (ja) 半導体装置の製造方法
JPH05206145A (ja) 半導体装置の製造方法
JP2662453B2 (ja) ＧａＡｓウェハおよびその製造方法ならびにＧａＡｓウェハへのイオン注入方法
JPS57133626A (en) Manufacture of semiconductor thin film
KR960026413A (ko) 실리콘 기판에의 게터링층 형성방법
JPH01108781A (ja) 半導体放射検出器の製造方法
JPH04170022A (ja) 埋め込み層の形成方法
KR100434960B1 (ko) 반도체소자의제조방법
JPS6132433A (ja) 半導体装置の製造方法