JPH0341742A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0341742A
JPH0341742A JP1177356A JP17735689A JPH0341742A JP H0341742 A JPH0341742 A JP H0341742A JP 1177356 A JP1177356 A JP 1177356A JP 17735689 A JP17735689 A JP 17735689A JP H0341742 A JPH0341742 A JP H0341742A
Authority
JP
Japan
Prior art keywords
pellet
layer
alloy layer
bonding
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1177356A
Other languages
English (en)
Inventor
Yukio Hayashi
幸雄 林
Fujihiko Inomata
猪又 藤彦
Koji Kanzawa
神沢 孝治
Kazuo Kanbayashi
神林 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1177356A priority Critical patent/JPH0341742A/ja
Publication of JPH0341742A publication Critical patent/JPH0341742A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術、特に、電子回路が作
り込まれたペレットの裏面から′:4aiの一部が取り
出される形式の半導体装置に間し、特にNPN接合形の
トランジスタの製造に利用して有効な技術に関する。
〔従来の技術〕
一般に、NPNi1合形のトランジスタにおいては、ト
ランジスタ回路が作り込まれたペレットの裏面から電極
の一部が取り出されるIIaになっているため、このペ
レットをリードフレームのタブにボンディングするペレ
ットボンディング手段としては、所謂、金−シリコン(
Au−3i)共晶付けが採用されている。
すなわち、このAuSi共晶付けによるベレ・ントボン
ディング方法は、ペレットの裏面に金蒸着層を形成して
おき、金箔、または金−アンチモン(A u −S b
 )から戒る合金箔をリードフレーム上番こ敷き、ペレ
ットの裏面をリードフレーム上の金箔または合金箔に加
熱下で擦りつけることにより、ペレットとリードフレー
ムとの間にAuSi共晶層を形成せしめて、ペレットを
リードフレームにボンディングするものである。
しかし、前記Au−3t共品付けによるペレットボンデ
ィング方法においては、次のような問題点がある。
(1)  A u −S i共晶付けは高温度(420
〜450℃)下で実施されることにより、均一な温度を
得るのが困難なため、多連リードフレームの各リード先
端部に各ペレットを複数個、それぞれ同時にボンディン
グすることは難しい。
0)多連リードフレームにペレットを1個宛ボンディン
グする場合でも、多連リードフレーム全体が高温度下に
置かれるため、多連リードフレームが酸化したり、軟化
する等の障害が発生する。
(3)高価な金が使用されるため、コストが増大化され
る。
そこで、NPN接合形のトランジスタを多連リードフレ
ームの各リード先端部にAgペーストを使用してボンデ
ィングする方法を採用すること力(−船釣に考えられる
なお、Agペーストを使用したペレットボンディング技
術が述べられている例としては、特開昭57−1453
39号公報、および、株式会社工業調、査会発行「電子
材料1983年3月号」昭和58年3月発行Pi 18
〜P123、がある。
〔発明が解決しようとするill、I!I)しかし、N
PN接合接合子トランジスタgペーストを使用してペレ
ットボンディングした場合、ペレットの裏面からt極の
一部が取り出されるNPN接合接合子トランジスタいて
は、オーミンク性が得られないためにコレクタ抵抗が増
大し、特性の劣化が起こるという問題点があることが、
本発明者によって明らかにされた。
すなわち、NPN接合接合子トランジスタり込まれたペ
レットの裏面にAu蒸rX層を形成しておき、リード先
端部上にAgペーストを塗布し、ペレットをリードに前
記Au蒸着層をAgペースト層に接着させてボンディン
グした場合、Agペースト層にV族元素〈キャリア〕が
無いため、ペレットのシリコン層とAu蒸着層との境界
M域にシゴットキーバリア(ダイオード)が発生し、そ
の結果、オーミンク性が低下する。
本発明の目的は、オーミ・ンク性の低下を防止しつつ、
Agペーストによりペレットボンディングすることがで
きる半導体装置の製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
(il、I!を解決するための手段〕 本題において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、電子回路が作り込まれているペレットの裏面
にAu−3b合金層を被着しておき、このペレットをリ
ードに前記合金層をリード上に形成された銀ペースト層
に接着させてボンディングするようにしたものである。
(作用〕 前記した手段によれば、Au−3h合金層が半導体ペレ
ットの裏面に被着されでいるため、この合金層のsbの
キャリアにより半導体ペレットとAu−Sb合金層との
境界にショットキーバリアが形成されるのが回避され、
その結果、オーミック性が低下されない。したがって、
NPN接合接合子トランジスタり込まれたペレットをA
gペーストを使用してペレットボンディングした場合で
あっても、適正なオーミック性を確保することができる
〔実施例1〕 第1図は本発明の一実施例であるNPN接合接合子トラ
ンジスタす縦断面図、第2図はその拡大部分断面図、第
3図はその作用を説明するための縦断面図、第4図以降
はそのトランジスタの製造方法を示す各説明図である。
本実施例において、本発明に係る半導体装置はNPN接
合接合子トランジスタて構成されており、このトランジ
スタ1は第2171に示されているようなNPN接合形
トランジスタ回路3が作り込まれているペレット2を備
えている。すなわち、第2図において、工ごフタEはN
形に、ベースBはP形にそれぞれ形成されており、エミ
ッタEの電極EaおよびベースBの電極Baと、後記す
る左右の各リード7.8との間にはボンディングワイヤ
6がそれぞれ橋絡されている。ベースBの下層に形成さ
れたコレクタCばN形に形成されており、ペレット2め
裏面を通して外部に取り出されるようになっている。コ
レクタCの下層部にはN″層40.01ΩCmになるよ
うに形成されており、N’ 1!4の外面には、電気抵
抗の小さい金属とV族元素とを成分にする合金層として
の金(Au)−アンチモン(Sb)合金層(以下、Au
−Sb合金層という、)5が、後述するような蒸着法を
用いられて0.3μm程度の厚さに被着され、かつ、3
85°Cの加熱処理によって合金化されでいる。
一方、このトランジスタlは3本のり−ド7.8.9を
備えており、3本のり一ド7.8.9は互いに平行に整
列するように配設されている。左右のリード7.8には
ボンディングワイヤ6の一端がそれぞれボンディングさ
れており、各ワイヤ6.6の他端は前記したようにエミ
ッタi % E aおよびベース′r!X8iiBaに
それぞれボンディングされている。導体としての中央の
り一ド9の先端部には11(Ag、)ペースト層10が
形成されており、前記411戒に係るペレット2しよこ
のリード9の先端部上に、前記Au−Sb合金N5をA
gペースト層10に接着されることにより、ボンディン
グされている。Agペーストは無溶剤タイプまたは溶剤
タイプのエポキシ接着剤に銀粉が均一に分散されており
、高耐熱性、高接着力、高耐加水分解性、超高純度性、
低発熱性、速硬化性、低腐敗性等の優れた特性に加え、
きわめて良好な経済性を備えている。
そして、ペレット2は3本のリード7.8.9のインナ
部およびワイヤ6.6と共に、樹脂封止パンケージ11
により樹脂封止されている。
前記構成に係るNPN接合形トランジスタlにおいて、
エミッタEにI共給された電流はベースBで増幅され、
コレクタCからペレット2の裏面に形成されたAu−S
b合金層5およびAgペースト層10を通してリード9
から取り出される。このとき、ペレット2の裏面のAu
−Sb合金層5とペレットのシリコンとの境界層にンヨ
ソトキーバリアが形成されないため、オーミンク性が低
下されることがない、すなわち、A u −S b合金
層5のsbによりキャリアが確保されるため、半導体(
St)に金属(Au−Sb合金)を接触させた状態であ
っても、半導体表面と金属表面との電子の仕事関数の違
いが抑制され、その結果、ペレット2とAu−Sb合金
層5との境界層においてシリコン(半導体)の中にキャ
リアの少ないショットキーバリアが形成されることはな
い、したがって、コレクタCからは適正に制御された電
流が取り出されることになる。
これに対して、第3図に示されているように、NPN接
合接合子トランジスタ回路り込まれたべレット2の裏面
に金(Au)層5′が蒸着されており、このペレット2
がリード9の先端部に、前記A u 層5 ’をその上
に塗布されたAgペーストFJ10に接着されてボンデ
ィングされでいるトランジスタ1′においては、Agペ
ーストJilOにV族元素によるキャリアが無いため、
シリコン(半導体)に金(金属)を接触させた状態にな
り、半導体表面と金R表面との電子の仕事関数の違いに
よってペレットのシリコン層とA u Ji 5 ’と
の境界層5’aでシリコン(半導体)の中にキャリアの
少ないシゴットキーバリアが形成される。その結果、オ
ーミック性が低下するため、コレクタCの抵抗が増加し
、特性が劣化してしまう。
次に、本発明の一実施例である前記構成に係るNPN接
合接合子トランジスタ造方法を説明する。
まず、所謂前工程(図示せず)において、ペレット2に
はNPN接合形トランジスタ回路3が半導体ウェハの形
態にて作り込まれる。
続いて、半導体ウェハはその裏面がエツチング処理によ
り適度に除去され、そのエツチング処理された裏面には
A u −S b合金層が、フラッシュ蒸着法、多源蒸
着法、分子線エビタキャル法、イオンブレーティング法
等のような適当な薄i成形技術(図示せず)を使用され
て蒸着される。そして、蒸着後、385℃の加熱処理に
よりA u −Sb蒸H層は合金化される。Au−Sb
合金層が被着された半導体ウェハは所定の大きさのペレ
ットにダイシングされる。
一方、このNPN接合接合子トランジスタ造方法には、
第4図に示されているような多連す゛−ドフレーム21
が使用される。この多連リードフレーム21はコバール
や42アロイ等のような鉄系材料、または燐青銅や無酸
素銅等のよう1x銅系材料が用いられてプレス加工によ
り一体的に形成されており、複数個の単位リードフレー
ム22が横に並べられて−i1に連設されている。但し
、説明は一単位について行われる。
単位リードフレーム22は3本のり一ド7.8.9を備
えており、3本のリード7.8.9は外枠23に直角に
、かつ、互いに平行になるように配されて、各一端にお
いて一体的にそれぞれ突設されている。外枠23には小
孔23aが複数個、長手方向に等間隔に配されて開設さ
れており、この小孔23aはペレットボンディング作業
やワイヤボンディング作業において送り孔として使用さ
れるとともに、トランスファ成形作業においで位置決め
孔として使用されるようになっている。各リード7.8
.9間にはダム部材24が外枠23と平行になるように
配されて一体的に架設されており、ダム部材24の各リ
ード間の部分はトランスファ成形作業において、成形材
料としての樹脂がキャビティーから流れ出すのを防止す
るダム24aを構成するようになっている。そして、各
り一ド7.8.9のダム部材24よりも外枠23寄りの
部分によりアウタリード部7b、8b、9bカを外枠2
3から離反する部分によりインナリード部7a、8a、
9aがそれぞれ実質的に形成されている。インナリード
部7a、8a、9aはその途中部分において拡幅される
ことにより、樹脂封止パッケージ11内において抜は止
め部を構成するように形成されている。
このように構成された多連リードフレーム21には、前
記したように裏面にAu−Sb合金層5を蒸着されたペ
レット2がAgペーストを用いられて、第5図および第
6図に示されているようなペレットボンディング装置に
より各単位リードフレーム毎にボンディングされる。
第5図および第6図に示されているペレットボンディン
グ装置31はペレット2を各単位リードフレーム22の
中央インナリード部9a上にAgペーストを用いてボン
ディングするように構成されており、フィーダ32を備
えている。フィーダ32は多連リードフレーム21を長
手方向について41動自在に保持して、単位リードフレ
ーム22のピッチをもって歩進送りし得るように構成さ
れており、ワイヤボンディング装置におけるフィーダと
接続されるようになっている。フィーダ32の一端部に
はローダ33が設備されており、ローダ33はラック等
に収容された多連リードフレーム21をフィーダ32上
に1枚宛払い出すように構成されている。フィーダ32
の他端部には乾燥装置34が設備されており、乾燥装置
34はインナリード部9aとペレット2とを接着したA
gペースト層を乾燥ないしは硬化させるように構成され
ている。
フィーダ32の片脇にはボンディング材料としてのAg
ペーストをインナリード部9a上に供給するためのAg
ペースト供給装置35が設備されており、この供給装置
35は注射針のような構造を有するデイスペンサにより
Agペースト3Gをインナリード部9a上、に所定tX
布するように構成されている。Agペースト供給装!3
5と別の位置にはピックアップ装置37が設備されてお
り、ピックアップ装置37はトレー38に収納されてい
るペレット2を1個宛取り出してプリアライメントステ
ージ39にItするように構成されている。さらに、ピ
ンクアップ装置37と別の位置には真空吸着ヘッドのよ
うな構造を有するボンディングヘッド40が設備されて
おり、ボンディングヘッド40はプリアライメントステ
ージ39に移載されたペレット2を真空吸着保持した後
、このペレット2をインナリード部9aに塗布されたA
8ペースト塗布層41上に移載させるように411處さ
れている。
次に、前記構成にかかるペレットボンディング装置によ
るペレットボンディング方法を説明する。
ローダ33によってフィーダ32上に供給された多遮り
一ドフレーム21における先頭の単位リードフレーム2
2が塗布位置に送られて来ると、Agペースト供給装置
35によりインナリード部9a上にAgペースト36が
10〜LOOμm程度の厚さに塗布される。
他方、トレー38に整列されたペレット2はピックアッ
プ装置37によって1個宛ピンクアップされて、プリア
ライメントステージ39に移載される。移載されたペレ
ット2はプリアライメントステージ39上において@緘
的にプリアライメントされる。プリアライメントされた
ペレット2はボンディングヘッド40により真空吸着保
持される。
そして、ローダ33によりフィーダ32上に供給された
多連リードフレーム21における先頭の単位リードフレ
ーム22がボンディングステージ位置に送られて来ると
、ボンディングヘッド4゜に保持されたペレット2はイ
ンナリード部9aに塗布されてなるAgペースト塗布層
41に押し付けられる。このとき、ペレット2はその裏
面に被着されたAu−3b合金層5をAgペースト塗布
層41に接着されて、インナリード部9a上にボンディ
ングされる。
そして、Agペースト塗布層41にAu−5b合金層5
を接着された単位リードフレーム22はフィーダ32の
送りにしたがって、乾燥装置34に送り込まれ、Agペ
ースト塗布層41が乾燥ないしは硬化されることにより
、AgペーストitOが形成される。このAgペースト
層10によりペレット2はインナリード部9a上にオー
ミック状態でボンディングされた伏皿になる。
以降、前記作動が繰り返し実施されることにより、残り
の単位リードフレーム22についてペレット2がボンデ
ィングされて行く。
このようにして、ペレット2がAgペースト層IOおよ
びA u−3b合金層5を介してリード9にボンディン
グされた多連リードフレーム21には、ワイヤボンディ
ング工程(図示せず)において、超音波熱圧着式ワイヤ
ボンディング装置(図示せず)によりワイヤ6.6が各
単位リードフレーム毎にボンディングされる。これによ
り、第7図に示されているように、ペレット2に作り込
まれているNPN接合接合子トランジスタ回路3けるエ
ミソタEの電極Eaおよびベースの電極Baと、左右の
インナリード部7a、8aとの間にはワイヤ6.6がそ
の両端部をそれぞれボンディングされて橋絡される。
これにより、ペレット2に作り込まれているNPN接合
接合子トランジスタ回路3エミソタEおよびベースBが
左右のリード7.8にワイヤ6.6により電気的に接続
された状態になり、コレクタCが中央のリード9にAu
−3b合金層5およびAgペースト層10により電気的
に接続された状態になる。この状態において、コレクタ
C1よ前述したように適正なオーミック性を確保されて
いる。
ペレットおよびワイヤ・ボンディング作業が実施された
単位リードフレームには、各単位リードフレーム毎に樹
脂封止するパッケージl1群が、トランスファ成形装置
(図示せず)を使用されて単位リードフレーム群につい
て同時に成形される。
このパッケージ11により、第8図に示されているよう
に、ペレット2、インナリード部7a18a % 9 
aおよびワイヤ6.6は樹脂封止される。
パッケージ群を成形された多連リードフレームはリード
切断成形工程(図示せず)において、外枠23およびダ
ム24aが切り落とされるとともに、アウタリード部7
b、8b、9bが第9図に示されているような所定の形
状に成形される。
なお、アウタリード部7b、8b、9bについては必要
に応じて、このトランジスタlのソルダビリティ−を高
めるためのはんだ被膜形成処理(図示せず)が適宜実施
される。
前記実施例によれば次の効果が得られる。
(1)NPN接合形トランジスタ回路が作り込まれたペ
レットをリードにAgペーストを用いてボンディングす
る隙、ペレットの裏面にAu−3b合金層を被着してお
き、このA u −S b合金層をAgペーストに接着
することにより、Au−3b合金層とペレットのSLJ
[との壇界にシヨ・ノドキーバリアが形成される現象を
回避して、オーミック性の低下を防止することができる
ため、NPN接合形トランジスタ回路が作り込まれたペ
レットであっても適正なオーミック性を確保しながらA
gペーストを使用してペレットボンデイングすることが
できる。
(2) 前記(1)により、NPN接合接合子トランジ
スタ造においてAgペーストによるベレ・ントボンディ
ング技術を使用することが可能になるため、金材料の低
減化を実現することができるばかりでなく、ペレットボ
ンディング作業の低温度化を実現することにより、リー
ドフレームの酸化や軟化を防止することができる。
(3)前記(2)のリードフレームの酸化や軟化の防止
により、NPN接合接合子トランジスタ造において多連
リードフレームの採用を実現することができるため、そ
のトランジスタについての生産性をより一層高めること
ができる。
〔実施例2〕 第10図は本発明の実施例2であるNPN接合形トラン
ジス!を示す縦断面図である。
本実施例2が前記実施例1と異なる点は、裏面にAu−
3b合金層5を被着されたペレット2力−Agペースト
層の代わりに、はんだベースl目OAによりリード9に
ボンディングされている点にあり、その作用および効果
は前記実施例1と同様である。
〔実施例3〕 第11図は本発明の実施例3であるNPN接合接合子ト
ランジスタす縦断面図である。
本実施例3が前記実施例1と異なる点は、裏面にAu−
3b合金Ji5Aを被着されたペレット2がリード9に
Au−5b合金層5Aを直接的に接合されてボンディン
グされている点にあり、Au−5b合金Jii5Aは1
〜2μmの厚さに被着されている。
この場合、その製造方法においては、前記実施例1にお
けるAgペーストが塗布される工程が省略されることに
なる。
本実施例3においても、Au−3b合金層5Aとペレッ
ト2のSi層との接合界面におけるショットキーバリア
が形成されるのを防止して、オーミック性の低下を防止
することができるため、NPN接合形トランジスタ回路
が作り込まれたペレット2であってもリード9に直接的
にボンディングすることができる。
〔実施例4] 第12図は本発明の実施例4であるハイプリント形半導
体集積回路装置を示す縦断面図である。
本実施例4が前記実施例1と異なる点は、裏面にAu−
3b合金層5を被着されたペレット2Aが、ハイプリン
)形半導体集積回路装置12におけるセラミック基板等
から成るベース13に形成された導体としての配線14
上に、その配線14上に形成されたAgペーストN10
に前記A u −sb合金層5を接着されて、ボンディ
ングされている点にあり、そ作用および効果は前記実施
例1と同様である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、電気抵抗の小さい元素としては、金(Au)を
使用するに限らず、11(Ag)、白金(PL)、アル
ミニウム(A l ) 、銅(Cu)等を使用しでもよ
いし、V族元素としては、アンチモン(Sb)を使用す
るに限らず、燐(P)、砒素(As)を使用してもよい
Au−”Sb合金層等をペレットの裏面に被着する方法
としては、蒸着法を使用するに限らず、CVD法やスパ
ッタリング法、さらには、印刷法等を使用してもよい。
ペレットをリードまたは導体上にボンディングする手段
としては、前記実施例に係るペレットボンディング装置
を使用するに限られないことは、勿論である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるNPN接合接合子ト
ランジスタレットボンディング技術に通用した場合ムこ
ついて説明したが、それに限定されるものではなく、P
NP接合形トランジスタや、その他の電子部品のペレッ
トボンディング技術全般に適用することができる。特に
、本発明はペレットの裏面から4極の一部が取り出され
る形式の電子部品または電子機器に適用して優れた効果
が得られる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
NPN接合形トランジスタ回路が作り込まれたペレット
をリードにAgペーストを用いてボンディングする際、
ペレットの裏面にA u −S h合金層を被着してお
き、このA u −S b合金層をAgペーストに接着
することにより、A u −S b合金層とペレットの
シリコン層との境界にシッフトキーバリアが形式される
現象を回避して、オーミック性の低下を防止することが
できるため、NPN接合形トランジスタ回路が作り込ま
れたペレットであっても適正なオーミック性を確保しな
がらAgペーストを使用してペレットボンディングする
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるNPN接合接合子トラ
ンジスタす縦断面図、 第2図はその拡大部分断面図、 第3図はその作用を説明するための縦断面図、第4図以
降はそのトランジスタの製造方法を示す各説明図であり
、第4図;よそれに使用される多連リードフレームを示
す一部省略平面図、第5図は同じくペレットボンディン
グ装置を示す概略平面図、 第6図はその拡大部分断面図、 第7図はペレットおよびワイヤボンディング後を示す一
部省略平面図、 第8図はパッケージ成形後を示す一部省略平面図、 第9図は製造後のNPN接合接合−1ンジスタの外観を
示す正面図である。 第【0図は本発明の実施例2であるNPN接合接合子ト
ランジスタす縦断面図である。 第11図は本発明の実施例3であるNPN接合接合子ト
ランジスタす縦断面図である。 第12図は本発明の実施例4であるハイブリット形半導
体集積回路装置を示す縦断面図である。 l・・・NPN接合接合子トランジスタ・・・ペレット
、3・・・NPN接合形トランジスタ回路、5.5A・
・・A u−3b合金層(合金層)、6・・・ワイヤ、
7.8.9・・・リード(,1体)、10・・・Agペ
ースト層、10A・・・はんだペースト層、11・・・
樹脂封止パッケージ、12・・・ハイブリット形半導体
集積回路装置、13・・・ベース、14・・・配置!(
導体)、2L−・・多連リードフレーム、22・・・単
位リードフレーム、23・・・外枠、24a・−・ダム
、31・・・ペレットボンディング装置、32・・・フ
ィーダ、33・−・ローダ、34・・・乾燥装置、35
・−・Agペースト供給装置、36・・・Agペースト
、37・・・ピックアップ装置、38・・・トレー、3
9・・・プリアライメントステージ、40−−・ボンデ
ィングヘッド、41・・・Agペースト塗布層。

Claims (1)

  1. 【特許請求の範囲】 1、電子回路が作り込まれているペレットの裏面に、電
    気抵抗の小さい金属とV族元素とを成分にする合金層が
    被着されており、このペレットが導体に前記合金層を導
    体上に形成された銀ペースト層に接着されてボンディン
    グされていることを特徴とする半導体装置。 2、電子回路が作り込まれているペレットの裏面に、電
    気抵抗の小さい金属とV族元素とを成分にする合金層が
    被着されており、このペレットが導体に前記合金層を導
    体上に形成されたはんだペースト層に接着されてボンデ
    ィングされていることを特徴とする半導体装置。 3、電子回路が作り込まれているペレットの裏面に、電
    気抵抗の小さい金属とV族元素とを成分にする合金層が
    被着されており、このペレットが導体に前記合金層を直
    接的に接合されてボンディングされていることを特徴と
    する半導体装置。 4、前記電子回路がNPN接合形トランジスタ回路であ
    り、前記合金層が金−アンチモン合金層であることを特
    徴とする特許請求の範囲第1項または第2項または第3
    項記載の半導体装置。 5、電子回路が作り込まれているペレットの裏面に、電
    気抵抗の小さい金属とV族元素とを成分にする合金が被
    着される工程と、導体上に銀ペーストまたははんだペー
    ストが塗布される工程と、導体上に塗布された前記銀ペ
    ーストまたははんだペースト上に前記被着されて成る合
    金層が接着されることにより、前記導体に前記ペレット
    がボンディングされる工程とを備えていることを特徴と
    する半導体装置の製造方法。 6、電子回路が作り込まれているペレットの裏面に、電
    気抵抗の小さい金属とV族元素とを成分にする合金が被
    着される工程と、前記ペレットが導体上に、ペレット裏
    面に被着されて成る合金層が導体に直接的に接合される
    ことにより、ボンディングされる工程とを備えているこ
    とを特徴とする半導体装置の製造方法。
JP1177356A 1989-07-10 1989-07-10 半導体装置およびその製造方法 Pending JPH0341742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1177356A JPH0341742A (ja) 1989-07-10 1989-07-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1177356A JPH0341742A (ja) 1989-07-10 1989-07-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0341742A true JPH0341742A (ja) 1991-02-22

Family

ID=16029536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1177356A Pending JPH0341742A (ja) 1989-07-10 1989-07-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0341742A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067316A1 (en) * 2001-02-23 2002-08-29 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device to an electrically conductive plate
JP2004510232A (ja) * 2000-09-20 2004-04-02 アコー・ブランズ・インコーポレーテッド コンピュータの物理的セキリュティデバイス
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004510232A (ja) * 2000-09-20 2004-04-02 アコー・ブランズ・インコーポレーテッド コンピュータの物理的セキリュティデバイス
WO2002067316A1 (en) * 2001-02-23 2002-08-29 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device to an electrically conductive plate
US6664134B2 (en) 2001-02-23 2003-12-16 Koninklijke Philips Electronics N.V. Method of mounting a semiconductor device with a eutectic layer
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US8642408B2 (en) Semiconductor device
CN105103272B (zh) 半导体装置的制造方法
US7504733B2 (en) Semiconductor die package
US7683477B2 (en) Semiconductor device including semiconductor chips having contact elements
US7838978B2 (en) Semiconductor device
US8343811B2 (en) Semiconductor device
US8975117B2 (en) Semiconductor device using diffusion soldering
US7682875B2 (en) Method for fabricating a module including a sintered joint
US20160126197A1 (en) Semiconductor device having a stress-compensated chip electrode
US7675146B2 (en) Semiconductor device with leadframe including a diffusion barrier
US20090243079A1 (en) Semiconductor device package
US10325838B2 (en) Semiconductor device fabricated by flux-free soldering
US11615963B2 (en) Electronic device, electronic module and methods for fabricating the same
JP3685659B2 (ja) 半導体装置の製造方法
JPH0341742A (ja) 半導体装置およびその製造方法
US7955873B2 (en) Method of fabricating a semiconductor device
US20260040955A1 (en) Package manufacturable using thermoplastic structure covering a component assembly section without covering a lead section
CN206639791U (zh) 芯片封装器件
JP3826989B2 (ja) 半導体装置およびその製造方法
KR100481926B1 (ko) 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법
JP2007251218A (ja) パワーmosfetの製造方法およびパワーmosfet
JP2000077450A (ja) 半導体装置およびその製造方法
JP2002141454A (ja) パワーmosfet
JP2002124613A (ja) パワーmosfetの製造方法
CN111326571A (zh) 半导体器件和电接触件