JPH0341796A - シロキサンポリイミドのラミネートの形成方法 - Google Patents
シロキサンポリイミドのラミネートの形成方法Info
- Publication number
- JPH0341796A JPH0341796A JP2103218A JP10321890A JPH0341796A JP H0341796 A JPH0341796 A JP H0341796A JP 2103218 A JP2103218 A JP 2103218A JP 10321890 A JP10321890 A JP 10321890A JP H0341796 A JPH0341796 A JP H0341796A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- siloxane polyimide
- copolymer layer
- exposed surface
- copolymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
- H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
- H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Treatments Of Macromolecular Shaped Articles (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(関連する出@)
以下の各特許出願と特許は、本被譲渡人に譲渡され、引
用により本明細書中に包含されている。
用により本明細書中に包含されている。
「迅速な注文設計と独特の検査性能のための集積回路の
封止構成」という標題でC,W、Eichelbcrg
er等による1986年9月26日出願の米国特許出願
筒912,457号: 「マルチチップ集積回路の封止
構成とその方法」という標題のC,W、Eichelb
ergar等に付与された米国特許節4.783゜69
5号; C,W、Eichelberger等による1
986年9月26日出1類の米国特許出願第912.4
58号の継続出願としての1988年8月30日出願の
r重合体フィルム上張りを使用する集積回路チップ封止
のための方法と装置」という標題による米国特許出願第
240.367号; C,W、Elchelberge
r等による1986年9月26日出願の米国特許出願第
912.454号の継続出願としての1988年8月5
日出願のr除去可能な上張りを使用する電子回路と集積
回路チップの検査のための方法と構成Jという標題によ
る米国特許出願第230.654号; 「基板に接合さ
れた素子を除去するための方法と装置」という標題でl
?、J、Wojnarovskl等による1988年9
月27日出願の米国特許出願第249,927号;r高
密度相互連結熱可塑性金型装着物質および溶剤による金
型装着処理」という標題でR,J、Wojnarows
ki等による1989年2月21日出願の米国特許出願
第312゜798号;r高密度相互連結回路の単純化さ
れた修理法」という標題でCjlJIChelberg
er等による1988年12月12日出願の米国特許出
願第283.095号; 「集積回路の検査構成と検査
方法」という標題でH,S、Co1o、 Jr、等によ
る1989年2月3日出願の米国特許出願第305,3
14号; R,J、Wojnarovskl等による1
988年2月16日出願の米国特許出願第156.13
8号の一部継続出願としての1989年2月17日出願
の「接着可能なラミネートを形成するために熱硬化膜を
熱可塑性物質に接着する方法」という標題による米国特
許出願第312,53[)号; 「有機膜から模様付け
するやり方で有機物質を除去する方法」という標題のI
l、S、Co1e、 Jr、等に付与された米国特許第
4,617.085号; 「多重電子回路チップ封止用
に重合体絶縁物の中に接続孔を作る方法」という標題の
C,W、Elchelberger等に付与された米国
特許第4,714,516号;「重合体絶縁物の中に接
続孔を作る方法」という標題のj。
封止構成」という標題でC,W、Eichelbcrg
er等による1986年9月26日出願の米国特許出願
筒912,457号: 「マルチチップ集積回路の封止
構成とその方法」という標題のC,W、Eichelb
ergar等に付与された米国特許節4.783゜69
5号; C,W、Eichelberger等による1
986年9月26日出1類の米国特許出願第912.4
58号の継続出願としての1988年8月30日出願の
r重合体フィルム上張りを使用する集積回路チップ封止
のための方法と装置」という標題による米国特許出願第
240.367号; C,W、Elchelberge
r等による1986年9月26日出願の米国特許出願第
912.454号の継続出願としての1988年8月5
日出願のr除去可能な上張りを使用する電子回路と集積
回路チップの検査のための方法と構成Jという標題によ
る米国特許出願第230.654号; 「基板に接合さ
れた素子を除去するための方法と装置」という標題でl
?、J、Wojnarovskl等による1988年9
月27日出願の米国特許出願第249,927号;r高
密度相互連結熱可塑性金型装着物質および溶剤による金
型装着処理」という標題でR,J、Wojnarows
ki等による1989年2月21日出願の米国特許出願
第312゜798号;r高密度相互連結回路の単純化さ
れた修理法」という標題でCjlJIChelberg
er等による1988年12月12日出願の米国特許出
願第283.095号; 「集積回路の検査構成と検査
方法」という標題でH,S、Co1o、 Jr、等によ
る1989年2月3日出願の米国特許出願第305,3
14号; R,J、Wojnarovskl等による1
988年2月16日出願の米国特許出願第156.13
8号の一部継続出願としての1989年2月17日出願
の「接着可能なラミネートを形成するために熱硬化膜を
熱可塑性物質に接着する方法」という標題による米国特
許出願第312,53[)号; 「有機膜から模様付け
するやり方で有機物質を除去する方法」という標題のI
l、S、Co1e、 Jr、等に付与された米国特許第
4,617.085号; 「多重電子回路チップ封止用
に重合体絶縁物の中に接続孔を作る方法」という標題の
C,W、Elchelberger等に付与された米国
特許第4,714,516号;「重合体絶縁物の中に接
続孔を作る方法」という標題のj。
W、Loughran等に付与された米国特許第4,7
64゜485号;および「重合体物質中に接続孔を作る
ためのレーザービーム走査法」という標題でC1ν。
64゜485号;および「重合体物質中に接続孔を作る
ためのレーザービーム走査法」という標題でC1ν。
Elchelbcrger等による1989年2月14
日出願の米国特許出願第310.489号。
日出願の米国特許出願第310.489号。
(本発明の産業分野)
本発明は重合体絶縁物で多層回路構造物を形成する分野
に関し、特に共重合体絶縁物を使用してこのような構造
物を形成する分野に関する。
に関し、特に共重合体絶縁物を使用してこのような構造
物を形成する分野に関する。
(本発明の背景)
上記の関連特許および特許出願に開示されている内容は
、中には接続孔を、その上には模様付けした金属被覆層
を持っていて、各種の集積回路の接触パッドが回路内で
、相互間で、および外部回路と連結するようにする重合
体絶縁物張り板を使用して多重チップ集積回路を製作す
る方法である。
、中には接続孔を、その上には模様付けした金属被覆層
を持っていて、各種の集積回路の接触パッドが回路内で
、相互間で、および外部回路と連結するようにする重合
体絶縁物張り板を使用して多重チップ集積回路を製作す
る方法である。
要約すれば、その方法は、好ましくはポリイミドである
第一重合体絶縁物層を、基板に配置した集積回路チップ
の上にラミネートすることより成る。
第一重合体絶縁物層を、基板に配置した集積回路チップ
の上にラミネートすることより成る。
従って、接続孔は、模様付けした金属被覆を経て連結さ
れることになる各種の集積回路チップ上の接触部分と整
合状態で、絶縁物層に形成されるのが好ましい。この接
続孔の形成は、関連米国特許第4,617,085号、
第4,714,516号および第4.764.485号
あるいは米国特許出願第310,489号(1989年
2月14日出願)明細書に記載された方法のひとつ、あ
るいは他の任意の適当な方法でレーザー穿孔によるのが
好ましい。その後で、重合体絶縁物層の上に金属被覆を
形成し、望まれる金属被覆パターンを提供すべく模様付
けされる。多層金属被覆パターンを形成するためには、
第一重合体層と第一金属被覆層の上に第二重合体絶縁物
層を形成する。この第二重合体絶縁物層は、好ましくは
シロキサンポリイミド共重合体より成る。このシロキサ
ンポリイミド層の形成後、接続孔はレーザー穿孔され、
第一金属被覆層との電気的接触用の孔を提供する。
れることになる各種の集積回路チップ上の接触部分と整
合状態で、絶縁物層に形成されるのが好ましい。この接
続孔の形成は、関連米国特許第4,617,085号、
第4,714,516号および第4.764.485号
あるいは米国特許出願第310,489号(1989年
2月14日出願)明細書に記載された方法のひとつ、あ
るいは他の任意の適当な方法でレーザー穿孔によるのが
好ましい。その後で、重合体絶縁物層の上に金属被覆を
形成し、望まれる金属被覆パターンを提供すべく模様付
けされる。多層金属被覆パターンを形成するためには、
第一重合体層と第一金属被覆層の上に第二重合体絶縁物
層を形成する。この第二重合体絶縁物層は、好ましくは
シロキサンポリイミド共重合体より成る。このシロキサ
ンポリイミド層の形成後、接続孔はレーザー穿孔され、
第一金属被覆層との電気的接触用の孔を提供する。
その構造物をその後プラズマエツチングし、第二金属被
覆層の析出の前に、破片が総て接続孔から確更に除去さ
れているようにする。第二金属被覆層の模様付は後、シ
ロキサンポリイミド李色縁物の第二層をシロキサンポリ
イミド絶縁物の第−層とその上の金属被覆パターンの上
に形成し、更に相互連結構造としてよい。本発明者の発
見によれば、この肪、第二シロキサンポリイミド層はひ
び割れの外観を呈し、露出表面は皺状または粗い状態と
なる。この表面は、その上への模様付けした金属被覆の
形成が困難になる程に粗い。こうした特質は、このやり
方で相互接触が威される電子系に関して、重大な信頼性
の危惧を生ぜしめる。
覆層の析出の前に、破片が総て接続孔から確更に除去さ
れているようにする。第二金属被覆層の模様付は後、シ
ロキサンポリイミド李色縁物の第二層をシロキサンポリ
イミド絶縁物の第−層とその上の金属被覆パターンの上
に形成し、更に相互連結構造としてよい。本発明者の発
見によれば、この肪、第二シロキサンポリイミド層はひ
び割れの外観を呈し、露出表面は皺状または粗い状態と
なる。この表面は、その上への模様付けした金属被覆の
形成が困難になる程に粗い。こうした特質は、このやり
方で相互接触が威される電子系に関して、重大な信頼性
の危惧を生ぜしめる。
シロキサンポリイミド構造内に模様付けした金属被覆を
持つ、高品質な多層シロキサンポリイミド絶縁物構造の
信頼性ある形成方法が必要とされている。
持つ、高品質な多層シロキサンポリイミド絶縁物構造の
信頼性ある形成方法が必要とされている。
(本発明の目的)
本発明の主たる目的は、絶縁物層にひび割れが生じない
やり方で、構造内に模様付けした金属被覆層を持つ多層
シロキサンポリイミド構造を形成する方法を提供するこ
とである。
やり方で、構造内に模様付けした金属被覆層を持つ多層
シロキサンポリイミド構造を形成する方法を提供するこ
とである。
本発明のもうひとつの目的は、プラズマエツチングされ
ている先のシロキサンポリイミド層に対してそのあと塗
布されたシロキサンポリイミド層を確実に強固に付着さ
せる方法を提供することである。
ている先のシロキサンポリイミド層に対してそのあと塗
布されたシロキサンポリイミド層を確実に強固に付着さ
せる方法を提供することである。
(本発明の要約)
本発明は、上記目的と本明細書から明らかになる他の目
的を達成すべく、第一シロキサンポリイミド層を形成し
、その中に接続孔を形威し、接続孔から破片を除去すべ
く第一シロキサンポリイミド層を処理し、ケイ素、酸素
とフッ素を含有する実質的に無機質の皮膜を除去するた
め第一シロキサンポリイミド共重合体層を酸化ケイ素用
エツチング剤で洗浄してシロキサンポリイミド共重合体
層の無処理のものと実質的に同様な組成を持つ清浄にさ
れた表面状態とし、そして、第一シロキサンポリイミド
共重合体層の上に第二シロキサンポリイミド共重合体層
を形成する工程によりなる。
的を達成すべく、第一シロキサンポリイミド層を形成し
、その中に接続孔を形威し、接続孔から破片を除去すべ
く第一シロキサンポリイミド層を処理し、ケイ素、酸素
とフッ素を含有する実質的に無機質の皮膜を除去するた
め第一シロキサンポリイミド共重合体層を酸化ケイ素用
エツチング剤で洗浄してシロキサンポリイミド共重合体
層の無処理のものと実質的に同様な組成を持つ清浄にさ
れた表面状態とし、そして、第一シロキサンポリイミド
共重合体層の上に第二シロキサンポリイミド共重合体層
を形成する工程によりなる。
この洗浄工程は、実質的に無機質な表面層を作り出した
特定の処理工程とは無関係に、第一シロキサンポリイミ
ド層の表面を第二シロキサンポリイミド層の形成に適切
なものとするのに適当である。
特定の処理工程とは無関係に、第一シロキサンポリイミ
ド層の表面を第二シロキサンポリイミド層の形成に適切
なものとするのに適当である。
(本発明の詳細な説明)
本発明の構成と実施方法並びに他の目的と効果に関して
は、添付の図面とともに以下の記述から最も良く理解さ
れるであろう。
は、添付の図面とともに以下の記述から最も良く理解さ
れるであろう。
第一図では、多層の絶縁体/導体構造は、−船釣に10
で示されている。この構造は、上部面14を持つ基板1
2とその上に配置される金属被覆パターン16より成る
。基板12は、絶縁構造、一つの集積回路チップ、多数
の集積回路チップ、等を含む任意の形態を取ってよい。
で示されている。この構造は、上部面14を持つ基板1
2とその上に配置される金属被覆パターン16より成る
。基板12は、絶縁構造、一つの集積回路チップ、多数
の集積回路チップ、等を含む任意の形態を取ってよい。
望ましい電子系を提供するために、普通は離れて置かれ
た多数の金属質導体より成る金属被覆パターン16は、
望ましいやり方で他の導体と相互連結されなければなら
ない。
た多数の金属質導体より成る金属被覆パターン16は、
望ましいやり方で他の導体と相互連結されなければなら
ない。
前記の関連出願の教示によれば、これは、デュポン・デ
・ニモアス社により販売されているカプトン[F]ポリ
イミドのような絶縁物層を金属被覆層16と基板12の
表面に、そのポリイミドを接着するための熱可塑性接着
剤としてゼネラル・エレクトリック社により販売されて
いるULTEMOポリエーテルイミド樹脂を使用して、
金属被ff116と基板12の上部面14にラミネート
して達成される。この図では、ポリイミドとポリエーテ
ルイミドは単一層30として示されている。それから、
接続孔32のような接続孔を、前記の関連出願と特許に
教示されているやり方でポリイミド30にレーザー穿孔
する。その後、絶縁層30の上部面の上に金属被覆パタ
ーン34を配置する。この金属被覆パターン34は、所
定の方法で模様付けしてもよく、また均一な層を配置し
てから選択的に物質を除去して所望のパターン34を残
してもよい。金属被覆パターン34は、下方に伸びて接
続孔32中に達し金属被M1層16と電気的に接触し層
34を層16に連結する。多層金属被覆相互連結パター
ンが必要な場合には、重合体フィルム30と金属被覆パ
ターン34の上に第二重合体フィルム50を形成する。
・ニモアス社により販売されているカプトン[F]ポリ
イミドのような絶縁物層を金属被覆層16と基板12の
表面に、そのポリイミドを接着するための熱可塑性接着
剤としてゼネラル・エレクトリック社により販売されて
いるULTEMOポリエーテルイミド樹脂を使用して、
金属被ff116と基板12の上部面14にラミネート
して達成される。この図では、ポリイミドとポリエーテ
ルイミドは単一層30として示されている。それから、
接続孔32のような接続孔を、前記の関連出願と特許に
教示されているやり方でポリイミド30にレーザー穿孔
する。その後、絶縁層30の上部面の上に金属被覆パタ
ーン34を配置する。この金属被覆パターン34は、所
定の方法で模様付けしてもよく、また均一な層を配置し
てから選択的に物質を除去して所望のパターン34を残
してもよい。金属被覆パターン34は、下方に伸びて接
続孔32中に達し金属被M1層16と電気的に接触し層
34を層16に連結する。多層金属被覆相互連結パター
ンが必要な場合には、重合体フィルム30と金属被覆パ
ターン34の上に第二重合体フィルム50を形成する。
この第二重合体フィルム50は好ましくは、アリシナ州
フェニックスのヒュルス・アメリカ社から販売されてい
る5PI−129のようなシロキサンポリイミド共重合
体を回転塗布したものである。SP!−129は29%
固形分のダイグライム・キシレン溶液であると考えられ
る。この物質は、清浄なポリイミド層と金属被覆層によ
く付着するので好まれ、カプトン■ポリイミドを基板に
接着させるULTEMOポリエーテルイミド樹脂の軟化
点以下の温度で塗布乾燥されてよく、あとの工程や構造
ともうまくあう。
フェニックスのヒュルス・アメリカ社から販売されてい
る5PI−129のようなシロキサンポリイミド共重合
体を回転塗布したものである。SP!−129は29%
固形分のダイグライム・キシレン溶液であると考えられ
る。この物質は、清浄なポリイミド層と金属被覆層によ
く付着するので好まれ、カプトン■ポリイミドを基板に
接着させるULTEMOポリエーテルイミド樹脂の軟化
点以下の温度で塗布乾燥されてよく、あとの工程や構造
ともうまくあう。
シロキサンポリイミド共重合体層50を二つの工程で形
成することが好ましく、層30と金属被覆34の上に、
購入したままのSr1−129を回転塗布し6μの厚さ
の層をまず形成し乾燥し、さらに第二の6μ厚の皮膜を
回転塗布しこれを乾燥する。その後、200℃で半時間
のベーキング処理をして実質的に全溶剤を確実にこの共
重合体層から除去する。このベーキング工程が終わると
、二つの回転塗布されたシロキサンポリイミド層は一体
化し先に回転塗布された二つの部分間では識別され得る
界面のない単一フィルム50を形成する。しかし、ポリ
イミド層30とシロキサンポリイミド層50との間の界
面40は識別可能なままであるが、シロキサンポリイミ
ドとポリイミドとの間の優れた接着により得られるもの
は、実際上、層たり離を受けない小一連続絶縁体なるも
のである。
成することが好ましく、層30と金属被覆34の上に、
購入したままのSr1−129を回転塗布し6μの厚さ
の層をまず形成し乾燥し、さらに第二の6μ厚の皮膜を
回転塗布しこれを乾燥する。その後、200℃で半時間
のベーキング処理をして実質的に全溶剤を確実にこの共
重合体層から除去する。このベーキング工程が終わると
、二つの回転塗布されたシロキサンポリイミド層は一体
化し先に回転塗布された二つの部分間では識別され得る
界面のない単一フィルム50を形成する。しかし、ポリ
イミド層30とシロキサンポリイミド層50との間の界
面40は識別可能なままであるが、シロキサンポリイミ
ドとポリイミドとの間の優れた接着により得られるもの
は、実際上、層たり離を受けない小一連続絶縁体なるも
のである。
その後、前記の関連出願と特許に教示されているやり方
で、接続孔をこのシロキサンポリイミド絶縁体層にレー
ザー穿孔する。レーザー穿孔工程に続いて1、好ましく
は酸素とCF4 (但し、どちらか一方で十分である
かも知れないが)を含有するプラズマでシロキサンポリ
イミド層をプラズマエツチングし、接続孔中の破片ある
いはレーザー穿孔中に共重合体層50の上部表面に付着
した破片を除去する。
で、接続孔をこのシロキサンポリイミド絶縁体層にレー
ザー穿孔する。レーザー穿孔工程に続いて1、好ましく
は酸素とCF4 (但し、どちらか一方で十分である
かも知れないが)を含有するプラズマでシロキサンポリ
イミド層をプラズマエツチングし、接続孔中の破片ある
いはレーザー穿孔中に共重合体層50の上部表面に付着
した破片を除去する。
本発明以前には、金属被覆パターン54を層50の上と
接続孔52の中に形威し、そして第二シロキサンポリイ
ミド共重合体層を第−層と同じやり方で形成した。不運
なことには、こうして生じた層70は上から見るとひび
割れを示した。このひび割れは層50と70の間の界面
60に主としであると見られたが、このひび割れは得ら
れる構造の長期耐久性に関して重大な信頼性の危惧を引
き起こした。更に、この層の露出表面は望ましくない程
に荒れていた。
接続孔52の中に形威し、そして第二シロキサンポリイ
ミド共重合体層を第−層と同じやり方で形成した。不運
なことには、こうして生じた層70は上から見るとひび
割れを示した。このひび割れは層50と70の間の界面
60に主としであると見られたが、このひび割れは得ら
れる構造の長期耐久性に関して重大な信頼性の危惧を引
き起こした。更に、この層の露出表面は望ましくない程
に荒れていた。
この問題を克服するために、5PI−129の形成され
たままの表面および02/CF4プラズマエツチング後
の5PI−129層の表面を分析してみた。表面分析の
結果は、表の第一と第二列に示されている。明らかに、
プラズマエツチング後の表面は事実上は実質的に無機質
であり、エツチングしない表面と比較して、ケイ素、酸
素およびフッ素の濃度が高くなっている。シロキサンポ
リイミド共重合体層のエツチング後の表面を、希薄なH
Fのようなエツチング剤で約10秒のような短時間洗浄
すると、その無機質皮膜がそのシロキサンポリイミドか
ら除去されることを見いだした。
たままの表面および02/CF4プラズマエツチング後
の5PI−129層の表面を分析してみた。表面分析の
結果は、表の第一と第二列に示されている。明らかに、
プラズマエツチング後の表面は事実上は実質的に無機質
であり、エツチングしない表面と比較して、ケイ素、酸
素およびフッ素の濃度が高くなっている。シロキサンポ
リイミド共重合体層のエツチング後の表面を、希薄なH
Fのようなエツチング剤で約10秒のような短時間洗浄
すると、その無機質皮膜がそのシロキサンポリイミドか
ら除去されることを見いだした。
エツチングされたシロキサンポリイミド層表面のこの洗
浄工程後の表面分析は表の第三列に示されている。明ら
かに、この組成は無処理のシロキサンポリイミド共重合
体のそれと実質的に同じである。
浄工程後の表面分析は表の第三列に示されている。明ら
かに、この組成は無処理のシロキサンポリイミド共重合
体のそれと実質的に同じである。
試料
5PI−129層
SP+−129層
%C%O%N %SL %F
6
7
4
0.5
4
1
8
(Oe CF4プラズ
マエツチング後)
11px−7チング後 68 21 3 10希
薄なHF以外のエツチング剤を用いてもよい。
薄なHF以外のエツチング剤を用いてもよい。
この共重合体にとっては、洗浄溶液が、酸化ケイ素をエ
ツチングするものであることが重要である。
ツチングするものであることが重要である。
しかし、この表面物質をうまく除去する他の溶液を使用
してもよい。
してもよい。
この洗浄工程に続いて、層5oの上に金属被覆層54と
シロキサンポリイミド共重合体層7oを形成した。こう
して生じた構造は、CI定可能な範囲でひび割れは無く
、内部に金属被覆パターン54を持つ強固な一体化した
シロキサンポリイミド共重合体材料を形成した。即ち、
層5oと層7゜との間の界面60は、その元の位置は金
属被覆パターン54の位置から決定可能なものの、消滅
した。それから、接続孔72を層70にレーザー穿孔し
、そしてプラズマエツチング、別のI(F洗浄エツチン
グ、追加の金属被覆層74の付設へと続いた。更に続い
て、金属被覆層とシロキサンポリイミド共重合体層を望
むままに形成してよい。
シロキサンポリイミド共重合体層7oを形成した。こう
して生じた構造は、CI定可能な範囲でひび割れは無く
、内部に金属被覆パターン54を持つ強固な一体化した
シロキサンポリイミド共重合体材料を形成した。即ち、
層5oと層7゜との間の界面60は、その元の位置は金
属被覆パターン54の位置から決定可能なものの、消滅
した。それから、接続孔72を層70にレーザー穿孔し
、そしてプラズマエツチング、別のI(F洗浄エツチン
グ、追加の金属被覆層74の付設へと続いた。更に続い
て、金属被覆層とシロキサンポリイミド共重合体層を望
むままに形成してよい。
結論は、要するに、プラズマエツチングは共重合体のシ
ロキサン成分を分解し除去するよりも早く共重合体のポ
リイミド成分を分解し除去し、このことが、ケイ素と酸
素の濃度が高い無機質表面層を表面に残す原因となる。
ロキサン成分を分解し除去するよりも早く共重合体のポ
リイミド成分を分解し除去し、このことが、ケイ素と酸
素の濃度が高い無機質表面層を表面に残す原因となる。
また、プラズマエツチング工程中に遊離されるフッ素が
シロキサンポリイミド共重合体層の上で反応しSL
O−F結合を形成するとも考えられる。
シロキサンポリイミド共重合体層の上で反応しSL
O−F結合を形成するとも考えられる。
もし、洗浄工程が省略されると、次に形成されるシロキ
サンポリイミド共重合体層の上で粗い表面を発生させる
のはこのケイ素、酸素およびフッ素を含、有する表面層
であると考えられる。
サンポリイミド共重合体層の上で粗い表面を発生させる
のはこのケイ素、酸素およびフッ素を含、有する表面層
であると考えられる。
ひび割れが結果的にシロキサンポリイミド層全体に広が
っているという危惧は別にしても、第二シロキサンポリ
イミド層は平滑というよりむしろ粗く、従って、これで
は、続いての金属被覆層の形成にとって良好な表面を提
供しない。後続のシロキサンポリイミド共重合体層の形
成前に、本発明による洗浄工程が採用されれば、かかる
層は均一で、最初の層と至るところで密着し、平滑な露
出表面を持ち、工程の完結時には、金属被覆層が存7E
シている位置を除いては層間にはっきりした界面のない
実質的に均一なブロックを形成する。
っているという危惧は別にしても、第二シロキサンポリ
イミド層は平滑というよりむしろ粗く、従って、これで
は、続いての金属被覆層の形成にとって良好な表面を提
供しない。後続のシロキサンポリイミド共重合体層の形
成前に、本発明による洗浄工程が採用されれば、かかる
層は均一で、最初の層と至るところで密着し、平滑な露
出表面を持ち、工程の完結時には、金属被覆層が存7E
シている位置を除いては層間にはっきりした界面のない
実質的に均一なブロックを形成する。
5PI−129は、清浄なカプトン[F]ポリイミド層
にも、更にまた清浄な5PI−129層にもよく付着す
るので、第二およびそれに続く絶縁物層にとって望まし
い物質と考えられる。従って、この電子系の使用中の層
剥離の危惧は無い。
にも、更にまた清浄な5PI−129層にもよく付着す
るので、第二およびそれに続く絶縁物層にとって望まし
い物質と考えられる。従って、この電子系の使用中の層
剥離の危惧は無い。
層50のエツチングされた表面の洗浄に希薄なHFを使
用しても信頼性に関する危惧は起こさない。それは、構
造の他の部分がそのHF溶液に不活性であり、集積回路
チップはいずれもすぐにカプセル包装されているからで
ある。一般に、金属被覆層34と54は、金属被覆層と
上下の絶縁体層間の良好な付着を提供するために、最初
のチタン層に続いて銅の厚めの層更にチタンの薄層の順
でスパッタリングされて成るのが好ましい。HF洗浄溶
液は接続孔の底にあるチタンの露出表面を攻撃するであ
ろう。しかし、HF溶液は下にある銅を攻撃することな
く、次の処理工程は露出した金属表面を確実に清浄にす
るための短いパックスバッタリングであり、これは直ち
に1.0OOAのチタン層その上に続いて銅の3.00
0人の厚さの層の順でスパッタリングを受けるので信頼
性に関する危惧は起こさない。このようにして、接続孔
の底から洗浄工程で除去されたチタンは、次のスパッタ
リング工程で補充される。続いて、3−5μの銅を電気
メツキし、その上からもう一度1.0OOA厚のチタン
層をスパッタリングする。
用しても信頼性に関する危惧は起こさない。それは、構
造の他の部分がそのHF溶液に不活性であり、集積回路
チップはいずれもすぐにカプセル包装されているからで
ある。一般に、金属被覆層34と54は、金属被覆層と
上下の絶縁体層間の良好な付着を提供するために、最初
のチタン層に続いて銅の厚めの層更にチタンの薄層の順
でスパッタリングされて成るのが好ましい。HF洗浄溶
液は接続孔の底にあるチタンの露出表面を攻撃するであ
ろう。しかし、HF溶液は下にある銅を攻撃することな
く、次の処理工程は露出した金属表面を確実に清浄にす
るための短いパックスバッタリングであり、これは直ち
に1.0OOAのチタン層その上に続いて銅の3.00
0人の厚さの層の順でスパッタリングを受けるので信頼
性に関する危惧は起こさない。このようにして、接続孔
の底から洗浄工程で除去されたチタンは、次のスパッタ
リング工程で補充される。続いて、3−5μの銅を電気
メツキし、その上からもう一度1.0OOA厚のチタン
層をスパッタリングする。
こうして、本発明による洗浄工程は、得られる多層相互
連結配線構造の一体性と信頼性を高める。
連結配線構造の一体性と信頼性を高める。
この好ましい三層金属構造物においては、チタンの代わ
りにクロムを使用してもよい。更に、その他の望ましい
金属被覆組成物を使用してもよい。
りにクロムを使用してもよい。更に、その他の望ましい
金属被覆組成物を使用してもよい。
もし望ましいのであれば、好ましいとされるSP!−1
29以外のシロキサンポリイミド物質を用いてもよい。
29以外のシロキサンポリイミド物質を用いてもよい。
また、もし望ましいのであれば、NHa HF2 (
フッ化水素アンモニウム)のようなHF以外の酸化ケイ
素エツチング剤を用いてもよい。更に、重合体層70は
層50と異なる組成を持ってよく、共重合体であるより
重合体であってさえよい。
フッ化水素アンモニウム)のようなHF以外の酸化ケイ
素エツチング剤を用いてもよい。更に、重合体層70は
層50と異なる組成を持ってよく、共重合体であるより
重合体であってさえよい。
接続孔から破片を除去するためにプラズマエツチングに
代わるものは、無焦点のエフシマレーザービーム(約1
am程度のかなり大きな直径を持つ)を使用し、確実
に接続孔が遠くこのビームに充分にさらされてきれいに
なるやり方で表面を走査して孔と表面を清掃することで
ある。これは、シロキサン共重合体の暴露された面から
薄層を除去して表面を清掃し、こうしてレーザー穿孔さ
れた接続孔中の残存重合体を除去する。この清掃工程も
また、無処理のシロキサンポリイミド層の表面と比較し
て共重合体の表面の酸素とケイ素の濃度を高くする結果
となる。前記の希薄HF溶液はこの高濃度化物を実質的
に除去するのに効果的である。
代わるものは、無焦点のエフシマレーザービーム(約1
am程度のかなり大きな直径を持つ)を使用し、確実
に接続孔が遠くこのビームに充分にさらされてきれいに
なるやり方で表面を走査して孔と表面を清掃することで
ある。これは、シロキサン共重合体の暴露された面から
薄層を除去して表面を清掃し、こうしてレーザー穿孔さ
れた接続孔中の残存重合体を除去する。この清掃工程も
また、無処理のシロキサンポリイミド層の表面と比較し
て共重合体の表面の酸素とケイ素の濃度を高くする結果
となる。前記の希薄HF溶液はこの高濃度化物を実質的
に除去するのに効果的である。
他のレーザー除去工程は、シロキサンポリイミドに対し
て行われた場合、同様に酸素とケイ素の濃度を高くする
結果となるであろう。このように、シロキサンポリイミ
ドの表面で酸素とケイ素の濃度を高くし、それ故に清浄
化工程を重要なものにせしめる各種の処理法がある。
て行われた場合、同様に酸素とケイ素の濃度を高くする
結果となるであろう。このように、シロキサンポリイミ
ドの表面で酸素とケイ素の濃度を高くし、それ故に清浄
化工程を重要なものにせしめる各種の処理法がある。
本発明の実施を記述するにあたり、シロキサンポリイミ
ド層を特に用いているが、付着阻害層は無機質層を表面
に残す条件下での共重合体のプラズマエツチングによっ
て生じること、そしてこの問題は形成される構造体をそ
の無機質物質用のエツチング剤を用いて清浄にすること
で克服され得ることが判明したことで、本発明は更に広
い応用面を持つと言える。
ド層を特に用いているが、付着阻害層は無機質層を表面
に残す条件下での共重合体のプラズマエツチングによっ
て生じること、そしてこの問題は形成される構造体をそ
の無機質物質用のエツチング剤を用いて清浄にすること
で克服され得ることが判明したことで、本発明は更に広
い応用面を持つと言える。
本発明は、本明細書中である種の好ましい具体例につい
て詳細に記述されているが、多くの変形と変更は同業者
によってなされ得る。従って、本発明の技術的思想の範
囲内の総てのかかる変形と変更は特許請求の範囲に含ま
れる。
て詳細に記述されているが、多くの変形と変更は同業者
によってなされ得る。従って、本発明の技術的思想の範
囲内の総てのかかる変形と変更は特許請求の範囲に含ま
れる。
第一図は、一種の電子系の中で接続をf7J供する多層
の共重合体/金属被覆層の相互連結構造の一部切り取り
透視図である。 12・・・基板、16・・・金属被覆層、30・・・重
合体フィルム、32・・・接続孔、34・・・金属被覆
パターン。
の共重合体/金属被覆層の相互連結構造の一部切り取り
透視図である。 12・・・基板、16・・・金属被覆層、30・・・重
合体フィルム、32・・・接続孔、34・・・金属被覆
パターン。
Claims (1)
- 【特許請求の範囲】 1)第一共重合体層を形成し、第一共重合体層の露出表
面をその共重合体配合のある種の元素を高濃度に含む状
態にさせる条件下で第一共重合体層を処理し、その高濃
度化物を実質的に除去して露出した第一共重合体層の表
面を、その共重合体の無処理面の露出表面状態に実質的
に等しい露出表面状態にするエッチング剤あるいは溶剤
で第一共重合体層の露出表面を洗浄し、そして、第一共
重合体層の露出表面上に第二共重合体層を形成する工程
を含む方法。 2)処理工程の後で、第一共重合体層の高濃度化された
表面が、その処理工程によって導入された少なくとも一
種の元素を含んでいる請求項1記載の方法。 3)第一共重合体層の高濃度化された露出表面が、実質
的に無機質であり、そして、その洗浄工程がその無機物
質を除去するエッチング剤あるいは溶剤を使用する請求
項1記載の方法。 4)処理工程が、第一共重合体層を酸素を含有するプラ
ズマでプラズマエッチングする工程より成る請求項1記
載の方法。 5)プラズマエッチング工程でそのプラズマが更にCF
_4を含有している請求項4記載の方法。 6)プラズマエッチング工程の後で、高濃度化された露
出表面がフッ素を含有する請求項5記載の方法。 7)第一共重合体層がシロキサンポリイミド共重合体で
あり、そのシロキサンポリイミド共重合体のエッチング
されていない層の組成に比較して、露出し高濃度化され
た表面でケイ素、酸素とフッ素の濃度が高くなっている
請求項6記載の方法。 8)洗浄工程が、第一共重合体層の表面を、酸化ケイ素
を除去するエッチング剤あるいは溶剤に露出させる工程
より成る請求項7記載の方法。 9)洗浄用のエッチング剤あるいは溶剤が、有効成分と
してHFを含む請求項7記載の方法。 10)第一シロキサンポリイミド共重合体層を形成し、
シロキサンポリイミド共重合体の無処理面に比較して、
その第一シロキサンポリイミド共重合体層の露出表面を
ケイ素と酸素を高濃度に含む状態にさせるやり方で第一
シロキサンポリイミド共重合体層の露出表面を処理し、
露出した第一シロキサンポリイミド共重合体層の表面を
、酸化ケイ素を除去するエッチング剤あるいは溶剤にて
洗浄し、第一シロキサンポリイミド共重合体層の清浄に
された露出表面の上に第二シロキサンポリイミド共重合
体層を形成する工程を含むシロキサンポリイミドのラミ
ネートを形成する方法。 11)第二シロキサンポリイミド共重合体層を形成する
前に、第一シロキサンポリイミド共重合体層の露出表面
の上に模様付した金属層を形成する工程を更に含む請求
項10記載の方法。 12)処理工程が、酸素含有プラズマでその表面をエッ
チングすることより成る請求項10記載の方法。 13)そのプラズマが更にCF_4を含有している請求
項12記載の方法。 14)洗浄工程が、第一シロキサンポリイミド共重合体
層の高濃度化された表面を、酸化ケイ素を除去するエッ
チング剤あるいは溶剤に露出させる工程より成る請求項
13記載の方法。 15)酸化ケイ素を除去するエッチング剤あるいは溶剤
が、有効成分としてHFを含んでいる請求項14記載の
方法。 16)処理工程が、CF_4含有プラズマでその表面を
エッチングすることより成る請求項10記載の方法。 17)第一シロキサンポリイミド共重合体層を形成し、
露出した第一シロキサンポリイミド共重合体層表面に、
ケイ素と酸素含有物質である実質的に無機質の皮膜を残
すやり方でその露出した表面を処理し、その実質的に無
機質の皮膜を除去して第一シロキサンポリイミド共重合
体層の露出された面をシロキサンポリイミド共重合体の
無処理層のものと実質的に同様な表面組成物の状態にさ
せ、そして、第一シロキサンポリイミド共重合体層の清
浄にされた露出表面の上に第二シロキサンポリイミド共
重合体層を形成する工程を含むシロキサンポリイミド共
重合体のラミネートを形成する方法。 18)無機質の皮膜を除去する工程で、その無機質の皮
膜を除去するエッチング剤でその露出表面を洗浄する工
程より成る請求項17記載の方法。 19)エッチング剤が酸化ケイ素を除去するものである
請求項18記載の方法。 20)エッチング剤が有効成分としてHFを含んでいる
請求項19記載の方法。 21)シロキサンポリイミド共重合体の基体を処理して
その基体の一部を除去するに際し、その処理は、その基
体表面の一部を、シロキサンポリイミド共重合体の無処
理基体に比較して、その共重合体配合のある種の元素の
濃度が高くなった状態にさせる処理であり、そして、表
面のその部分を高濃度化物を実質的に除去する流体で洗
浄する工程を含む方法。 22)処理工程が、プラズマエッチングとレーザ一除去
法より成る群から選ばれる工程である請求項21記載の
方法。 23)処理工程が、その高濃度化層をエッチングするか
あるいは溶解することより成る請求項22記載の方法。 24)洗浄工程が、その高濃度化層をエッチングするか
あるいは溶解することより成る請求項21記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/342,153 US4897153A (en) | 1989-04-24 | 1989-04-24 | Method of processing siloxane-polyimides for electronic packaging applications |
| US342,153 | 1989-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341796A true JPH0341796A (ja) | 1991-02-22 |
| JPH0714113B2 JPH0714113B2 (ja) | 1995-02-15 |
Family
ID=23340586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2103218A Expired - Lifetime JPH0714113B2 (ja) | 1989-04-24 | 1990-04-20 | シロキサンポリイミドのラミネートの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4897153A (ja) |
| JP (1) | JPH0714113B2 (ja) |
| CA (1) | CA2014911A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03167869A (ja) * | 1989-11-20 | 1991-07-19 | American Teleph & Telegr Co <Att> | 製品および電子デバイスの製造方法 |
| US5066357A (en) * | 1990-01-11 | 1991-11-19 | Hewlett-Packard Company | Method for making flexible circuit card with laser-contoured vias and machined capacitors |
| US5137751A (en) * | 1990-03-09 | 1992-08-11 | Amoco Corporation | Process for making thick multilayers of polyimide |
| JP3280394B2 (ja) * | 1990-04-05 | 2002-05-13 | ロックヒード マーティン コーポレーション | 電子装置 |
| US5146303A (en) * | 1990-04-05 | 1992-09-08 | General Electric Company | Compact, thermally efficient focal plane array and testing and repair thereof |
| US5351001A (en) * | 1990-04-05 | 1994-09-27 | General Electric Company | Microwave component test method and apparatus |
| US5200810A (en) * | 1990-04-05 | 1993-04-06 | General Electric Company | High density interconnect structure with top mounted components |
| US5157255A (en) * | 1990-04-05 | 1992-10-20 | General Electric Company | Compact, thermally efficient focal plane array and testing and repair thereof |
| US5236551A (en) * | 1990-05-10 | 1993-08-17 | Microelectronics And Computer Technology Corporation | Rework of polymeric dielectric electrical interconnect by laser photoablation |
| US5157589A (en) * | 1990-07-02 | 1992-10-20 | General Electric Company | Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's |
| JPH06105836B2 (ja) * | 1990-10-05 | 1994-12-21 | 富士通株式会社 | 薄膜多層基板の製造方法 |
| JPH0760821B2 (ja) * | 1991-05-17 | 1995-06-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ポリマー基材の状態調整方法 |
| US5227013A (en) * | 1991-07-25 | 1993-07-13 | Microelectronics And Computer Technology Corporation | Forming via holes in a multilevel substrate in a single step |
| US5544038A (en) * | 1992-09-21 | 1996-08-06 | General Electric Company | Synchronous rectifier package for high-efficiency operation |
| US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
| US5371047A (en) * | 1992-10-30 | 1994-12-06 | International Business Machines Corporation | Chip interconnection having a breathable etch stop layer |
| US5300812A (en) * | 1992-12-09 | 1994-04-05 | General Electric Company | Plasticized polyetherimide adhesive composition and usage |
| US5486235A (en) * | 1993-08-09 | 1996-01-23 | Applied Materials, Inc. | Plasma dry cleaning of semiconductor processing chambers |
| US5432073A (en) * | 1993-09-27 | 1995-07-11 | United Microelectronics Corporation | Method for metal deposition without poison via |
| US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
| US5926359A (en) * | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| US5910255A (en) * | 1996-11-08 | 1999-06-08 | W. L. Gore & Associates, Inc. | Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation |
| US6025256A (en) * | 1997-01-06 | 2000-02-15 | Electro Scientific Industries, Inc. | Laser based method and system for integrated circuit repair or reconfiguration |
| US5851302A (en) * | 1997-02-19 | 1998-12-22 | Vlsi Technology, Inc. | Method for dry etching sidewall polymer |
| US5888884A (en) * | 1998-01-02 | 1999-03-30 | General Electric Company | Electronic device pad relocation, precision placement, and packaging in arrays |
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| US6770322B1 (en) * | 2000-03-03 | 2004-08-03 | Ysi Incorporated | Method of making a platform for use in a sensor in a microfluidic device |
| US6793759B2 (en) * | 2001-10-09 | 2004-09-21 | Dow Corning Corporation | Method for creating adhesion during fabrication of electronic devices |
| JP2005536428A (ja) * | 2002-08-21 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 脆性基板の切断方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5953541A (ja) * | 1982-09-20 | 1984-03-28 | Shin Etsu Chem Co Ltd | 有機高分子成形品の表面改質方法 |
| JPS60260334A (ja) * | 1984-06-07 | 1985-12-23 | 東洋インキ製造株式会社 | 積層体 |
| US4764485A (en) * | 1987-01-05 | 1988-08-16 | General Electric Company | Method for producing via holes in polymer dielectrics |
| US4731156A (en) * | 1987-02-25 | 1988-03-15 | Itt Avionics, A Division Of Itt Corporation | Plasma processes for surface modification of fluoropolymers using ammonia |
-
1989
- 1989-04-24 US US07/342,153 patent/US4897153A/en not_active Expired - Fee Related
-
1990
- 1990-04-19 CA CA002014911A patent/CA2014911A1/en not_active Abandoned
- 1990-04-20 JP JP2103218A patent/JPH0714113B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4897153A (en) | 1990-01-30 |
| CA2014911A1 (en) | 1990-10-24 |
| JPH0714113B2 (ja) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341796A (ja) | シロキサンポリイミドのラミネートの形成方法 | |
| JP3150095B2 (ja) | 多層配線構造の製造方法 | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| JPH0191438A (ja) | 半導体装置 | |
| WO1997022989A1 (en) | Process for single mask c4 solder bump fabrication | |
| US6828228B2 (en) | Methods for fabricating residue-free contact openings | |
| US4235648A (en) | Method for immersion plating very thin films of aluminum | |
| US6117793A (en) | Using silicide cap as an etch stop for multilayer metal process and structures so formed | |
| US6677231B1 (en) | Method for increasing adhesion ability of dielectric material in semiconductor | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| CN100517610C (zh) | 半导体元件的处理方法以及半导体元件的形成方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| KR19990083216A (ko) | 반도체 장치의 제조 방법 | |
| JPH07249867A (ja) | 絶縁膜の表面処理方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH08125016A (ja) | 半導体装置の製造方法 | |
| KR100387761B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| JPH0837371A (ja) | 配線構造体 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| US4498954A (en) | Selective process for etching chromium | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH05109901A (ja) | 多層配線構造を備えた半導体装置及びその製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 |