JPH0341811A

JPH0341811A - デジタル信号処理回路

Info

Publication number: JPH0341811A
Application number: JP17681789A
Authority: JP
Inventors: Shinichi Nakamura; 伸一中村; Masahiro Muramatsu; 雅弘村松
Original assignee: Toshiba Corp; Toshiba Audio Video Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1989-07-07
Filing date: 1989-07-07
Publication date: 1991-02-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、外部操作によってデジタル演算係数を入力
可能なデジタル信号処理回路において、内部ＲＯＭから
のデータを利用して外部入力による係数に種々の異なる
特性を持たせ、例えば音量調′！Ｍに変化を持たせるこ
とができるようにしたデジタル信号処理回路に関する。

（従来の技術）デジタル信号処理回路は、ＲＯＭに書込まれたプログラ
ムに従ってデジタル演算を行い、例えばサウンドプロセ
ッサでは、演算回路（乗算）にフィルタ係数を与えて、
プログラムされた音場効果（サラウンド効果〉を付加し
たり、ビデオブロヒッサでは、輪郭補正等の画質改善演
算が可能である。一方、デジタル信号処理においても、
ユーザーサイドのマニュアル調整機能が必要であり、デ
ジタル演０の係数をユーザーサイドで与えることによっ
て、音ｔＢｔ　、周波数特性、音場効果等をマニュアル
的に変化させる外部操作も可能である。

第５図はプログラムによって自動的にデジタル符号の演
算を行うと共に、その外部操作機能を有したデジタル信
号処理回路を示す。

第５図において、デジタル信号処理回路１は、入力端子
Ｔｉから導入されたディジタル符号が演算回路３に入力
される。演の回路３にはスイッチ１０から係数データｆ
が与えられ、この例では入力デジタル符号と係数データ
ｆとの乗算による出力を出力端子Ｔｏより導出するよう
になっている。

上記係数データｆは、スイッチ１０によって選択出力さ
れる２つの係数ＲＯＭ４．５からの係数データ９．ｈの
いずれか一方が選択される。スイッチ１０は、インスト
ラクションＲＯＭ７からの切換信号ｄにて切換えられる
ようになっている。係数ＲＯＭ４は、上記インストラク
ションＲＯＭ７からの内部アドレス信号Ｏによってアク
セスされ、係数ＲＯＭ５は外部操作に基づく外部アドレ
ス信号βによってアクセスされる。また、係数ＲＯＭ４
はプログラムされた演算の係数データの組から成るテー
ブルが格納され、係数ＲＯＭ５は外部操作によって決定
するｖＩ算の係数データの組から成るテーブルが格納さ
れている。各テーブルは、それぞれ複数種類の演算を行
うために、係数データの組を異なる組合わせで選択し、
それぞれの演算に応じた係数データがアクセルされるよ
うになっている。例えばサウンドプロセッサの場合、音
量調整１周波数特性等の外部操作の種類に対応して複数
組の係数データが選択される。

尚、外部操作によるキー人力手段９からの信号は、各外
部操作（演算の種類）に対応した調整量レジスタ６ｔ　
、６２．６３・・・から成る調整量レジスタ６１〜６３
・・・に外部アドレス信号としてセットされる。また、
調整量レジスタ６１〜６３・・・は、セレクタ８からの
イネーブル信号によって出力の可不可が１．ＩＩ　ｍさ
れ、セレクタ８はインストラクションＲＯＭ７からの選
択信号ｅに基づいて上記イネーブル信号を出力する。

このような構成によれば、インストラクションＲＯＭ７
のプログラムによってブリヒツトされた一定の係数法則
によるプリセット＆１１算と、キー人力手段９の操作に
よって係数が決定されるマニュアル演算を選択づること
ができる。

ところで、キー人力手段９は、その機構によって異なる
が、例えばキーを押している時間、押づ回数あるいはポ
ジションによってアドレス値が変化し、演算係数を変更
することができる。しかし、同じ時間や回数押したとき
のアドレス変化量あるいは同じポジションのアドレス値
は同じである。

第６図は係数ＲＯＭ５に用意された係数テーブルの一例
を示す。この図ではアドレス値に、対して係数データ〈
音量）が一定に変化している。このようなテーブルを読
出ずだ（）では、例えば音（ａ調整を例にすると、弱音
域でも中強音域でも同じ変化特性の音量調整しか行うこ
とができないとづれば、ユーザーとしては、それぞれの
音量域でより繊細な調整ができる操縦性を要望する。

同じアドレス値でも異なる係数を読出し、調整に変化を
持たせたい場合は、レジスタの数を増やづか、特性切換
操作を行う必要があった。

（発明が解決しようとする課題）以上のように、従来のデジタル信号処理回路によれば、
キー操作量に比例した値の変化だけで演算係数が決定さ
れるため、例えば音量調整等のコントロール特性の変化
が１つに限定されてしまうという欠点があった。

また、インストラクションＲＯＭは、スイッチ１０を切
換える信号ｄ及びアドレス信号Ｏ以外に、調整量レジス
タ６１〜６３・・・を選択する信号ｅが必要であり、メ
モリ規模を大きくしなければならない。

この発明は上記問題点を除去し、音量等のコントロール
特性を複数種類の違った特性で変化させることができる
と共に、インストラクションＲＯＭのメモリ容量の削減
を図ることができるデジタル信号処理回路の提供を目的
とする。

［発明の構成］〈課題を解決するための手段〉この発明は、演算処理のためのプログラムが書込まれた
インストラクションＲＯＭと、上記演口処押に必要な１
４０係数を、上記インストラクションＲＯＭからの内部
アドレス信号とは別に外部操作によって与えるため該操
作によって発生する外部アドレス信号をレジストする調
整量レジスタと、演算係数のテーブルを格納し、外部操
作により係数データを与える場合、上記内部アドレス信
号の一部と外部アドレス信号とを結合した結合アドレス
によってアクセスされ、上記外部アドレスにより読出さ
れる係数データの組を上記内部アドレスによって異なる
組合わせで選択可能な係数ＲＯＭとを有することを特徴
とする。

また、第２の発明は、上記調整量レジスタが外部操作の
種類に対応して複数設けられ、これら調整レジスタ群を
、上記内部アドレス信８のうち結合アドレス信号として
使用しないビットにて選択するセレクタを有することを
特徴とする。

（作用）このような構成によれば、内部アドレス信号の一部によ
って、異なる係数データの組を選択することができ、特
性切換の操作やレジスタの数を増えず必要がない。これ
により、例えば音畿調整において、夜間等に弱音量減で
の音量を高分解能で調整し、また、昼間等には中強音量
域での音量を高分解能で調整ことができる。

（実施例）以下、この発明を図示の実施例によって説明する。

第１図はこの発明に係るデジタル信号処理回路の一実施
例を示ず。

第１図において、デジタル信号処理回路１１は、乗算演
算回路１３に端子Ｔ１からデジタル信号を入力し、この
入力信号に係数ＲＯＭ１４からの係数データｆが乗算さ
れた出力デジタル信号を端子Ｔ。

に導出する回路である。係数ＲＯＭ　１４はここでは、
９ビツトのアドレスによってアクセスするものとする。

１７は上記演算回路１３で行う演算プログラムが格納さ
れるインストラクションＲＯＭであり、上記プログラム
に基づく９ビツトの内部アドレス信】３及び各種信号を
発生する。

１９は音母１周波数特性、音場効果等を外部操作によっ
てマニュアル調整するキー人力手段である。

キーパツノ手段１つは、操作の種類に対応して設けられ
た調整量レジスタ群１６＋　、　１６２　、１６３・・
・に、入力をセットできるようになっている。この場合
、キー人力手段１９は、上記係数ＲＯＭ１４をアクセス
可能なアドレスコードを直接入力可能であり、各レジス
タ群１６１　、１６２　、１６３・・・には、この場合
、４ビツトのアドレス信号（以下外部アドレス信号ｂ）
がレジストされる。

調整量レジスタ群１６１〜１６３・・・は、データ結合
回路２１によって、インストラクションＲＯＭ　１７か
らのアドレス信号０のうち上位５ビツトと結合され、９
ビツトの結合アドレス信号となって、スイッチ２０の入
力端子群Ｂに導出される。

スイッチ２０はインストラクションＲＯＭ１７からのア
ドレス信号Ｏを入力端子群Ａに導き、スイッチ２０は、
上記入力端子群Ｂに導かれる結合アドレス信号とのいず
れか一方を選択する。スイッチ２０で選択出力されたア
ドレス信号は、係数ＲＯＭ１４へのアドレス信号となる
。

尚、インストラクションＲＯＭ１７は、制御゛信号ｄを
発生してスイッチ２０を切換１１．ｌＪ御し、選択信号
ｅを発生し、この信号ｅにてセレクタ１８を制御して調
整量レジスタ群１６１〜１６３・・・のいずれかをイネ
ーブル状態にするイネーブル信号を発生させる。

このように構成した実施例の作用を説明する。

第２図は係数ＲＯ・Ｍ１４に格納されたテーブルを示す
。係数ＲＯＭ１４は、内部アドレス信号Ｏのうち、下位
４ビツトのアドレスによって行方向にデータをアクセス
され、上位５ビツトのアドレスによって列方向にデータ
をアクセスされる。この場合、上位５ビツトによる列ア
ドレスのうち、「ＯＯＪ、ｒｏｌＪ、ｒ０２Ｊの３つは
、各列アドレスを行アドレスでスクロールすることによ
って得られ、そのデータ値は、アドレス値の変化に対し
、それぞれ異なる特性で変化している。

また、列アドレスのうち「０３」〜「ＩＦ」は、各独立
のプログラム及び外部操作による調整のためのデータで
ある。

以上のようなテーブルを係数ＲＯＭ１４に格納すること
によって、同種の外部操作でも３つの異なった特性を選
ぶことができる。例λば音量調整の場合、内部アドレス
信号Ｏの上位５ビツトを「００」にする場合と「０１」
にする場合とで、データの変化が異なり、例えば六１分
！能の音量調整を希望する場合は「０１」のアドレスを
選択すればよい。

ここで、結合回路２１から出力される結合アドレス信号
は次のようにして形成される。インストラクションＲＯ
Ｍ１７からの内部アドレス信号は、第２図ａに示１よう
に、９ビツトで構成されている。

ここで、第２図すに示すように、上位５ビツトを残し、
下位４ビツトを切り捨てる。このように切り捨てた残り
ビットは、第２図Ｃに示すように、レジスタ群１６１〜
１６３・・・のいずれかにセットされる外部アドレス信
号すと結合する。これによって、第２図ｄに示すような
、結合アドレス信号が形成される。

第４図は他の実施例を示すブロック図である。

第４図に示す実施例が上記実施例と異なるところは、イ
ンストラクションＲＯＭ１７から出力される内部アドレ
ス信号より切捨てられた上位ビットあるいは下位ピッ・
トを選択信号（ｅ）として用いる回路構成とした点にあ
り、他の構成に変わりはない。従って、第１図の構成要
素と同一のものには同一の符号を付して説明を省略する
。

このような構成により、第２図において同一変化特性の
テーブルを使用するレジスタ１６１〜１６３・・・が１
６個までなら、別にレジスタ選定のコードを、インスト
ラクションＲＯＭ１７内に設ける必要がなくなる。

これにより、本実施例では、プログラムの命令コードの
ビット数が選択信号０分だけ減少することになる。

上記各実施例では、レジスタ群１６１〜１６３・・・を
複数のレジスタで構成したが、機械的にホールドするよ
うにしてもよい。例えば、ロータリ・スイッチやロータ
リ・エンコーダ等でもよい。また、操作機構は、これを
経由することなく、デスク装置、テープレコーダ、ある
いは通信ネットワークから得た操作適であってもよい。

また、セレクタ１８は、上記各実施例では、デコーダに
よってレジスタ１６１〜１６３・・・を個々にイネーブ
ル・ディセーブルのｔ、Ｉｌｌをしているが、各レジス
タの出力から一つ選択するようにしてもよい。データ結
合回路２１は、上記各実施例では、上下結合であるが、
加算器を使用してもよい。データ結合回路２１は、上記
各実施例では□、上下結合であるが、加算器を使用して
もよい。演算回路３の演淳処理は、上記各実施例では、
レベル調整の場合乗算でよく、周波数特性の場合はデジ
タル・フィルタでよく、必要に応じて機能ブロックを構
成すればよい。

［発明の効果］以上説明したようにこの発明によれば、内部アドレスを
利用して、演算回路に供給する係数を変化させることが
でき、１つの外部操作においても種々異なった特性を選
択することができるという効果がある。

【図面の簡単な説明】

第１図はこの発明に係るデジタル信号処理回路の一実施
例を示すブロック図、第２図及び第３図は上記実施例の
動作を示すメモリーテーブル及び動作説明図、第４図は
この発明の他の実施例を示づブロック図、第５図は従来
のデジタル信号処理回路を示すブロック図、第６図は従
来回路の動作を説明するための説明図である。１１・・・ディジタル信号処理回路、１３・・・演Ｑ回路、　　　　　１４・・・係数ＲＯＭ
。１６・・・調整量レジスタ　　　１８・・・セレクタ、
１９・・・キー人力手段、　　　２０・・・スイッチ、
２１・・・データ結合回路、Ｏ・・・内部アドレス信号、ｂ・・・外部アドレス信号。第１図 →　１ミイ１ｉ　４　ヒ″ソトー（０〜Ｆ）第２図

Claims

【特許請求の範囲】

（１）デジタル信号を係数データにて演算処理する演算
回路と、上記演算処理のためのプログラムが書込まれ、該プログ
ラムに基づく各種信号及び内部アドレス信号を発生する
インストラクションＲＯＭと、上記演算処理に必要な係
数データを外部操作によって与えるため該操作によった
外部アドレス信号をレジストする調整量レジスタと、上記係数データのテーブルを格納し、外部操作により係
数データを与える場合、上記内部アドレス信号の一部と
外部アドレス信号とを結合した結合アドレスによつてア
クセスされ、上記外部アドレスにより読出される係数デ
ータの組を上記内部アドレスによって異なる組合わせで
選択可能な係数ＲＯＭとを具備したことを特徴とするデ
ジタル信号処理回路。（２）デジタル信号を係数データ
にて数種類の演算処理を行う演算回路と、上記演算処理のためのプログラムが書込まれ、該プログ
ラムに基づく各種信号及び内部アドレス信号を発生する
インストラクションＲＯＭと、上記複数の演算処理に必
要な係数データをそれぞれの外部操作によって与えるた
め該操作によって発生する外部アドレス信号を、各外部
操作に対応してそれぞれレジストする複数の調整量レジ
スタと、上記係数データのテーブルを格納し、外部操作により係
数データを与える場合、上記内部アドレス信号の一部と
外部アドレス信号とを結合した結合アドレスによってア
クセスされ、上記外部アドレスにより読出される係数デ
ータの組を上記内部アドレスによつて異なる組合わせで
選択可能な係数ＲＯＭと、外部アドレス信号がレジストされた上記いずれかのレジ
スタを、上記内部アドレス信号のうち結合アドレス信号
として使用しないビットにて選択するセレクタとを具備
したことを特徴とするデジタル信号処理回路。