JPH0342570U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案によるピーク検出回路の一実施
例を示す回路図、第２図ａ〜ｆは第１図に示す回
路の各部波形図、第３図は従来のピーク検出回路
を示す回路図、第４図はａ〜ｄは第３図に示す回
路の各部波形図、第５図は第３図に示す回路に供
給する入力信号の波形図である。 ＩＣ_１〜ＩＣ_５は演算増幅器、Ｄ_１〜Ｄ_６はダ
イオード、Ｒ_１〜Ｒ_７は抵抗、Ｃ_１，Ｃ_２はコン
デンサ、Ｘはピーク検出回路。

補正 平２．１０．２５ 図面の簡単な説明を次のように補正する。 明細書第１７頁第３行目〜第４行目の、「第４
図……波形図、」を「第４図ａ〜ｄは第３図に示
す回路の各部波形図、」と補正する。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号を正極入力とする第１の演算増幅器と
   、この第１の演算増幅器における出力側と負極入
   力端との間にカソードが負極入力端側となるよう
   に接続された第１のダイオードと、前記第１の演
   算増幅器の出力側にアノードが接続された第２の
   ダイオードと、この第２のダイオードにおけるカ
   ソード側が正極入力端に接続されると共に、出力
   側がその負極入力端と前記第１の演算増幅器にお
   ける負極入力端に接続された第２の演算増幅器と
   、前記第２のダイオードにおけるカソード側とア
   ース間に接続された抵抗とコンデンサからなる第
   １の直列体と、前記入力信号を正極入力とする第
   ３の演算増幅器と、この第３の演算増幅器におけ
   る出力側と負極入力端との間にアノード側が負極
   入力端側となるように接続された第３のダイオー
   ドと、前記第３の演算増幅器における出力側にカ
   ソード側が接続された第４のダイオードと、この
   第４のダイオードにおけるカソード側が正極入力
   端に接続されると共に、出力側がその負極入力端
   と前記第３の演算増幅器における負極入力端に接
   続された第４の演算増幅器と、前記第４のダイオ
   ードにおけるアノード側とアースとの間に接続さ
   れた抵抗とコンデンサからなり第２のの直列体と
   、前記第１の演算増幅器における出力によりオン
   となつて前記第４の演算増幅器の保持電圧をクリ
   アする第１のトランジスタと、前記第３の演算増
   幅器における出力によりオンとなつて前記第２の
   演算増幅器における保持電圧をクリアする第２の
   トランジスタとによて構成され、前記第１の演算
   増幅器における出力信号の立ち下がりおよび前記
   第４の演算増幅器における出力信号の立ち上がり
   時点を入力信号に対するピーク検出時点とするこ
   とを特徴とするピーク検出回路。