JPH0342679Y2 - - Google Patents

Info

Publication number
JPH0342679Y2
JPH0342679Y2 JP6190881U JP6190881U JPH0342679Y2 JP H0342679 Y2 JPH0342679 Y2 JP H0342679Y2 JP 6190881 U JP6190881 U JP 6190881U JP 6190881 U JP6190881 U JP 6190881U JP H0342679 Y2 JPH0342679 Y2 JP H0342679Y2
Authority
JP
Japan
Prior art keywords
region
base
transistor
electrode
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6190881U
Other languages
Japanese (ja)
Other versions
JPS57173355U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6190881U priority Critical patent/JPH0342679Y2/ja
Publication of JPS57173355U publication Critical patent/JPS57173355U/ja
Application granted granted Critical
Publication of JPH0342679Y2 publication Critical patent/JPH0342679Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案はダーリントントランジスタの改良に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in Darlington transistors.

従来のダーリントントランジスタとしては、第
1図に示す如く夫々のトランジスタのベースエミ
ツタ間に抵抗を接続したものが大部分であつた。
しかし斯るダーリントントランジスタでは利得が
決まるために利得の高い第2図に示す抵抗のない
ダーリントントランジスタの開発が求められてい
る。
Most conventional Darlington transistors have a resistor connected between the base and emitter of each transistor, as shown in FIG.
However, since the gain of such a Darlington transistor is determined, there is a need to develop a resistance-free Darlington transistor as shown in FIG. 2, which has a high gain.

斯るダーリントンの具体的構造を第3図および
第4図に示す。1は共通コレクタ領域を形成する
半導体基板、4,5は第1のトランジスタ2のベ
ースおよびエミツタ領域、6,7は第2のトラン
ジスタ3のベースおよびエミツタ領域、8は第1
および第2のトランジスタ2,3の両ベース領域
4,6を囲む両エミツタ領域5,7と同じ導電型
のガード領域、点線で示す9は第1のトランジス
タ2のベース領域4にオーミツク接触したベース
電極、10は第1のトランジスタ2のエミツタ領
域5と第2のトランジスタ3のベース領域6を接
続する接続電極、11は第2のトランジスタ3の
エミツタ領域7にオーミツク接触したエミツタ電
極である。
The specific structure of such Darlington is shown in FIGS. 3 and 4. 1 is a semiconductor substrate forming a common collector region, 4 and 5 are the base and emitter regions of the first transistor 2, 6 and 7 are the base and emitter regions of the second transistor 3, and 8 is the first transistor 2;
and a guard region of the same conductivity type as both emitter regions 5 and 7 surrounding both base regions 4 and 6 of the second transistors 2 and 3; 9 indicated by a dotted line is a base in ohmic contact with the base region 4 of the first transistor 2; The electrodes 10 are connection electrodes connecting the emitter region 5 of the first transistor 2 and the base region 6 of the second transistor 3, and 11 is an emitter electrode in ohmic contact with the emitter region 7 of the second transistor 3.

斯上のトランジスタでは第4図に点線で示す如
く、第1のトランジスタ2のベース領域4と第2
のトランジスタ3のベース領域6間にあるコレク
タ領域1表面に接続電極10によつてチヤンネル
12が発生し、このチヤンネル抵抗が第1のトラ
ンジスタ2のベースと第2のトランジスタ3のベ
ースを接続するので電流増巾率(hFE)が低下し
て高hFEのダーリントントランジスタを得られな
い欠点があつた。それを防止するために上述した
コレクタ領域1にガード領域8を形成してチヤン
ネル12を停止させることが考えられるが、チヤ
ンネル12とガード領域8により高濃度接合が形
成されて耐圧が劣化する欠点があつた。
In the above transistor, as shown by the dotted line in FIG. 4, the base region 4 of the first transistor 2 and the second
A channel 12 is generated by the connecting electrode 10 on the surface of the collector region 1 between the base regions 6 of the transistors 3, and this channel resistance connects the base of the first transistor 2 and the base of the second transistor 3. The disadvantage was that the current amplification factor (h FE ) was reduced, making it impossible to obtain a high h FE Darlington transistor. In order to prevent this, it is conceivable to form the guard region 8 in the collector region 1 described above to stop the channel 12, but this has the disadvantage that a high concentration junction is formed between the channel 12 and the guard region 8, and the withstand voltage deteriorates. It was hot.

そこで本考案者は両方の欠点を除去するために
第5図に示す如く、両ベース領域4,6間のコレ
クタ領域1にもガード領域8を設け、ガード領域
8にオーミツク接触し基板1表面を被覆する第1
絶縁膜13上に延在され両べーす領域4,6間の
コレクタ領域1表面上まで拡張したシールド電極
14を設けた。更に接続電極10により第1トラ
ンジスタのベース領域4表面に高濃度領域が形成
されるのを防止するために第1トランジスタ2の
ベース領域4全周にオーミツク接触したベース電
極9を設けていた。
Therefore, in order to eliminate both of these drawbacks, the present inventor provided a guard region 8 also in the collector region 1 between both the base regions 4 and 6, as shown in FIG. first coating
A shield electrode 14 is provided which extends over the insulating film 13 and extends to the surface of the collector region 1 between both base regions 4 and 6. Further, in order to prevent the connection electrode 10 from forming a high concentration region on the surface of the base region 4 of the first transistor, a base electrode 9 is provided in ohmic contact with the entire circumference of the base region 4 of the first transistor 2.

しかしながら斯るトランジスタでは第1トラン
ジスタ2のベース領域4はコンタクト用の電極孔
を形成するために小信号用で15〜20μ、大信号で
20〜40μの巾が必要であり、このために第1トラ
ンジスタ2のベース領域4を大きく形成しなくて
はならずペレツト面積の増大に繋がつていた。
However, in such a transistor, the base region 4 of the first transistor 2 is 15 to 20 μm for small signals and 15 to 20 μm for large signals in order to form an electrode hole for contact.
A width of 20 to 40 microns is required, and for this reason, the base region 4 of the first transistor 2 must be formed large, leading to an increase in the pellet area.

本考案は斯点に鑑みてなされたものであり、斯
る欠点を除去したダーリントントランジスタを提
供するものである。以下に第6図を参照して本考
案の一実施例を詳述する。
The present invention has been devised in view of this point, and aims to provide a Darlington transistor that eliminates such drawbacks. An embodiment of the present invention will be described in detail below with reference to FIG.

本考案によるダーリントントランジスタは、共
通コレクタ領域となる半導体基板20と基板20
表面に二重拡散して設けた第1のトランジスタ2
1を構成する第1ベース領域22および第1エミ
ツタ領域23と、第1のトランジスタ21に隣接
して基板20表面に二重拡散して設けた第2トラ
ンジスタ24を構成する第2ベース領域25およ
び第2エミツタ領域26と、基板20表面に設け
第1および第2エミツタ領域23,26と同導電
型で第1および第2ベース領域22,25を夫々
完全に囲むガード領域27と、ガード領域27に
オーミツク接触し基板20表面を被覆するシリコ
ン酸化物の如き第1絶縁膜28上に延在されて両
ベース領域22,25間のコレクタ領域20表面
上まで拡張された第1シールド電極29と、本考
案の特徴とする第1トランジスタ21の第1ベー
ス領域22上の第1絶縁膜28で接続電極33下
に位置する部分に設けた第1ベース領域22とコ
ンタクトしない電気的に独立した第2シールド電
極30と、第1および第2のシールド電極29,
30を含み第1絶縁膜29上に設けたシリコン窒
化膜の如き第2絶縁膜31と、第1のトランジス
タ21の第1ベース領域22にオーミツク接触し
第2絶縁膜31上に延在されるベース電極32
と、第1のトランジスタ21の第1エミツタ領域
23にオーミツク接触し第2絶縁膜31上を延在
して第2のトランジスタ24の第2ベース領域2
5にオーミツク接触する接続電極33と、第2の
トランジスタ24の第2エミツタ領域25にオー
ミツク接触し第2絶縁膜31上に延在されるエミ
ツタ電極34より構成される。
The Darlington transistor according to the present invention has a semiconductor substrate 20 and a substrate 20 serving as a common collector region.
First transistor 2 provided by double diffusion on the surface
1, and a second base region 25 and a second base region 25 that constitute a second transistor 24, which is provided adjacent to the first transistor 21 by double diffusion on the surface of the substrate 20. a second emitter region 26; a guard region 27 provided on the surface of the substrate 20 and having the same conductivity type as the first and second emitter regions 23, 26 and completely surrounding the first and second base regions 22, 25; a first shield electrode 29 extending over a first insulating film 28 such as silicon oxide, which is in ohmic contact with and covering the surface of the substrate 20, and extends onto the surface of the collector region 20 between the base regions 22 and 25; A second electrically independent second base region that does not contact the first base region 22 is provided in a portion of the first insulating film 28 on the first base region 22 of the first transistor 21 located below the connection electrode 33, which is a feature of the present invention. a shield electrode 30, first and second shield electrodes 29,
30, which is in ohmic contact with a second insulating film 31 such as a silicon nitride film provided on the first insulating film 29 and the first base region 22 of the first transistor 21, and extends over the second insulating film 31. Base electrode 32
The second base region 2 of the second transistor 24 is in ohmic contact with the first emitter region 23 of the first transistor 21 and extends over the second insulating film 31.
5, and an emitter electrode 34 which is in ohmic contact with the second emitter region 25 of the second transistor 24 and extends over the second insulating film 31.

斯上の構成に依れば第2シールド電極30は第
1ベース領域22上にあれば良いので、第1ベー
ス領域22の巾を約7μ程度まで狭めることがで
きる。また、第2シールド電極30により接続電
極33の電界はシールドされるので第1ベース領
域22表面に高濃度領域は形成されない。
According to the above configuration, since the second shield electrode 30 only needs to be on the first base region 22, the width of the first base region 22 can be reduced to about 7 μm. Further, since the electric field of the connection electrode 33 is shielded by the second shield electrode 30, no high concentration region is formed on the surface of the first base region 22.

以上に詳述した如く本考案に依れば、ガード領
域および第1,第2シールド電極により高hFE
ダーリントントランジスタを実現できる。また第
2シールド電極をフローテイングさせることによ
り第1トランジスタの第1ベース領域の面積の縮
少も図れ、ペレツトサイズを縮小でき量産に寄与
できる。
As detailed above, according to the present invention, a high h FE Darlington transistor can be realized using the guard region and the first and second shield electrodes. Furthermore, by floating the second shield electrode, the area of the first base region of the first transistor can be reduced, and the pellet size can be reduced, contributing to mass production.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図はダーリントントランジス
タの接続を説明する回路図、第3図および第4図
は従来のダーリントントランジスタを説明する上
面図および第3図−線断面図、第5図は従来
のものを改良したダーリントントランジスタを説
明する断面図、第6図は本考案のダーリントント
ランジスタを説明する断面図である。 主な図番の説明、20は共通コレクタ領域とな
る半導体基板、21,24は第1および第2のト
ランジスタ、22,23は第1ベースおよびエミ
ツタ領域、25,26は第2ベースおよびエミツ
タ領域、27はガード領域、28,31は第1お
よび第2の絶縁膜、29,30は第1および第2
のシールド電極、32はベース電極、33は接続
電極、34はエミツタ電極である。
1 and 2 are circuit diagrams explaining the connection of a Darlington transistor, FIGS. 3 and 4 are a top view and a sectional view taken along the line 3-3 of a conventional Darlington transistor, and FIG. 5 is a circuit diagram of a conventional Darlington transistor. FIG. 6 is a sectional view illustrating the improved Darlington transistor. FIG. 6 is a sectional view illustrating the Darlington transistor of the present invention. Explanation of main figure numbers: 20 is a semiconductor substrate serving as a common collector region, 21 and 24 are first and second transistors, 22 and 23 are first base and emitter regions, and 25 and 26 are second base and emitter regions , 27 are guard regions, 28 and 31 are first and second insulating films, and 29 and 30 are first and second insulating films.
32 is a base electrode, 33 is a connection electrode, and 34 is an emitter electrode.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 共通コレクタ領域となる半導体基板と、第1の
トランジスタを構成する前記基板表面に設けられ
た第1ベースおよびエミツタ領域と、前記第1の
トランジスタに隣接し第2のトランジスタを構成
する前記基板表面に設けられた第2ベースおよび
エミツタ領域と、前記第1および第2ベース領域
を夫々完全に囲む前記エミツタ領域と同導電型の
ガード領域と、前記第1ベース領域にオーミツク
接触したベース電極と、前記第1エミツタ領域と
第2ベース領域を接続する接続電極と、前記第2
エミツタ領域にオーミツク接触したエミツタ電極
と、前記ガード領域にオーミツク接触し前記接続
電極下に絶縁して設けた第1シールド電極とを具
備するダーリントントランジスタに於いて、前記
第1ベース領域上で前記接続電極の下に絶縁して
配置される第2シールド電極を設けたことを特徴
とするダーリントントランジスタ。
A semiconductor substrate serving as a common collector region, a first base and emitter region provided on the surface of the substrate constituting a first transistor, and a first base and emitter region provided on the surface of the substrate adjacent to the first transistor constituting a second transistor. a second base and emitter region provided, a guard region completely surrounding the first and second base regions and having the same conductivity type as the emitter region, a base electrode in ohmic contact with the first base region; a connection electrode connecting the first emitter region and the second base region;
In a Darlington transistor comprising an emitter electrode in ohmic contact with the emitter region, and a first shield electrode in ohmic contact with the guard region and provided insulated below the connection electrode, the connection is made on the first base region. A Darlington transistor characterized in that a second shield electrode is provided below the electrode in an insulated manner.
JP6190881U 1981-04-28 1981-04-28 Expired JPH0342679Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6190881U JPH0342679Y2 (en) 1981-04-28 1981-04-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6190881U JPH0342679Y2 (en) 1981-04-28 1981-04-28

Publications (2)

Publication Number Publication Date
JPS57173355U JPS57173355U (en) 1982-11-01
JPH0342679Y2 true JPH0342679Y2 (en) 1991-09-06

Family

ID=29858121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6190881U Expired JPH0342679Y2 (en) 1981-04-28 1981-04-28

Country Status (1)

Country Link
JP (1) JPH0342679Y2 (en)

Also Published As

Publication number Publication date
JPS57173355U (en) 1982-11-01

Similar Documents

Publication Publication Date Title
JPH0230588B2 (en)
JPH0342679Y2 (en)
JPH034027Y2 (en)
JPH07183309A (en) Semiconductor device
JP3005349B2 (en) Junction type field effect transistor
JPH0132744Y2 (en)
JPH0440274Y2 (en)
JPH0240922A (en) Semiconductor device
JPS6020954Y2 (en) semiconductor equipment
JP2782758B2 (en) Semiconductor integrated circuit
JPS6320125Y2 (en)
JPH079385Y2 (en) Semiconductor integrated circuit device
JP2783888B2 (en) Semiconductor device and manufacturing method thereof
JPS60194562A (en) Semiconductor integrated circuit device
JPS6145863B2 (en)
JPS58105562A (en) Semiconductor device
JPS62183177A (en) semiconductor equipment
JPH0132666B2 (en)
JPH0129795Y2 (en)
JPS60173869A (en) Semiconductor ic device
JPS60153550U (en) Lateral transistor
JP2001189457A (en) Semiconductor device and manufacturing method thereof
JPH088262B2 (en) Semiconductor device
JPH04275432A (en) Semiconductor device
JPS58124953U (en) Semiconductor integrated circuit device