JPH0342679Y2 - - Google Patents
Info
- Publication number
- JPH0342679Y2 JPH0342679Y2 JP6190881U JP6190881U JPH0342679Y2 JP H0342679 Y2 JPH0342679 Y2 JP H0342679Y2 JP 6190881 U JP6190881 U JP 6190881U JP 6190881 U JP6190881 U JP 6190881U JP H0342679 Y2 JPH0342679 Y2 JP H0342679Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- transistor
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はダーリントントランジスタの改良に関
する。
する。
従来のダーリントントランジスタとしては、第
１図に示す如く夫々のトランジスタのベースエミ
ツタ間に抵抗を接続したものが大部分であつた。
しかし斯るダーリントントランジスタでは利得が
決まるために利得の高い第２図に示す抵抗のない
ダーリントントランジスタの開発が求められてい
る。
１図に示す如く夫々のトランジスタのベースエミ
ツタ間に抵抗を接続したものが大部分であつた。
しかし斯るダーリントントランジスタでは利得が
決まるために利得の高い第２図に示す抵抗のない
ダーリントントランジスタの開発が求められてい
る。
斯るダーリントンの具体的構造を第３図および
第４図に示す。１は共通コレクタ領域を形成する
半導体基板、４，５は第１のトランジスタ２のベ
ースおよびエミツタ領域、６，７は第２のトラン
ジスタ３のベースおよびエミツタ領域、８は第１
および第２のトランジスタ２，３の両ベース領域
４，６を囲む両エミツタ領域５，７と同じ導電型
のガード領域、点線で示す９は第１のトランジス
タ２のベース領域４にオーミツク接触したベース
電極、１０は第１のトランジスタ２のエミツタ領
域５と第２のトランジスタ３のベース領域６を接
続する接続電極、１１は第２のトランジスタ３の
エミツタ領域７にオーミツク接触したエミツタ電
極である。
第４図に示す。１は共通コレクタ領域を形成する
半導体基板、４，５は第１のトランジスタ２のベ
ースおよびエミツタ領域、６，７は第２のトラン
ジスタ３のベースおよびエミツタ領域、８は第１
および第２のトランジスタ２，３の両ベース領域
４，６を囲む両エミツタ領域５，７と同じ導電型
のガード領域、点線で示す９は第１のトランジス
タ２のベース領域４にオーミツク接触したベース
電極、１０は第１のトランジスタ２のエミツタ領
域５と第２のトランジスタ３のベース領域６を接
続する接続電極、１１は第２のトランジスタ３の
エミツタ領域７にオーミツク接触したエミツタ電
極である。
斯上のトランジスタでは第４図に点線で示す如
く、第１のトランジスタ２のベース領域４と第２
のトランジスタ３のベース領域６間にあるコレク
タ領域１表面に接続電極１０によつてチヤンネル
１２が発生し、このチヤンネル抵抗が第１のトラ
ンジスタ２のベースと第２のトランジスタ３のベ
ースを接続するので電流増巾率（hFE）が低下し
て高hFEのダーリントントランジスタを得られな
い欠点があつた。それを防止するために上述した
コレクタ領域１にガード領域８を形成してチヤン
ネル１２を停止させることが考えられるが、チヤ
ンネル１２とガード領域８により高濃度接合が形
成されて耐圧が劣化する欠点があつた。
く、第１のトランジスタ２のベース領域４と第２
のトランジスタ３のベース領域６間にあるコレク
タ領域１表面に接続電極１０によつてチヤンネル
１２が発生し、このチヤンネル抵抗が第１のトラ
ンジスタ２のベースと第２のトランジスタ３のベ
ースを接続するので電流増巾率（hFE）が低下し
て高hFEのダーリントントランジスタを得られな
い欠点があつた。それを防止するために上述した
コレクタ領域１にガード領域８を形成してチヤン
ネル１２を停止させることが考えられるが、チヤ
ンネル１２とガード領域８により高濃度接合が形
成されて耐圧が劣化する欠点があつた。
そこで本考案者は両方の欠点を除去するために
第５図に示す如く、両ベース領域４，６間のコレ
クタ領域１にもガード領域８を設け、ガード領域
８にオーミツク接触し基板１表面を被覆する第１
絶縁膜１３上に延在され両べーす領域４，６間の
コレクタ領域１表面上まで拡張したシールド電極
１４を設けた。更に接続電極１０により第１トラ
ンジスタのベース領域４表面に高濃度領域が形成
されるのを防止するために第１トランジスタ２の
ベース領域４全周にオーミツク接触したベース電
極９を設けていた。
第５図に示す如く、両ベース領域４，６間のコレ
クタ領域１にもガード領域８を設け、ガード領域
８にオーミツク接触し基板１表面を被覆する第１
絶縁膜１３上に延在され両べーす領域４，６間の
コレクタ領域１表面上まで拡張したシールド電極
１４を設けた。更に接続電極１０により第１トラ
ンジスタのベース領域４表面に高濃度領域が形成
されるのを防止するために第１トランジスタ２の
ベース領域４全周にオーミツク接触したベース電
極９を設けていた。
しかしながら斯るトランジスタでは第１トラン
ジスタ２のベース領域４はコンタクト用の電極孔
を形成するために小信号用で15〜20μ、大信号で
20〜40μの巾が必要であり、このために第１トラ
ンジスタ２のベース領域４を大きく形成しなくて
はならずペレツト面積の増大に繋がつていた。
ジスタ２のベース領域４はコンタクト用の電極孔
を形成するために小信号用で15〜20μ、大信号で
20〜40μの巾が必要であり、このために第１トラ
ンジスタ２のベース領域４を大きく形成しなくて
はならずペレツト面積の増大に繋がつていた。
本考案は斯点に鑑みてなされたものであり、斯
る欠点を除去したダーリントントランジスタを提
供するものである。以下に第６図を参照して本考
案の一実施例を詳述する。
る欠点を除去したダーリントントランジスタを提
供するものである。以下に第６図を参照して本考
案の一実施例を詳述する。
本考案によるダーリントントランジスタは、共
通コレクタ領域となる半導体基板２０と基板２０
表面に二重拡散して設けた第１のトランジスタ２
１を構成する第１ベース領域２２および第１エミ
ツタ領域２３と、第１のトランジスタ２１に隣接
して基板２０表面に二重拡散して設けた第２トラ
ンジスタ２４を構成する第２ベース領域２５およ
び第２エミツタ領域２６と、基板２０表面に設け
第１および第２エミツタ領域２３，２６と同導電
型で第１および第２ベース領域２２，２５を夫々
完全に囲むガード領域２７と、ガード領域２７に
オーミツク接触し基板２０表面を被覆するシリコ
ン酸化物の如き第１絶縁膜２８上に延在されて両
ベース領域２２，２５間のコレクタ領域２０表面
上まで拡張された第１シールド電極２９と、本考
案の特徴とする第１トランジスタ２１の第１ベー
ス領域２２上の第１絶縁膜２８で接続電極３３下
に位置する部分に設けた第１ベース領域２２とコ
ンタクトしない電気的に独立した第２シールド電
極３０と、第１および第２のシールド電極２９，
３０を含み第１絶縁膜２９上に設けたシリコン窒
化膜の如き第２絶縁膜３１と、第１のトランジス
タ２１の第１ベース領域２２にオーミツク接触し
第２絶縁膜３１上に延在されるベース電極３２
と、第１のトランジスタ２１の第１エミツタ領域
２３にオーミツク接触し第２絶縁膜３１上を延在
して第２のトランジスタ２４の第２ベース領域２
５にオーミツク接触する接続電極３３と、第２の
トランジスタ２４の第２エミツタ領域２５にオー
ミツク接触し第２絶縁膜３１上に延在されるエミ
ツタ電極３４より構成される。
通コレクタ領域となる半導体基板２０と基板２０
表面に二重拡散して設けた第１のトランジスタ２
１を構成する第１ベース領域２２および第１エミ
ツタ領域２３と、第１のトランジスタ２１に隣接
して基板２０表面に二重拡散して設けた第２トラ
ンジスタ２４を構成する第２ベース領域２５およ
び第２エミツタ領域２６と、基板２０表面に設け
第１および第２エミツタ領域２３，２６と同導電
型で第１および第２ベース領域２２，２５を夫々
完全に囲むガード領域２７と、ガード領域２７に
オーミツク接触し基板２０表面を被覆するシリコ
ン酸化物の如き第１絶縁膜２８上に延在されて両
ベース領域２２，２５間のコレクタ領域２０表面
上まで拡張された第１シールド電極２９と、本考
案の特徴とする第１トランジスタ２１の第１ベー
ス領域２２上の第１絶縁膜２８で接続電極３３下
に位置する部分に設けた第１ベース領域２２とコ
ンタクトしない電気的に独立した第２シールド電
極３０と、第１および第２のシールド電極２９，
３０を含み第１絶縁膜２９上に設けたシリコン窒
化膜の如き第２絶縁膜３１と、第１のトランジス
タ２１の第１ベース領域２２にオーミツク接触し
第２絶縁膜３１上に延在されるベース電極３２
と、第１のトランジスタ２１の第１エミツタ領域
２３にオーミツク接触し第２絶縁膜３１上を延在
して第２のトランジスタ２４の第２ベース領域２
５にオーミツク接触する接続電極３３と、第２の
トランジスタ２４の第２エミツタ領域２５にオー
ミツク接触し第２絶縁膜３１上に延在されるエミ
ツタ電極３４より構成される。
斯上の構成に依れば第２シールド電極３０は第
１ベース領域２２上にあれば良いので、第１ベー
ス領域２２の巾を約7μ程度まで狭めることがで
きる。また、第２シールド電極３０により接続電
極３３の電界はシールドされるので第１ベース領
域２２表面に高濃度領域は形成されない。
１ベース領域２２上にあれば良いので、第１ベー
ス領域２２の巾を約7μ程度まで狭めることがで
きる。また、第２シールド電極３０により接続電
極３３の電界はシールドされるので第１ベース領
域２２表面に高濃度領域は形成されない。
以上に詳述した如く本考案に依れば、ガード領
域および第１，第２シールド電極により高hFEの
ダーリントントランジスタを実現できる。また第
２シールド電極をフローテイングさせることによ
り第１トランジスタの第１ベース領域の面積の縮
少も図れ、ペレツトサイズを縮小でき量産に寄与
できる。
域および第１，第２シールド電極により高hFEの
ダーリントントランジスタを実現できる。また第
２シールド電極をフローテイングさせることによ
り第１トランジスタの第１ベース領域の面積の縮
少も図れ、ペレツトサイズを縮小でき量産に寄与
できる。
第１図および第２図はダーリントントランジス
タの接続を説明する回路図、第３図および第４図
は従来のダーリントントランジスタを説明する上
面図および第３図−線断面図、第５図は従来
のものを改良したダーリントントランジスタを説
明する断面図、第６図は本考案のダーリントント
ランジスタを説明する断面図である。 主な図番の説明、２０は共通コレクタ領域とな
る半導体基板、２１，２４は第１および第２のト
ランジスタ、２２，２３は第１ベースおよびエミ
ツタ領域、２５，２６は第２ベースおよびエミツ
タ領域、２７はガード領域、２８，３１は第１お
よび第２の絶縁膜、２９，３０は第１および第２
のシールド電極、３２はベース電極、３３は接続
電極、３４はエミツタ電極である。
タの接続を説明する回路図、第３図および第４図
は従来のダーリントントランジスタを説明する上
面図および第３図−線断面図、第５図は従来
のものを改良したダーリントントランジスタを説
明する断面図、第６図は本考案のダーリントント
ランジスタを説明する断面図である。 主な図番の説明、２０は共通コレクタ領域とな
る半導体基板、２１，２４は第１および第２のト
ランジスタ、２２，２３は第１ベースおよびエミ
ツタ領域、２５，２６は第２ベースおよびエミツ
タ領域、２７はガード領域、２８，３１は第１お
よび第２の絶縁膜、２９，３０は第１および第２
のシールド電極、３２はベース電極、３３は接続
電極、３４はエミツタ電極である。
Claims (1)
- 共通コレクタ領域となる半導体基板と、第１の
トランジスタを構成する前記基板表面に設けられ
た第１ベースおよびエミツタ領域と、前記第１の
トランジスタに隣接し第２のトランジスタを構成
する前記基板表面に設けられた第２ベースおよび
エミツタ領域と、前記第１および第２ベース領域
を夫々完全に囲む前記エミツタ領域と同導電型の
ガード領域と、前記第１ベース領域にオーミツク
接触したベース電極と、前記第１エミツタ領域と
第２ベース領域を接続する接続電極と、前記第２
エミツタ領域にオーミツク接触したエミツタ電極
と、前記ガード領域にオーミツク接触し前記接続
電極下に絶縁して設けた第１シールド電極とを具
備するダーリントントランジスタに於いて、前記
第１ベース領域上で前記接続電極の下に絶縁して
配置される第２シールド電極を設けたことを特徴
とするダーリントントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190881U JPH0342679Y2 (ja) | 1981-04-28 | 1981-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190881U JPH0342679Y2 (ja) | 1981-04-28 | 1981-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57173355U JPS57173355U (ja) | 1982-11-01 |
| JPH0342679Y2 true JPH0342679Y2 (ja) | 1991-09-06 |
Family
ID=29858121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6190881U Expired JPH0342679Y2 (ja) | 1981-04-28 | 1981-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342679Y2 (ja) |
-
1981
- 1981-04-28 JP JP6190881U patent/JPH0342679Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57173355U (ja) | 1982-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0230588B2 (ja) | ||
| JPH034027Y2 (ja) | ||
| US5420457A (en) | Lateral high-voltage PNP transistor | |
| JP3005349B2 (ja) | 接合型電界効果トランジスタ | |
| JPH0132744Y2 (ja) | ||
| JPH0440274Y2 (ja) | ||
| JPH0240922A (ja) | 半導体装置 | |
| JPS6020954Y2 (ja) | 半導体装置 | |
| JP2782758B2 (ja) | 半導体集積回路 | |
| JPS6320125Y2 (ja) | ||
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60194562A (ja) | 半導体集積回路装置 | |
| JPS6145863B2 (ja) | ||
| JPS58105562A (ja) | 半導体装置 | |
| JPS62183177A (ja) | 半導体装置 | |
| JPH0132666B2 (ja) | ||
| JPS60173869A (ja) | 半導体集積回路装置 | |
| JP2676958B2 (ja) | 縦型電界効果トランジスタ | |
| JPS6138198Y2 (ja) | ||
| JPS60153550U (ja) | ラテラル型トランジスタ | |
| JP2001189457A (ja) | 半導体装置及びその製造方法 | |
| JPS5846461U (ja) | 半導体集積回路装置 | |
| JPH088262B2 (ja) | 半導体装置 | |
| JPH04275432A (ja) | 半導体装置 |