JPH0342831A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0342831A
JPH0342831A JP17850289A JP17850289A JPH0342831A JP H0342831 A JPH0342831 A JP H0342831A JP 17850289 A JP17850289 A JP 17850289A JP 17850289 A JP17850289 A JP 17850289A JP H0342831 A JPH0342831 A JP H0342831A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
silicon oxide
film layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17850289A
Other languages
English (en)
Inventor
Kazuyoshi Hirakawa
一喜 平河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17850289A priority Critical patent/JPH0342831A/ja
Publication of JPH0342831A publication Critical patent/JPH0342831A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の保護膜の構造に関する。
〔従来の技術] 従来の半導体装置の保護膜の構造は、シリコン酸化膜、
燐を含んだシリコン酸化膜、プラズマシリコン窒化膜、
あるいは、それ等の積層膜を有する構造であった。特に
、半導体装置の1li4湿性向上のため、プラズマシリ
コン窒化膜が用いられていた。
[発明が解決しようとする課題] しかし、前述の従来技術では、IEDM  86の” 
1 、0 a m  CuO2PROC:ESS FO
RHIGHLY STABLETERA−OHM PO
LYSILICON LOAD IMb SRAM ”
に記載されているように、より高抵抗を得るために薄い
多結晶シリコンを用いると、プラズマシリコン窒化膜中
の水素が多結晶シリコンに入り、わずかな外部印加電圧
により、抵抗値が大きく変動するという問題点を有する
そこで本発明はこのような問題点を解決するちので、そ
の目的とするところは、半導体装置の到湿性向上のため
プラズマシリコン窒化膜を用いても、高抵抗多結晶シリ
コンの抵抗値が外部印加電圧により、変動しない半導体
装置を提供するところにある。
〔課題を解決するための手段1 本発明の半導体装置は、半導体基板上に形成された高抵
抗多結晶シリコン上に、イオン打ち込みにより生成され
た不対電子をちつシリコン絶縁膜層があり、その上にプ
ラズマシリコン窒化膜層があることを特徴とする。
[作 用1 本発明の上記の構成によれば、不活性元素をシリコン酸
化膜にイオン打ち込みを行うことにより、5i−3i、
5i−0、及び5i−0−Hの結合を切り、前記シリコ
ン酸化膜中の不対電子密度を増加させることによって、
プラズマシリコン窒化膜生成時の水素、及びプラズマシ
リコン窒化膜中より拡散する水素を前記シリコン酸化膜
中に捕獲することができる。従って、プラズマシリコン
窒化膜を半導体装置の保護膜として用いても、外部印加
電圧による高抵抗多結晶シリコンの抵抗値の変動は生じ
ない。
[実 施 例] 第1図は、本発明の実施例における半導体装置の断面図
を示す、101は、シリコン基板、102はシリコン酸
化膜、103は高抵抗多結晶シリコン、104はN型多
結晶シリコン、105は層間絶縁膜、106はアルミニ
ウム配線層、】07はシリコン酸化膜、108は不対電
子を6つシリコン酸化膜、109はプラズマシリコン窒
化膜である0本実施例のように、高抵抗多結晶シリコン
を覆うように不対電子をもつシリコン酸化膜108があ
る為に、プラズマシリコン窒化膜109がらの水素は、
捕獲され、高抵抗多結晶シリコン103まで拡散しない
次に、本発明の製造方法について説明する。まず、シリ
コン基板l○】に、シリコン酸化膜102を形成した後
に、CVD法により多結晶シリコンを1000^蒸着し
、所望の箇所にイオン打ち込みにより、燐を4 X 1
0 ”cm−”打ち込み、高抵抗多結晶シリコン103
、N型多結晶シリコン104をそれぞれ作り、所望の形
状に加工したのち、その上に、CVD法により燐を含む
シリコン酸化膜を堆積し、層間絶縁膜105を形成した
後、拡散炉を用いてアニールを行い、不純物を活性化す
る0次に、所望の箇所に、コンタクトホールを形成した
後に、スパッター法によりアルミニウムを堆積し、所望
の形状に加工し、アルミニウム配線層106を作り、水
素雰囲気中で、シンターを行う0以上で半導体素子およ
び相互配線が作られる。最後に、保護膜として、まず、
CVD法によりシリコン酸化膜を4000人堆積した後
、アルゴンイオンを150Keyで、lXl0”cm−
”打ち込み、シリコン酸化膜107と不対電子をもつシ
リコン酸化膜108を作り、次に、プラズマCVD法を
用いて、プラズマシリコン窒化膜109を、5ooo^
形成する0以上の工程を経て、本発明の半導体装置が完
成する。上記実流例の方法によれば、イオン打ち込みに
よりシリコン酸化膜の上部の約0.2μmに、約5X1
0”cm−”の不活性ガスが存在し、不対電子も、同等
存在する。一般に、装置やガス流量などにもよるが、4
00℃前後で堆積されるプラズマシリコン窒化膜から、
通常約10 ”c m’−”の水素が拡散する。しかし
、イオン打ち込みにより生成された不対電子濃度が高い
ために、その水素の多くは捕獲される。
上記実施例では、アルミニウム配線上に、シリコン酸化
膜を用いたが、可動イオンによる汚染を防止するために
、燐を含んだシリコン酸化膜を用いても、同等の効果が
得られる。さらには、アルゴンイオンを打ち込んだが、
他の不活性元素、あるいは、耐湿性に影響を与えない砒
素や硼素を用いても同等の効果が得られる1本発明の趣
旨を逸脱しない範囲において、種々変更可能な事は言う
までもない。
[発明の効果1 以上述べたように本発明によれば、保護膜としてイオン
打ち込みにより生成された不対電子をもつシリコン酸化
膜を用いることにより、プラズマシリコン窒化膜を積層
しても、水素による外部印加電圧による高抵抗多結晶シ
リコンの抵抗値の変動が生じないという効果を有する。
【図面の簡単な説明】
第1図は、本発明の半導体装置の一実施例を示す主要断
面図。 101  ・ 02 103 ・ l ○ 4 ・ 105  ・ 106 ・ 07 08 109  ・ シリコン基板 シリコン酸化膜 高抵抗多結晶シリコン N型多結晶シリコン 層間絶縁膜 アルミニウム配線層 シリコン酸化膜 不対電子をもつシリコン酸化膜 プラズマシリコン窒化膜 /D/ 俤 田

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上に形成された高抵抗多結晶シリコン
    上に、イオン打ち込みにより生成された不対電子をもつ
    シリコン絶縁膜層があり、その上にプラズマシリコン窒
    化膜層があることを特徴とする半導体装置。
  2. (2)前記シリコン絶縁膜層は、シリコン酸化膜層ある
    いは燐を含んだシリコン酸化膜層からなることを特徴と
    する請求項1記載の半導体装置。
  3. (3)前記イオン打ち込みにより注入される不純物は、
    不活性元素、硼素、あるいは、砒素であることを特徴と
    する請求項1記載の半導体装置。
JP17850289A 1989-07-11 1989-07-11 半導体装置 Pending JPH0342831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17850289A JPH0342831A (ja) 1989-07-11 1989-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17850289A JPH0342831A (ja) 1989-07-11 1989-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0342831A true JPH0342831A (ja) 1991-02-25

Family

ID=16049587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17850289A Pending JPH0342831A (ja) 1989-07-11 1989-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0342831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500553A (en) * 1992-08-12 1996-03-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500553A (en) * 1992-08-12 1996-03-19 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes
US5956592A (en) * 1992-08-12 1999-09-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes

Similar Documents

Publication Publication Date Title
US4961103A (en) Semiconductor device having polycrystalline silicon resistor
US5278099A (en) Method for manufacturing a semiconductor device having wiring electrodes
EP0187475B1 (en) Method of manufacturing semiconductor devices having an oxygen-containing polycristalline silicon layer
JPH0614532B2 (ja) 多結晶半導体材料中に抵抗体を形成する方法
US4575923A (en) Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
JPH0622238B2 (ja) バイポ−ラ型半導体集積回路装置の製造方法
JPS60109260A (ja) 補償された多結晶シリコン抵抗素子
JPH01147829A (ja) 半導体装置の製造方法
JPH0794731A (ja) 半導体装置及びその製造方法
EP0613180A2 (en) Semiconductor device having wiring electrodes
JPH0342831A (ja) 半導体装置
US5138425A (en) Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements
JPS63281424A (ja) ポリサイド電極の形成方法
JPH0342833A (ja) 半導体装置
JPH02288361A (ja) 半導体装置
JP3183793B2 (ja) 半導体装置及びその製造方法
JP3216559B2 (ja) 半導体装置の製造方法
JPS61228661A (ja) 半導体装置及びその製造方法
JP3072902B2 (ja) 半導体装置及び半導体装置の製造方法
JPH04103121A (ja) 半導体装置の製造方法
JPH01165156A (ja) 半導体装置
JPH07130757A (ja) バイポーラトランジスタの製造方法
JPS625657A (ja) 半導体集積回路装置
JPH0115137B2 (ja)
JPH03166728A (ja) 半導体装置