JPH0342833A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0342833A
JPH0342833A JP17850189A JP17850189A JPH0342833A JP H0342833 A JPH0342833 A JP H0342833A JP 17850189 A JP17850189 A JP 17850189A JP 17850189 A JP17850189 A JP 17850189A JP H0342833 A JPH0342833 A JP H0342833A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor
film layer
silicon oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17850189A
Other languages
English (en)
Inventor
Kazuyoshi Hirakawa
一喜 平河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17850189A priority Critical patent/JPH0342833A/ja
Publication of JPH0342833A publication Critical patent/JPH0342833A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野1 本発明は、半導体装置の保護膜の構造に関する。
[従来の技術] 従来の半導体装置の保護膜の構造は、半導体基板上に形
成された半導体能動素子、半導体受動素子、及び相互配
線の上に、シリコン酸化膜、燐を含んだシリコン酸化膜
、プラズマシリコン窒化膜、あるいは、それ等の積層膜
を有する構造であった。特に、半導体装置の耐湿性向上
のため、プラズマシリコン窒化膜が用いられていた。
〔発明が解決しようとする課題1 しかし、前述の従来技術では、プラズマシリコン窒化膜
中の水素により、微細化されたMO5電界効果トランジ
スタ、特に2μm以下のチャンネル長のN型MOS電界
効果トランジスタにおいてホットキャリアによるトラン
ジスタ特性の劣化が促進されるという問題点を有する。
そこで本発明はこのような問題点を解決するちので、そ
の目的とするところは、半導体装置の耐湿性向上のため
プラズマシリコン窒化膜を用いても、ホットキャリアに
よるトランジスタ特性の劣化が促進しない半導体装置を
提供するところにある。
[課題を解決するための手段] 本発明の半導体装置は、(1)半導体基板に形成された
少なくと6半導体能動素子上に、イオン打ち込みにより
生成された不対電子をもつシリコン絶縁膜層があり、そ
の上にプラズマシリコン窒化膜層があることを特徴とす
る半導体装置。
(2)前記半導体能動素子は、MO5電界効果トランジ
スタを含むことを特徴とする第1項記載の半導体装置。
(3)前記シリコン絶縁膜層は、シリコン酸化膜層ある
いは燐を含んだシリコン酸化膜層からなることを特徴と
する第1項記載の半導体装置。
(4)前記イオン打ち込みにより注入される不純物は、
不活性元素、硼素、あるいは、砒素であることを特徴と
する第1I’ji記載の半導体装置である。
[作 用] 本発明の上記の構成によれば、不活性元素をジノコン酸
化膜にイオン打ち込みを行うことにより、5i−3i、
5i−0、及び5i−0−Hの結合を切り、前記シリコ
ン酸化膜中の不対電子密度を増加させることによって、
プラズマシリコン窒化膜生成時の水素、及びプラズマシ
リコン窒化膜中より拡散する水素を前記シリコン酸化膜
中に捕獲することができる。従って、プラズマシリコン
窒化膜を半導体装置の保護膜として用いてち、過剰な水
素による、トランジスタの特性の劣化は生じない。
[実 施 例1 第1図は、本発明の実施例における半導体装置の断面図
を示す、101はP型半導体基板、102は選択酸化膜
、103はゲート酸化膜、104はゲート電極、105
はN型拡散層、106は層間絶縁膜、107はアルミニ
ウム配線層、108はシリコン酸化膜、109は不対電
子をもつシリコン酸化膜、110はプラズマシリコン窒
化膜である0本実施例のように、MOSil界効果トラ
ンジスタを覆うように不対電子をちつシリコン酸化II
II O9がある為に、プラズマシリコン窒化膜1工0
からの水素は、捕獲され、ゲート酸化膜104まで拡散
しない。
次に、本発明の製造方法について説明する。まず、P型
半導体基板101に、選択酸化法により選択酸化ll1
102を形成した後に、熱酸化を行い、ゲート酸化[1
1103を形成し、その上にCVD法により多結晶シリ
コンを蒸着し、N型拡散を行い、所望の形状に加工し、
ゲート電1104を作る0次に、ゲート電極をイオン打
ち込みマスクとして、燐を打ち込み、N型拡散層105
を作り、その上に、CVD法により燐を含むシリコン酸
化膜を堆積し、眉間絶縁膜106を形成した後、拡散炉
を用いてアニールを行い、不純物を活性化する0次に、
所望の箇所に、コンタクトホールを形成した後に、スパ
ッター法によりアルミニウムを堆積し、所望の形状に加
工し、アルミニウム配線層107を作り、水素雰囲気中
で、シンターを行う0以上で半導体素子および相互配線
が作られる。最後に、保護膜として、まず、CVD法に
よりシリコン酸化膜を4000人堆積した後、アルゴン
イオンを150Kevで、IXIO16cm−”打ち込
み、シリコン酸化11! 108と不対電子をもつシリ
コン酸化膜109を作り、次に、プラズマCVD法を用
いて、プラズマシリコン窒化膜110を、8000人形
成する0以上の工程を経て、本発明の半導体装置が完成
する。上記実施例の方法によれば、イオン打ち込みによ
りシリコン酸化膜の上部の約0.2μmに約5X10”
cm−’の不活性ガスが存在し、不対電子ら、同等存在
する。一般に、装置やガス流量などにちよるが、400
℃前後で堆積されるプラズマシリコン窒化膜から、通常
10 ”c m−”の水素が拡散する。しかし、イオン
打ち込みにより生成された不対電子濃度が高いために、
その水素の多くは捕獲される。
上記実施例では、アルミニウム配線上に、シリコン酸化
膜を用いたが、可動イオンによる汚染を防止するために
、燐を含んだシリコン酸化膜を用いてち、同等の効果が
得られる。さらには、アルゴンイオンを打ち込んだが、
他の不活性元素、あるいは、耐湿性に影響を与えない砒
素や硼素を用いても同等の効果が得られる。本発明の趣
旨を逸脱しない範囲において、種々変更可能な事は言う
までもない。
[発明の効果1 以上述べたように本発明によれば、保護膜としてイオン
打ち込みにより生成された不対電子をもつシリコン酸化
膜を用いることにより、プラズマシリコン窒化膜を積層
しても、ホットキャリアによるトランジスタ特性の劣化
を促進しないという効果を有し1例えば、従来のサブミ
クロンMO5電界効果トランジスタの相互コンダクタン
スの劣化推定値は、プラズマシリコン窒化膜堆積前で、
25%であり、堆積後で、50%と約2倍に1曽加して
いたが1本発明を用いることにより、堆積後も、25%
と低い値とすることができ、耐湿性およびホットキャリ
ア耐性のあるMOS’W界効果トランジスタを作ること
が可能となった。
【図面の簡単な説明】
第1図は、本発明の半導体装置の一実施例を示す主要断
面図。 101  ・ 102  ・ 103  ・ 104 ・ 105  ・ 106  ・ 107 ・ 108 ・ 109  ・ 110  ・ ・P型半導体基板 ・選択酸化膜 ・ゲート酸化膜 ・ゲート電極 ・N型拡散層 ・層間絶縁膜 ・アルミニウム配線層 ・シリコン酸化膜 ・不対電子をもつシリコン酸化膜 ・プラズマシリコン窒化月莫 以上

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板に形成された少なくとも半導体能動素
    子上に、イオン打ち込みにより生成された不対電子をも
    つシリコン絶縁膜層があり、その上にプラズマシリコン
    窒化膜層があることを特徴とする半導体装置。
  2. (2)前記半導体能動素子は、MOS電界効果トランジ
    スタを含むことを特徴とする請求項1記載の半導体装置
  3. (3)前記シリコン絶縁膜層は、シリコン酸化膜層ある
    いは燐を含んだシリコン酸化膜層からなることを特徴と
    する請求項1記載の半導体装置。
  4. (4)前記イオン打ち込みにより注入される不純物は、
    不活性元素、硼素、あるいは、砒素であることを特徴と
    する請求項1記載の半導体装置。
JP17850189A 1989-07-11 1989-07-11 半導体装置 Pending JPH0342833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17850189A JPH0342833A (ja) 1989-07-11 1989-07-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17850189A JPH0342833A (ja) 1989-07-11 1989-07-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0342833A true JPH0342833A (ja) 1991-02-25

Family

ID=16049568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17850189A Pending JPH0342833A (ja) 1989-07-11 1989-07-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0342833A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030411A (ko) * 1996-10-29 1998-07-25 김영환 반도체 장치의 보호막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030411A (ko) * 1996-10-29 1998-07-25 김영환 반도체 장치의 보호막 형성 방법

Similar Documents

Publication Publication Date Title
US4925807A (en) Method of manufacturing a semiconductor device
JPS5932172A (ja) シヨツトキ−障壁mosデバイスからなる集積回路及びその製造方法
JP2816192B2 (ja) 半導体装置の製造方法
JPS63261746A (ja) バイポ−ラ型半導体集積回路装置の製造方法
JPH0342833A (ja) 半導体装置
JP3211998B2 (ja) 半導体装置製造方法
JP2739593B2 (ja) 半導体装置の製造法
JP2639451B2 (ja) 半導体装置の製造方法
JP2809393B2 (ja) 半導体装置の製造方法
JP3183793B2 (ja) 半導体装置及びその製造方法
JP2857170B2 (ja) 半導体装置の製造方法
JPH0342831A (ja) 半導体装置
JPS61194764A (ja) 半導体装置の製造方法
JPH05315617A (ja) 絶縁形電界効果トランジスタの製造方法
JP3265593B2 (ja) 半導体装置の製造方法
JPH06132523A (ja) Mosトランジスタの製造方法
JPS61228661A (ja) 半導体装置及びその製造方法
JPS59205758A (ja) トランジスタの製造方法
JPH07130757A (ja) バイポーラトランジスタの製造方法
JPH04246821A (ja) 半導体装置の製造方法
JPH0441510B2 (ja)
JPH06104428A (ja) 半導体装置及びその製造方法
JPH07147403A (ja) 半導体装置およびその製造方法
JPH0748495B2 (ja) 半導体装置の製造方法
JPH01194453A (ja) 半導体装置