JPH0342936A - データ書込み装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 筐及≧二憇里立肚 本発明はＩＣカード等に個人識別番号（ＩＤ）を書込む
ための装置、あるいは放送衛星による有料放送システム
の受信端末等において、個人識別データあるいは個別マ
スタ鍵の書込みを行う装置に関する。

従　のＩ林−とその問題点 従来、諸般の産業分野の情報処理システムにおいて広＜
　ＩＣカードが利用されている。ＩＣカードは一般に、
論理回路を含む半導体ＩＣに、命令の理解、論理的選択
、データの一時的または永久的な記憶などのいくつかの
機能を持たせ、このＩＣを携行や取扱いに便利なように
プラスチック・カード内にパッケージしたものが多い。

ＩＣカードの記憶内容は外部へ読み出したり、あるいは
、内部的な情報処理や判断のために用いられることもあ
る。また、ＩＣカードに内蔵された記憶回路には、書込
まれたデータの変更可能なもの及び不可能なものがある
。例えば、記憶回路の記憶域に書込まれたデータを変更
不可能にするためには、その書込み回路を破壊したり、
あるいは、データ自体を選択的に破壊すればよい。この
ようなＩＣカードを利用する情報処理システムにおいて
、ＩＤすなわち個人識別番号や個別マスタ鍵などのデー
タのＩＣカードへの書込みは一般に、その利用システム
の一個所に設けた中央管理センタで集中的にこれを行う
のが普通とされており、それとは逆に、システム中の複
数の区域をそれぞれ管轄する複数の分散局ごとに、分散
的かつ同時的に大量の書込みをすることは行われていな
かった。その主な理由として次の点が挙げられる。

（イ）分散させて、数個所以上で書込みを行なう場合に
は、書込むべきデータの管理が比較的困難であり、特に
データの機密保持を保証するために一層の配慮が必要と
なる。

（ロ）また、分散させて書込みをすると、−利用者のＩ
Ｄを表わすデータと同一のデータが、その利用者の属す
る分散局と異なる分散局において、別の不揮発性メモリ
（Ｎ−Ｍ）または揮発性メモリ（Ｖ−Ｍ）に書込まれる
恐れがある。

（ハ）書込み装置の概要を公表すれば、−膜内には秘密
が保たれなくなるので、本発明の如く公表しても秘密が
保てるような構造のものは従来なかった。

ところで、近年における社会の高度情報化の展開に伴う
通信メディアの高度化・多様化の一環として、我国では
本格的な衛星放送が実施段階に入ろうとしている。公衆
の情報ニーズの多様化や放送サービスの充実等に指向す
るものの一つに、放送衛星によるテレビジョン放送にお
ける有料方式があるが、この有料方式の成功的な実施の
ためには、統一的基準に則りつつ、予測される技術的諸
問題に対する有効な解決手段の開発を必要とする。そし
て、放送衛星テレビ有料方式では、機密性の保持ならび
に関連情報の配布の迅速性・正確性の保証などのため、
加入者の個人識別番号やマスタ鍵などのデータが書込ま
れたメモリが各端末に組込まれると予想されるので、こ
のメモリへのデータの書込みを如何に効率的に、確実に
、経済的に行なうかは、重要な課題の１つである。とい
うのは、放送衛星テレビ有料方式の特殊性にかんがみ、
前述した集中的か分散的かのいずれであろうとも、従来
の書込み方式をそのまま適用するわけにはいかないから
である。

発　の　°すべき課題とその　決　段のかくして本発明
の目的は、従来のＩＣカード等のメモリへのＩＤ等のデ
ータ書込方式に随伴する前述の問題点を解決することに
指向して、放送衛星テレビジョンの有料方式等に有効に
適用できる、斬新にして有用性の豊かなデータ書込み装
置を提供することにある。

上述の目的を遠戚するために、本発明の書込み装置は、
個人識別番号やマスタ鍵などの書込むべきデータはすべ
て１つの中央管理センタで集中的に管理する一方、分散
した各受信端末にある各書込み装置に対して、この中央
管理センタから所要のデータを配送するようにし、そし
て各書込み装置を物理的に施錠できるように構成すると
ともに、暗号化アルゴリズムに使う個人月番のマスタ鍵
はすべて中央管理センタで保管することを特徴とし、ま
た、各書込み装置では、自動的に揮発性メモリまたは不
揮発性メモリへデータの書込みを行ない、書込済フラグ
を各データに対応させて書込むことによって、同じデー
タが重複して書込まれるのを防止する。

以下に図面を参照する説明により、本発明の具体的構成
及びその作用を明らかにする。

去凰剋 第１図は本発明に従うデータ書込み装置の一実施例の全
体構成を示すブロック図であり、そしてこの実施例装置
の動作は第２図のフロチャートにその概要が示される。

先ず第１図において、１には物理的な鍵、１Ｂは鍵によ
って施錠できる箱すなわち筐体であって、筐体１Ｂの中
には相対的に大容量の不揮発性メモリ（Ｎ−Ｍ）２が収
納されている。一方、１０は相対的に小容量の不揮発性
メモリ（Ｎ−Ｍ）または揮発性メモリ（Ｖ　−Ｍ）であ
る。この実施例では、小容量のメモリ１０以外の主要な
構成部分１〜１３は全て、１つの筐体に収納されている
。すなわち、第３図の斜視図は装置の外観を示しており
、図中、２４は小容量のメモリ１０を装着するためのＩ
Ｃソケットである。

そこで、第２図と第３図を参照しつつ、第１図の実施例
装置の動作を明らかにする。ここでは、ＩＤ番号を多数
の不揮発性メモリ（Ｎ−Ｍ）１０に書込む場合を考える
。先ずメモリ１０をソケット２４に装着し、次に書込み
指示スイッチ３を投入すると、主制御回路４からは制御
パルス信号が出力され、当初カウント０にセットしてあ
ったインクリメント・カウンタ５は、この制御信号パル
スをカウントして増分＋１となる。インクリメント・カ
ウンタ５の内容は読出しアドレス・カウンタ６に伝えら
れ、さらにこれは制御パルスの制御のもとに読出しアド
レスとして箱１Ｂ内の大容量の不揮発性メモリ２に伝え
られる。インクリメント・カウンタ５の内容をそのまま
大容量メモリ２の読出しアドレスとしてもよいが、列と
行のアドレスで指定する場合は、５の出力を読出しアド
レス・カウンタ６で変換する方がよい。ＩＤが全部で３
２ビツトであるとすると、インクリメント・カウンタ５
の出力に対応したアドレスの１列、例えばａ。−ａｌｌ
のある値、ここでは１の１列分３２ビツト（このアドレ
スをす。−ｂ４とする）を大容量メモリ２（その記憶容
量を２１２Ｘ　３２中１２８　Ｋ　ｂｉｔと仮定）へ伝
える。このような作用は主制御回路４中のカウンタを適
宜に設計することにより、簡単に得られる。主制御回路
４から３２ビツト（０００００〜１１１１１　）のアド
レス信号を読出しアドレス・カウンタ６を介して大容量
メモリ２へ順次に伝え、３２個のメモリセル内のデータ
３２ビツトを読出して、バッファメモリ７へ伝える。な
お、バッファメモリ７への書込み方式はメモリ１０への
書込みと同じである。読出しアドレスの発生が終った時
点で、主制御回路４から制御信号を書込み制御回路８へ
伝えて、メモリ１０を書込みモードにする一方、主制御
回路４からは読出し制御回路１４へ制御信号を送りて、
バッファメモリ７を読出しモードにする。バッファメモ
リ７とメモリ１０とは同′雫の記憶容量及び同一の構成
を有するが、７は揮発性メモリ（Ｖ−Ｍ）、１０は不揮
発性メモリ（Ｎ−Ｍ）にしておく。

主制御回路４から読出し・書込みアドレスのデータを書
込み制御回路８へ伝え、メモリ１０の書込みアドレスは
書込みアドレスカウンタ９を介して書込み制御回路８か
らメモリ１０へ伝え、またバッファメモリ７の読出しア
ドレスは読出し制御回路１４を介して、８から７へ与え
る。このようにして、バッファメモリ７の内容を読出し
、メモリ１０へそれを書込む。バッファメモリ７とメモ
リ１０のアドレス中、例えば行す。−ｂ４を前述のごと
＜　ｏｏｏｏｏから１１１１１まで変化させることは容
易である。仮りに、７及び１０が大容量のメモリであっ
ても、列アドレスａ。−ａｎ（ｎは整数）を固定してお
けばよい。７から１０へ３２ビツトのデータの書込みが
終了すると、その内容は１０から読出される。これは読
出し制御回路１４と書込み制御回路８で制御される。す
なわち、書込み制御回路８において書込みの終了を検知
し、メモリ１０を書込みモードから解放する。それによ
り、１０も読出しモードとなる。このようにして、７と
１０に同じアドレスを与えて読出し、１ビツトずつ３２
ビツトを比較回路１１で比較し、７の出力と１０の出力
が同一ならば、ＯＫの記号を表示部１２に表示し、逆に
、ｌビットでも異なれば、ＮＧの記号を１２に表示する
。比較回路１１による判定がＯＫの場合には、主制御回
路４はプリンタ１３に制御信号を与えて、メモリ１０に
書込まれている内容をプリントアウトさせる。この場合
、３２ビット全部をプリントするか否かの制御は、４か
ら１１を介して行なう。プリンタ１３の速度に合わせ、
１１を制御し、１０の内容をゆっくり読み出すことは充
分に可能である。プリントした後、主制御回路４からイ
ンクリメント・カウンタ５にインクリメント・パルスを
供給する。したがって、大容量メモリ２のアドレスは、
次の３２ビツトの存在するａ。−ａｌｌとなる。

以上の動作を繰り返して、合計２１２　＝　４０９６個
のデータを、メモリ１０の４０９６個の記憶域Ｍ１〜Ｍ
４ｏ９６に順次に書込む。上述の例では、３２ビツトの
ＩＤを書込んだ場合について説明した。しかし、大規模
な有料放送の受信端末、あるいは、ＩＣカードによる個
別判別などを考えると１．より多量のデータ（ＩＤ）を
書込んだり、あるいは１端末（１メモリ）毎に別の鍵（
コード）を書込んだりする必要があるが、上述の方法に
おいて、６４ビツト（００００００〜１１１１１１　）
のアドレスを変化させ、１つのａ。−ａｌｌのアドレス
当り６４ビツトのデータを書込み読出すことは容易なこ
とである。この場合、大容量メモリ２の記憶容量は、上
記のものの２倍、つまり２５６Ｋｂｉｔｓとなる。３２
ビツトは約４０億に相当するので、例えば、日本国民全
員がＩＣカードを所持し、それぞれ個別の鍵（コード）
を持つようにすることも可能である。

次に本発明のデータ書込み装置のシステム的運用例につ
いて、第４図を参照して説明する。第４図において、１
６は中央管理センタで、例えばＩＤ　３２ビツトと鍵コ
ード３２ビツトの管理を行なう。すなわち、ＩＤ番号が
判れば鍵のコード番号も判る。ここで大容量メモリ２Ａ
ｉ、　２Ｂｉ、　２Ｃ，にそれぞれ４０９６種類の異な
るＩＤと鍵コードを書込み、安全を保証する方法で人工
場（１７Ａ）、Ｂ工場（１７Ｂ）、Ｃ工場（１７Ｃ）へ
運び、各工場の書込み装置１５Ａ、　１５Ｂ、　１５Ｃ
（第３図の１５に同じ）の箱１５内に挿入し、鍵１Ｋを
かける。これは中央管理センタの操作員が行なえばよく
、各工場は書込み装置を破壊しない限り大容量メモリ２
Ａｉ、　２Ｂｉまたは２Ｃｉの内容を知ることができな
い。それ故、機密が保証される。なお、大容量メモリ２
としては、フロッピーディスクやＩＣカードが考えられ
る。

ところで、システム中のいずれかのデータ書込み装置１
５において、その大容量メモリ２の内容の一部または全
部が２度にわたって読出され、重複して書込みが行なわ
れるといけないので、これを防止する対策について第５
図及び第６図を参照して説明する。これまでの説明では
、データ（ＩＤ）は３２ビツト、鍵コードは３２ビツト
としたが、ここでは説明の簡易化を考慮して、データは
３１ビツトとする。この場合、ＩＤの総数は約２０億と
なるが、実用上は何ら問題はない。

さて第５図において、６Ａは主制御回路４によって制御
される（図中、接続線は省略）アドレスカウンタで、そ
の間のインクリメント・カウンタ（図示しない）により
増分してアドレスａ。−ａ□１を変化させる。６Ｂはす
。−ｂ５の６４ビツトのアドレスを指定するアドレスカ
ウンタである。今仮りに、鍵コード３２ビツト、ＩＤ３
１ビツト、フラグ１ビツトの順で大容量メモリ２にデー
タが書込まれており、第４図の中央管理センタ１６から
工場へメモリ２を渡す時は、前記のフラグは０であると
する。最初のアドレス（ａｏ−ａ１□は全て０）のデー
タ６３ビツトの読出しは、主制御回路４からフリップフ
ロップ６Ｆにセットパルスが供給されることによって始
まるが、単安定マルチバイブレータ６Ｍ工の出力はＬレ
ベルである故、メモリ２は読出しモード（逆のモードに
なるメモリもある）となっており、最初の１ビツトはメ
モリ２の出力のデータラインに現れている。フリップフ
ロップ６Ｆがセットされ、それのＱ出力がＨし水ルにな
ると、パルス発振器６Ｓが発振する。

パルス発振器６Ｓの発振周波数は、メモリ２のデータ書
込み・読出し周期の最小時間よりも長い繰返し周波数に
選定するが、これが高過ぎる場合には、分周してからア
ドレスカウンタ６Ｂに送ればよい。

また仮りに、６Ｓの発振周波数を１００　ＫＨｚとすれ
ば、アドレスカウンタ６Ｂの出力す。−ｂ５は１０μｓ
ｅｃ毎に変化する。従って、メモリ２から３１ビツトを
読出す時間は３１０　）１　ｓｅｃである。そしてす。

−ｂ５が全て１になると、ＮＡＮＤゲート６Ｇの出力は
Ｌレベルとなって、フリップフロップ６Ｆをリセットす
るので、それのＱ出力はＬレベルとなって６８の発振を
停止させる。一方、単安定マルチ６Ｍ１は例えば１０Ｑ
　ｐ　ｓｅｃ幅でＨレベルのＱ出力を出力してメモリ２
を書込みモードにし、十Ｂすなわち１の信号をす。

〜ｂ５の最後のアドレス１１１１１１の個所に書込む。

また単安定マルチ６Ｍ１のＱ出力の後縁で単安定マルチ
６Ｍ２が駆動されて例えば１０　）１　ｓｅｃ幅のＱ出
力を生じ、このＱ出力によってアドレスカウンタ６Ｂが
クリアされる。従って、次のａ。−ａ□□のアドレスに
なった時、ｂｏ−ｂ５は全て０である。以下、上述の動
作を繰返す。このようにすれば、大容量メモリ２に、Ｉ
Ｄと鍵コードの合計６３ビツトとを対にして、１ビツト
のフラグのみが書込まれる。このようにしておくと、大
容量メモリ２の内容を全部読出してメモリ１０へ書込ん
でいなくても、後続の大容量メモリ２と順次に交換でき
るから、未使用のＩＤと鍵コードの判別ができることに
なる。

次に、フラグの立っているＩＤと鍵コードを二重に読出
し、重複して書込むことがないようにするための対策に
ついて述べる。第６図は、第５図を変形してメモリ１０
（第１図参照）を取替える毎に、アドレスカウンタ６Ｂ
のす。−ｂ５中の１１１１１１の部分のフラグをチエツ
クするように構成したチエツク回路を含んでおり、以下
のごとく動作する。主制御回路４を操作して負パルスを
出力させて、単安定マルチバイブレータ４Ｍを駆動する
。この４Ｍの出力パルスの幅を例えば１０　ｍ　ｓｅｃ
とし、そのＨレベルの間、セレクタ６Ｃの出力にはそれ
の入力Ｃ８−０６が現われるものとする。入力Ｃ３−Ｃ
５は全て１である故、それはフラグのあるアドレスを指
定する。この時、アドレスカウンタ６Ａがａ。−ａ□□
のある値、例えばｎであるとすると、この時、大容量メ
モリ２の出力は０または１である。０の場合には、ＮＡ
ＮＤゲート６２には出力が現われないので、第５図と同
様の動作となる。すなわち、単安定マルチ４ＭのＱ出力
がＬレベルになると、フリップフロップ６Ｆがセットさ
れ、セレクタ６Ｃはす。−ｂ５を出力し、ＡＮＤゲート
６１がオンになるからである。一方、大容量メモリ２の
出力が１の場合には、ＮＡＮＤゲート６２の出力は負と
なり、ＯＲゲート６３の出力も負となって、アドレスカ
ウンタ６Ａを増分＋１する。

すなわち、６Ａのアドレスはａ。−ａ１□は（ｎ＋１）
となる。一方、ＮＡＮＤゲート６Ｇの出力を考えると、
ｃｏ　’＝　Ｃ５の全部の信号１が６Ｇへも送られ、６
Ｇの出力は負レベルとなるが、単安定マルチ４Ｍの出力
がＨレベルの間、ＡＮＤゲート６１は遮断されており、
６Ｍ□を駆動しないので、メモリ２のＷ／Ｒ端子はＬレ
ベル、すなわち、読出しモードを保持する。またフリッ
プフロップ６Ｆはリセットされるが、そのＱ出力は単安
定マルチ４Ｍの出力の後縁でセットされるまで、何回リ
セットされても支障はない。アドレスカウンタ６Ａのア
ドレスａ。−ａ□１が（ｎ＋１）であっても、フラグが
１なら、さらに（ｎ＋２）という具合に６Ａのアドレス
ａ。−ａ□□は１０進換算で１から４０９５まで進み、
再び０に戻ることにより、合計４０９６のアドレスを指
定する。すなわち、単安定マルチ４Ｍの出力がＨレベル
である１０　ｍ　ｓｅｃの間に４０９６のアドレスを変
化させることになる。これは１アドレス当り約０．５　
Ｐｓｅｃであるから、読出しには充分な時間といえる。

万一、読出しのために短いのであれば、単安定マルチ４
Ｍの出力の幅を１００ｍ５ｅｃにしてもよい。

上述のようにして、メモリ１０の内容を全部チエツクし
、フラグの有無を調べることができる。またその際、既
にフラグの立っているメモリアドレスの内容をもう一度
読出すことは必要でない。なお、以上の例ではフラグの
アドレスを１１１１１１としたが、これがｏｏｏｏｏｏ
でも支障のないことはいうまでもない。

急旦二黙玉 以上の説明によって明らかとなったように、本発明はそ
の目的を充分に遠戚するとともに下記の特有の効果を奏
する。

（ａ）　　ＩＤや鍵を重複させることなしに、それぞれ
のデータ書込み装置を用いて各端末に装着されるべきメ
モリへ順に書込むことができる。

（ｂ）　　ＩＤ、鍵のデータを一度使ったメモリのアド
レスにフラグが立つので、使用済のＩＤや鍵と、未使用
のそれとを直ちに判別できる。

（ｅ）　　データ書込み装置に物理的に鍵をかけること
ができるので、システム内の工場はメモリへの書込みに
直接関与しなくてよく、したがってデータの機密保持上
のセキュリティが高い。

【図面の簡単な説明】

第１図は本発明に係るデータ書込み装置の一実施例の全
体構成を示すブロック図、第２図は同じくその動作説明
用フローチャート、第３図は同じくその外賎を示す斜視
図、第４図は本発明に従うデータ書込み装置が適用され
るシステムの概念図である。 また、第５図は本発明に係るデータ書込み装置の他の実
施例であって、特にメモリの記憶内容の２度読み、 重複書込み防止手段を有するもののブロック図、 第６図は第５図示の実施例の変形例のブロック図である
。

Claims (2)

【特許請求の範囲】
1. （１）信号の送受信システムにおいて端末毎に異なるア
   ドレス及びマスタ鍵を記憶できる受信端末に装着される
   小容量メモリにデータを書込む装置であつて：物理的に
   施錠可能な筐体内に相対的に大容量のメモリを設けると
   共に、前記筐体上に設けた端子に外部から不揮発性の、
   または、電池等でバックアップされた揮発性の、相対的
   に小容量のメモリを接続し、前記大容量のメモリ の記憶内容の一部を読取つて順次に前記小容量のメモリ
   に書込むように構成したこと、を特徴とする前記データ
   書込み装置。
2. （２）請求項１において、前記一受信端末毎に装着され
   る前記小容量のメモリには一端末毎に異なるデータが１
   回だけ書込まれ、かつ、同一のデータが他の受信端末に
   データを書込む際小容量のメモリに書込まれないように
   するために、データと対応した書込みフラグを記憶する
   記憶域を前記大容量メモリの一部に設けること、を特徴
   とする前記データ書込み装置。