JPH0624358B2 - データ書込み装置 - Google Patents
データ書込み装置Info
- Publication number
- JPH0624358B2 JPH0624358B2 JP1177381A JP17738189A JPH0624358B2 JP H0624358 B2 JPH0624358 B2 JP H0624358B2 JP 1177381 A JP1177381 A JP 1177381A JP 17738189 A JP17738189 A JP 17738189A JP H0624358 B2 JPH0624358 B2 JP H0624358B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- capacity memory
- written
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はICカード等に個人識別番号（ID）を書込むため
の装置、あるいは放送衛星による有料放送システムの受
信端末等において、個人識別データあるいは個別マスタ
鍵の書込みを行う装置に関する。
の装置、あるいは放送衛星による有料放送システムの受
信端末等において、個人識別データあるいは個別マスタ
鍵の書込みを行う装置に関する。
従来の技術とその問題点 従来、諸般の産業分野の情報処理システムにおいて広く
ICカードが利用されている。ICカードは一般に、論理回
路を含む半導体ICに、命令の理解、論理的選択、データ
の一時的または永久的な記憶などのいくつかの機能を持
たせ、このICを携行や取扱いに便利なようにプラスチツ
ク・カード内にパツケージしたものが多い。ICカードの
記憶内容は外部へ読み出したり、あるいは、内部的な情
報処理や判断のために用いられることもある。また、IC
カードに内蔵された記憶回路には、書込まれたデータの
変更可能なもの及び不可能なものがある。例えば記憶回
路の記憶域に書込まれたデータを変更不可能にするため
には、その書込み回路を破壊したり、あるいは、データ
自体を選択的に破壊すればよい。このようなICカードを
利用する情報処理システムにおいて、IDすなわち個人識
別番号や個別マスタ鍵などのデータのICカードへの書込
みは一般に、その利用システムの一個所に設けた中央管
理センタで集中的にこれを行うのが普通とされており、
それとは逆に、システム中の複数の区域をそれぞれ管轄
する複数の分散局ごとに、分散的かつ同時的に大量の書
込みをすることは行われていなかつた。その主な理由と
して次の点が挙げられる。
ICカードが利用されている。ICカードは一般に、論理回
路を含む半導体ICに、命令の理解、論理的選択、データ
の一時的または永久的な記憶などのいくつかの機能を持
たせ、このICを携行や取扱いに便利なようにプラスチツ
ク・カード内にパツケージしたものが多い。ICカードの
記憶内容は外部へ読み出したり、あるいは、内部的な情
報処理や判断のために用いられることもある。また、IC
カードに内蔵された記憶回路には、書込まれたデータの
変更可能なもの及び不可能なものがある。例えば記憶回
路の記憶域に書込まれたデータを変更不可能にするため
には、その書込み回路を破壊したり、あるいは、データ
自体を選択的に破壊すればよい。このようなICカードを
利用する情報処理システムにおいて、IDすなわち個人識
別番号や個別マスタ鍵などのデータのICカードへの書込
みは一般に、その利用システムの一個所に設けた中央管
理センタで集中的にこれを行うのが普通とされており、
それとは逆に、システム中の複数の区域をそれぞれ管轄
する複数の分散局ごとに、分散的かつ同時的に大量の書
込みをすることは行われていなかつた。その主な理由と
して次の点が挙げられる。
(イ)分散させて、数個所以上で書込みを行なう場合に
は、書込むべきデータの管理が比較的困難であり、特に
データの機密保持を保証するために一層の配慮が必要と
なる。
は、書込むべきデータの管理が比較的困難であり、特に
データの機密保持を保証するために一層の配慮が必要と
なる。
(ロ)また、分散させて書込みをすると、一利用者のIDを
表わすデータと同一のデータが、その利用者の属する分
散局と異なる分散局において、別の不揮発性メモリ(Ｎ
−Ｍ)または揮発性メモリ(Ｖ−Ｍ)に書込まれる恐れが
ある。
表わすデータと同一のデータが、その利用者の属する分
散局と異なる分散局において、別の不揮発性メモリ(Ｎ
−Ｍ)または揮発性メモリ(Ｖ−Ｍ)に書込まれる恐れが
ある。
(ハ)書込み装置の概要を公表すれば、一般的には秘密が
保たれなくなるので、本発明の如く公表しても秘密が保
てるような構造のものは従来なかつた。
保たれなくなるので、本発明の如く公表しても秘密が保
てるような構造のものは従来なかつた。
ところで、近年における社会の高度情報化の展開に伴う
通信メデイアの高度化・多様化の一環として、我国では
本格的な衛星放送が実施段階に入ろうとしている。公衆
の情報ニーズの多様化や放送サービスの充実等に指向す
るものの一つに、放送衛星によるテレビジヨン放送にお
ける有料方式があるが、この有料方式の成功的な実施の
ためには、統一的基準に則りつつ、予測される技術的諸
問題に対する有効な解決手段の開発を必要とする。そし
て、放送衛星テレビ有料方式では、機密性の保持ならび
に関連情報の配布の迅速性・正確性の保証などのため、
加入者の個人識別番号やマスタ鍵などのデータが書込ま
れたメモリが各端末に組込まれると予想されるので、こ
のメモリへのデータの書込みを如何に効率的に、確実
に、経済的に行なうかは、重要な課題の１つである。と
いうのは、放送衛星テレビ有料方式の特殊性にかんが
み、前述した集中的か分散的かのいずれであろうとも、
従来の書込み方式をそのまま適用するわけにはいかない
からである。
通信メデイアの高度化・多様化の一環として、我国では
本格的な衛星放送が実施段階に入ろうとしている。公衆
の情報ニーズの多様化や放送サービスの充実等に指向す
るものの一つに、放送衛星によるテレビジヨン放送にお
ける有料方式があるが、この有料方式の成功的な実施の
ためには、統一的基準に則りつつ、予測される技術的諸
問題に対する有効な解決手段の開発を必要とする。そし
て、放送衛星テレビ有料方式では、機密性の保持ならび
に関連情報の配布の迅速性・正確性の保証などのため、
加入者の個人識別番号やマスタ鍵などのデータが書込ま
れたメモリが各端末に組込まれると予想されるので、こ
のメモリへのデータの書込みを如何に効率的に、確実
に、経済的に行なうかは、重要な課題の１つである。と
いうのは、放送衛星テレビ有料方式の特殊性にかんが
み、前述した集中的か分散的かのいずれであろうとも、
従来の書込み方式をそのまま適用するわけにはいかない
からである。
発明の解決すべき課題とその解決手段の特徴 かくして本発明の目的は、従来のICカード等のメモリへ
のID等のデータ書込方式に随伴する前述の問題点を解決
することに指向して、放送衛星テレビジヨンの有料方式
等に有効に適用できる、斬新にして有用性の豊かなデー
タ書込み装置を提供することにある。
のID等のデータ書込方式に随伴する前述の問題点を解決
することに指向して、放送衛星テレビジヨンの有料方式
等に有効に適用できる、斬新にして有用性の豊かなデー
タ書込み装置を提供することにある。
上述の目的を達成するために、本発明の書込み装置は、
個人識別番号やマスタ鍵などの書込むべきデータはすべ
て１つの中央管理センタで集中的に管理する一方、分散
した各受信端末にある各書込み装置に対して、この中央
管理センタから所要のデータを配送するようにし、そし
て各書込み装置を物理的に施錠できるように構成すると
ともに、暗号化アルゴリズムに使う個人用のマスタ鍵は
すべて中央管理センタで保管することを特徴とし、ま
た、各書込み装置では、自動的に揮発性メモリまたは不
揮発性メモリへデータの書込みを行ない、書込済フラグ
を各データに対応させて書込むことによつて、同じデー
タが重複して書込まれるのを防止する。
個人識別番号やマスタ鍵などの書込むべきデータはすべ
て１つの中央管理センタで集中的に管理する一方、分散
した各受信端末にある各書込み装置に対して、この中央
管理センタから所要のデータを配送するようにし、そし
て各書込み装置を物理的に施錠できるように構成すると
ともに、暗号化アルゴリズムに使う個人用のマスタ鍵は
すべて中央管理センタで保管することを特徴とし、ま
た、各書込み装置では、自動的に揮発性メモリまたは不
揮発性メモリへデータの書込みを行ない、書込済フラグ
を各データに対応させて書込むことによつて、同じデー
タが重複して書込まれるのを防止する。
以下に図面を参照する説明により、本発明の具体的構成
及びその作用を明らかにする。
及びその作用を明らかにする。
実施例 第１図は本発明に従うデータ書込み装置の一実施例の全
体構成を示すブロツク図であり、そしてこの実施例装置
の動作は第２図のフロチヤートにその概要が示される。
体構成を示すブロツク図であり、そしてこの実施例装置
の動作は第２図のフロチヤートにその概要が示される。
先ず第１図において、1Kは物理的な鍵、1Bは鍵によつて
施錠できる箱すなわち筺体であつて、筺体1Bの中には相
対的に大容量の不揮発性メモリ(Ｎ−Ｍ)2が収納されて
いる。一方、10は相対的に小容量の不揮発性メモリ(Ｎ
−Ｍ)または揮発性メモリ(Ｖ−Ｍ)である。この実施例
では、小容量のメモリ10以外の主要な構成部分１〜13は
全て、１つの筺体に収納されている。すなわち、第３図
の斜視図は装置の外観を示しており、図中、24は小容量
のメモリ10を装着するためのICソケツトである。
施錠できる箱すなわち筺体であつて、筺体1Bの中には相
対的に大容量の不揮発性メモリ(Ｎ−Ｍ)2が収納されて
いる。一方、10は相対的に小容量の不揮発性メモリ(Ｎ
−Ｍ)または揮発性メモリ(Ｖ−Ｍ)である。この実施例
では、小容量のメモリ10以外の主要な構成部分１〜13は
全て、１つの筺体に収納されている。すなわち、第３図
の斜視図は装置の外観を示しており、図中、24は小容量
のメモリ10を装着するためのICソケツトである。
そこで、第２図と第３図を参照しつつ、第１図の実施例
装置の動作を明らかにする。ここでは、ID番号を多数の
不揮発性メモリ(Ｎ−Ｍ)10に書込む場合を考える。先ず
メモリ10をソケツト24に装着し、次に書込み指示スイツ
チ３を投入すると、主制御回路４からは制御パルス信号
が出力され、当初カウント０にセツトしてあつたインク
リメント・カウンタ５は、この制御信号パルスをカウン
トして増分＋１となる。インクリメント・カウンタ５の
内容は読出しアドレス・カウンタ６に伝えられ、さらに
これは制御パルスの制御のもとに読出しアドレスとして
箱1B内の大容量の不揮発性メモリ２に伝えられる。イン
クリメント・カウンタ５の内容をそのまま大容量メモリ
２の読出しアドレスとしてもよいが、列と行のアドレス
で指定する場合は、５の出力を読出しアドレス・カウン
タ６で変換する方がよい。IDが全部で32ビツトであると
すると、インクリメント・カウンタ５の出力に対応した
アドレスの１列、例えばa0〜a11のある値、ここでは１
の１列分32ビツト（このアドレスをb0〜b4とする）を大
容量のメモリ２（その記憶容量を212×32≒128Ｋbitと
仮定）へ伝える。このような作用は主制御回路４中のカ
ウンタを適宜に設計することにより、簡単に得られる。
主制御回路４から32ビツト(00000〜11111)のアドレス信
号を読出しアドレス・カウンタ６を介して大容量メモリ
２へ順次に伝え、32個のメモリセル内のデータ32ビツト
を読出して、バツフアメモリ７へ伝える。なお、バツフ
アメモリ７への書込み方式はメモリ10への書込みと同じ
である。読出しアドレスの発生が終つた時点で、主制御
回路４から制御信号を書込み制御回路８へ伝えて、メモ
リ10を書込みモードにする一方、主制御回路４からは読
出し制御回路１４へ制御信号を送つて、バツフアメモリ
７を読出しモードにする。バツフアメモリ７とメモリ10
とは同一の記憶容量及び同一の構成を有するが、７は揮
発性メモリ(Ｖ−Ｍ)、10は不揮発性メモリ(Ｎ−Ｍ)にし
ておく。
装置の動作を明らかにする。ここでは、ID番号を多数の
不揮発性メモリ(Ｎ−Ｍ)10に書込む場合を考える。先ず
メモリ10をソケツト24に装着し、次に書込み指示スイツ
チ３を投入すると、主制御回路４からは制御パルス信号
が出力され、当初カウント０にセツトしてあつたインク
リメント・カウンタ５は、この制御信号パルスをカウン
トして増分＋１となる。インクリメント・カウンタ５の
内容は読出しアドレス・カウンタ６に伝えられ、さらに
これは制御パルスの制御のもとに読出しアドレスとして
箱1B内の大容量の不揮発性メモリ２に伝えられる。イン
クリメント・カウンタ５の内容をそのまま大容量メモリ
２の読出しアドレスとしてもよいが、列と行のアドレス
で指定する場合は、５の出力を読出しアドレス・カウン
タ６で変換する方がよい。IDが全部で32ビツトであると
すると、インクリメント・カウンタ５の出力に対応した
アドレスの１列、例えばa0〜a11のある値、ここでは１
の１列分32ビツト（このアドレスをb0〜b4とする）を大
容量のメモリ２（その記憶容量を212×32≒128Ｋbitと
仮定）へ伝える。このような作用は主制御回路４中のカ
ウンタを適宜に設計することにより、簡単に得られる。
主制御回路４から32ビツト(00000〜11111)のアドレス信
号を読出しアドレス・カウンタ６を介して大容量メモリ
２へ順次に伝え、32個のメモリセル内のデータ32ビツト
を読出して、バツフアメモリ７へ伝える。なお、バツフ
アメモリ７への書込み方式はメモリ10への書込みと同じ
である。読出しアドレスの発生が終つた時点で、主制御
回路４から制御信号を書込み制御回路８へ伝えて、メモ
リ10を書込みモードにする一方、主制御回路４からは読
出し制御回路１４へ制御信号を送つて、バツフアメモリ
７を読出しモードにする。バツフアメモリ７とメモリ10
とは同一の記憶容量及び同一の構成を有するが、７は揮
発性メモリ(Ｖ−Ｍ)、10は不揮発性メモリ(Ｎ−Ｍ)にし
ておく。
主制御回路４から読出し・書込みアドレスのデータを書
込み制御回路８へ伝え、メモリ10の書込みアドレスは書
込みアドレスカウンタ９を介して書込み制御回路８から
メモリ10へ伝え、またバツフアメモリ７の読出しアドレ
スは読出し制御回路14を介して、８から７へ与える。こ
のようにして、バツフアメモリ７の内容を読出し、メモ
リ10へそれを書込む。バツフアメモリ７とメモリ10のア
ドレス中、例えば行b0〜b4を前述のごとく00000から111
11まで変化させることは容易である。仮りに、７及び10
が大容量のメモリであつても、列アドレスa0〜an（ｎは
整数）を固定しておけばよい。７から10へ32ビツトのデ
ータの書込みが終了すると、その内容は10から読出され
る。これは読出し制御回路１４と書込み制御回路８で制
御される。すなわち、書込み制御回路８において書込み
の終了を検知し、メモリ10を書込みモードから解放す
る。それにより、10も読出しモードとなる。このように
して、７と10に同じアドレスを与えて読出し、１ビツト
ずつ32ビツトを比較回路11で比較し、７の出力と10の出
力が同一ならば、ＯＫの記号を表示部12に表示し、逆
に、１ビツトでも異なれば、ＮＧの記号を12に表示す
る。比較回路11による判定がＯＫの場合には、主制御回
路４はプリンタ13に制御信号を与えて、メモリ10に書込
まれている内容をプリントアウトさせる。この場合、32
ビツト全部をプリントするか否かの制御は、４から11を
介して行なう。プリンタ13の速度に合わせ、11を制御
し、10の内容をゆつくり読み出すことは充分に可能であ
る。プリントした後、主制御回路４からインクリメント
・カウンタ５にインクリメント・パルスを供給する。し
たがつて、大容量メモリ２のアドレスは、次の32ビツト
の存在するa0〜a11となる。
込み制御回路８へ伝え、メモリ10の書込みアドレスは書
込みアドレスカウンタ９を介して書込み制御回路８から
メモリ10へ伝え、またバツフアメモリ７の読出しアドレ
スは読出し制御回路14を介して、８から７へ与える。こ
のようにして、バツフアメモリ７の内容を読出し、メモ
リ10へそれを書込む。バツフアメモリ７とメモリ10のア
ドレス中、例えば行b0〜b4を前述のごとく00000から111
11まで変化させることは容易である。仮りに、７及び10
が大容量のメモリであつても、列アドレスa0〜an（ｎは
整数）を固定しておけばよい。７から10へ32ビツトのデ
ータの書込みが終了すると、その内容は10から読出され
る。これは読出し制御回路１４と書込み制御回路８で制
御される。すなわち、書込み制御回路８において書込み
の終了を検知し、メモリ10を書込みモードから解放す
る。それにより、10も読出しモードとなる。このように
して、７と10に同じアドレスを与えて読出し、１ビツト
ずつ32ビツトを比較回路11で比較し、７の出力と10の出
力が同一ならば、ＯＫの記号を表示部12に表示し、逆
に、１ビツトでも異なれば、ＮＧの記号を12に表示す
る。比較回路11による判定がＯＫの場合には、主制御回
路４はプリンタ13に制御信号を与えて、メモリ10に書込
まれている内容をプリントアウトさせる。この場合、32
ビツト全部をプリントするか否かの制御は、４から11を
介して行なう。プリンタ13の速度に合わせ、11を制御
し、10の内容をゆつくり読み出すことは充分に可能であ
る。プリントした後、主制御回路４からインクリメント
・カウンタ５にインクリメント・パルスを供給する。し
たがつて、大容量メモリ２のアドレスは、次の32ビツト
の存在するa0〜a11となる。
以上の動作を繰り返して、合計212＝4096個のデータ
を、メモリ10の4096個の記憶域M1〜M4096に順次に書込
む。上述の例では、32ビツトのIDを書込んだ場合につい
て説明した。しかし、大規模な有料放送の受信端末、あ
るいは、ICカードによる個別判別などを考えると、より
多量のデータ（ID）を書込んだり、あるいは１端末(１
メモリ)毎に別の鍵（コード）を書込んだりする必要が
あるが、上述の方法において、64ビツト（000000〜1111
11）のアドレスを変化させ、１つのa0〜a11のアドレス
当り64ビツトのデータを書込み読出すことは容易なこと
である。この場合、大容量メモリ２の記憶容量は、上記
のものの２倍、つまり 256Ｋbitsとなる。32ビツトは約
40億に相当するので、例えば、日本国民全員がICカード
を所持し、それぞれ個別の鍵（コード）を持つようにす
ることも可能である。
を、メモリ10の4096個の記憶域M1〜M4096に順次に書込
む。上述の例では、32ビツトのIDを書込んだ場合につい
て説明した。しかし、大規模な有料放送の受信端末、あ
るいは、ICカードによる個別判別などを考えると、より
多量のデータ（ID）を書込んだり、あるいは１端末(１
メモリ)毎に別の鍵（コード）を書込んだりする必要が
あるが、上述の方法において、64ビツト（000000〜1111
11）のアドレスを変化させ、１つのa0〜a11のアドレス
当り64ビツトのデータを書込み読出すことは容易なこと
である。この場合、大容量メモリ２の記憶容量は、上記
のものの２倍、つまり 256Ｋbitsとなる。32ビツトは約
40億に相当するので、例えば、日本国民全員がICカード
を所持し、それぞれ個別の鍵（コード）を持つようにす
ることも可能である。
次に本発明のデータ書込み装置のシステム的運用例につ
いて、第４図を参照して説明する。第４図において、16
は中央管理センタで、例えばID32ビツトと鍵コード32ビ
ツトの管理を行なう。すなわち、ID番号が判れば鍵のコ
ード番号も判る。ここで大容量メモリ 2Ai, 2Bi, 2Ciに
それぞれ4096種類の異なるIDと鍵コードを書込み、安全
を保証する方法でＡ工場(17Ａ)、Ｂ工場(17Ｂ)、Ｃ工場
(17Ｃ)へ運び、各工場の書込み装置15Ａ，15Ｂ，15Ｃ
（第３図の15に同じ）の箱15内に挿入し、鍵1Kをかけ
る。これは中央管理センタの操作員が行なえばよく、各
工場は書込み装置を破壊しない限り大容量メモリ2Ai,2B
iまたは2Ciの内容を知ることができない。それ故、機密
が保証される。なお、大容量メモリ２としては、フロツ
ピーデイスクやICカードが考えられる。
いて、第４図を参照して説明する。第４図において、16
は中央管理センタで、例えばID32ビツトと鍵コード32ビ
ツトの管理を行なう。すなわち、ID番号が判れば鍵のコ
ード番号も判る。ここで大容量メモリ 2Ai, 2Bi, 2Ciに
それぞれ4096種類の異なるIDと鍵コードを書込み、安全
を保証する方法でＡ工場(17Ａ)、Ｂ工場(17Ｂ)、Ｃ工場
(17Ｃ)へ運び、各工場の書込み装置15Ａ，15Ｂ，15Ｃ
（第３図の15に同じ）の箱15内に挿入し、鍵1Kをかけ
る。これは中央管理センタの操作員が行なえばよく、各
工場は書込み装置を破壊しない限り大容量メモリ2Ai,2B
iまたは2Ciの内容を知ることができない。それ故、機密
が保証される。なお、大容量メモリ２としては、フロツ
ピーデイスクやICカードが考えられる。
ところで、システム中のいずれかのデータ書込み装置15
において、その大容量メモリ２の内容の一部または全部
が２度にわたつて読出され、重複して書込みが行なわれ
るといけないので、これを防止する対策について第５図
及び第６図を参照して説明する。これまでの説明では、
データ（ID）は32ビツト、鍵コードは32ビツトとした
が、ここでは説明の簡易化を考慮して、データは31ビツ
トとする。この場合、IDの総数は約20億となるが、実用
上は何ら問題はない。
において、その大容量メモリ２の内容の一部または全部
が２度にわたつて読出され、重複して書込みが行なわれ
るといけないので、これを防止する対策について第５図
及び第６図を参照して説明する。これまでの説明では、
データ（ID）は32ビツト、鍵コードは32ビツトとした
が、ここでは説明の簡易化を考慮して、データは31ビツ
トとする。この場合、IDの総数は約20億となるが、実用
上は何ら問題はない。
さて第５図において、6Aは主制御回路４によつて制御さ
れる（図中、接続線は省略）アドレスカウンタで、その
間のインクリメント・カウンタ（図示しない）により増
分してアドレスa0〜a11を変化させる。6Bはb0〜b5の64
ビツトのアドレスを指定するアドレスカウンタである。
今仮りに、鍵コード32ビツト、ID31ビツト、フラグ１ビ
ツトの順で大容量メモリ２にデータが書込まれており、
第４図の中央管理センタ１６から工場へメモリ２を渡す
時は、前記のフラグは０であるとする。最初のアドレス
（a0〜a11は全て０）のデータ63ビツトの読出しは、主
制御回路４からフリツプフロツプ6Fにセツトパルスが供
給されることによつて始まるが、単安定マルチバイブレ
ータ6M1の出力はＬレベルである故、メモリ２は読出し
モード（逆のモードになるメモリもある）となつてお
り、最初の１ビツトはメモリ２の出力のデータラインに
現れている。フリツプフロツプ6Fがセツトされ、それの
Ｑ出力がＨレベルになると、パルス発振器6Sが発振す
る。パルス発振器6Sの発振周波数は、メモリ２のデータ
書込み・読出し周期の最小時間よりも長い繰返し周波数
に選定するが、これが高過ぎる場合には、分周してから
アドレスカウンタ6Bに送ればよい。また仮りに、6Sの発
振周波数を100KHzとすれば、アドレスカウンタ6Bの出力
b0〜b5は10μsec毎に変化する。従つて、メモリ２から3
1ビツトを読出す時間は310μsecである。そしてb0〜b5
が全て１になると、NANDゲート6Gの出力はＬレベルとな
つて、フリツプフロツプ6Fをリセツトするので、それの
Ｑ出力はＬレベルとなつて6Sの発振を停止させる。、一
方、単安定マルチ6M1は例えば100μsec幅でＨレベルの
Ｑ出力を出力してメモリ２を書込みモードにし、＋Ｂす
なわち１の信号をb0〜b5の最後のアドレス111111の個所
に書込む。また単安定マルチ6M1のＱ出力の後縁で単安
定マルチ6M2が駆動されて例えば10μsec幅のＱ出力を生
じ、このＱ出力によつてアドレスカウンタ6Bがクリアさ
れる。従つて、次のa0〜a11のアドレスになつた時、b0
〜b5は全て０である。以下、上述の動作を繰返す。この
ようにすれば、大容量メモリ２に、IDと鍵コードの合計
63ビツトとを対にして、１ビツトのフラグのみが書込ま
れる。このようにしておくと、大容量メモリ２の内容を
全部読出してメモリ10へ書込んでいなくとも、後続の大
容量メモリ２と順次に交換できるから、未使用のIDと鍵
コードの判別ができることになる。
れる（図中、接続線は省略）アドレスカウンタで、その
間のインクリメント・カウンタ（図示しない）により増
分してアドレスa0〜a11を変化させる。6Bはb0〜b5の64
ビツトのアドレスを指定するアドレスカウンタである。
今仮りに、鍵コード32ビツト、ID31ビツト、フラグ１ビ
ツトの順で大容量メモリ２にデータが書込まれており、
第４図の中央管理センタ１６から工場へメモリ２を渡す
時は、前記のフラグは０であるとする。最初のアドレス
（a0〜a11は全て０）のデータ63ビツトの読出しは、主
制御回路４からフリツプフロツプ6Fにセツトパルスが供
給されることによつて始まるが、単安定マルチバイブレ
ータ6M1の出力はＬレベルである故、メモリ２は読出し
モード（逆のモードになるメモリもある）となつてお
り、最初の１ビツトはメモリ２の出力のデータラインに
現れている。フリツプフロツプ6Fがセツトされ、それの
Ｑ出力がＨレベルになると、パルス発振器6Sが発振す
る。パルス発振器6Sの発振周波数は、メモリ２のデータ
書込み・読出し周期の最小時間よりも長い繰返し周波数
に選定するが、これが高過ぎる場合には、分周してから
アドレスカウンタ6Bに送ればよい。また仮りに、6Sの発
振周波数を100KHzとすれば、アドレスカウンタ6Bの出力
b0〜b5は10μsec毎に変化する。従つて、メモリ２から3
1ビツトを読出す時間は310μsecである。そしてb0〜b5
が全て１になると、NANDゲート6Gの出力はＬレベルとな
つて、フリツプフロツプ6Fをリセツトするので、それの
Ｑ出力はＬレベルとなつて6Sの発振を停止させる。、一
方、単安定マルチ6M1は例えば100μsec幅でＨレベルの
Ｑ出力を出力してメモリ２を書込みモードにし、＋Ｂす
なわち１の信号をb0〜b5の最後のアドレス111111の個所
に書込む。また単安定マルチ6M1のＱ出力の後縁で単安
定マルチ6M2が駆動されて例えば10μsec幅のＱ出力を生
じ、このＱ出力によつてアドレスカウンタ6Bがクリアさ
れる。従つて、次のa0〜a11のアドレスになつた時、b0
〜b5は全て０である。以下、上述の動作を繰返す。この
ようにすれば、大容量メモリ２に、IDと鍵コードの合計
63ビツトとを対にして、１ビツトのフラグのみが書込ま
れる。このようにしておくと、大容量メモリ２の内容を
全部読出してメモリ10へ書込んでいなくとも、後続の大
容量メモリ２と順次に交換できるから、未使用のIDと鍵
コードの判別ができることになる。
次に、フラグの立つているIDと鍵コードを二重に読出
し、重複して書込むことがないようにするための対策に
ついて述べる。第６図は、第５図を変形してメモリ10
（第１図参照）を取替える毎に、アドレスカウンタ6Bの
b0〜b5中の111111の部分のフラグをチエツクするように
構成したチエツク回路を含んでおり、以下のごとく動作
する。主制御回路４を操作して負パルスを出力させて、
単安定マルチバイブレータ4Mを駆動する。この4Mの出力
パルスの幅を例えば10ｍsecとし、そのＨレベルの間、
セレクタ6Cの出力にはそれの入力c0〜c5が現われるもの
とする。入力c0〜c5は全て１である故、それはフラグの
あるアドレスを指定する。この時、アドレスカウンタ6A
がa0〜a11のある値、例えばｎであるとすると、この
時、大容量メモリ２の出力は０または１である。０の場
合には、NANDゲート62には出力が現われないので、第５
図と同様の動作となる。すなわち、単安定マルチ4MのＱ
出力がＬレベルになると、フリツプフロツプ6Fがセツト
され、セレクタ6Cはb0〜b5を出力し、ANDゲート61がオ
ンになるからである。一方、大容量メモリ２の出力が１
の場合には、NANDゲート62の出力は負となり、ＯＲゲー
ト63の出力も負となつて、アドレスカウンタ6Aを増分＋
１する。すなわち、6Aのアドレスはa0〜a11は(ｎ＋１)
となる。一方、ＮＡＮＤゲート6Gの出力を考えると、c0
〜c5の全部の信号１が6Gへも送られ、6Gの出力は負レベ
ルとなるが、単安定マルチ4Mの出力がＨレベルの間、Ａ
ＮＤゲート61は遮断されており、6M1を駆動しないの
で、メモリ２のＷ／Ｒ端子はＬレベル、すなわち、読出
しモードを保持する。またフリツプフロツプ6Fはリセツ
トされるが、そのＱ出力は単安定マルチ4Mの出力の後縁
でセツトされるまで、何回リセツトされても支障はな
い。アドレスカウンタ6Aのアドレスa0〜a11が(ｎ＋１)
であつても、フラグが１なら、さらに(ｎ＋２)という具
合に6Aのアドレスa0〜a11は10進換算で１から4095まで
進み、再び０に戻ることにより、合計4096のアドレスを
指定する。すなわち、単安定マルチ4Mの出力がＨレベル
である10ｍsecの間に4096のアドレスを変化させること
になる。これは１アドレス当り約0.5μsecであるから、
読出しには充分な時間といえる。万一、読出しのために
短いのであれば、単安定マルチ4Mの出力の幅を 100ｍse
cにしてもよい。
し、重複して書込むことがないようにするための対策に
ついて述べる。第６図は、第５図を変形してメモリ10
（第１図参照）を取替える毎に、アドレスカウンタ6Bの
b0〜b5中の111111の部分のフラグをチエツクするように
構成したチエツク回路を含んでおり、以下のごとく動作
する。主制御回路４を操作して負パルスを出力させて、
単安定マルチバイブレータ4Mを駆動する。この4Mの出力
パルスの幅を例えば10ｍsecとし、そのＨレベルの間、
セレクタ6Cの出力にはそれの入力c0〜c5が現われるもの
とする。入力c0〜c5は全て１である故、それはフラグの
あるアドレスを指定する。この時、アドレスカウンタ6A
がa0〜a11のある値、例えばｎであるとすると、この
時、大容量メモリ２の出力は０または１である。０の場
合には、NANDゲート62には出力が現われないので、第５
図と同様の動作となる。すなわち、単安定マルチ4MのＱ
出力がＬレベルになると、フリツプフロツプ6Fがセツト
され、セレクタ6Cはb0〜b5を出力し、ANDゲート61がオ
ンになるからである。一方、大容量メモリ２の出力が１
の場合には、NANDゲート62の出力は負となり、ＯＲゲー
ト63の出力も負となつて、アドレスカウンタ6Aを増分＋
１する。すなわち、6Aのアドレスはa0〜a11は(ｎ＋１)
となる。一方、ＮＡＮＤゲート6Gの出力を考えると、c0
〜c5の全部の信号１が6Gへも送られ、6Gの出力は負レベ
ルとなるが、単安定マルチ4Mの出力がＨレベルの間、Ａ
ＮＤゲート61は遮断されており、6M1を駆動しないの
で、メモリ２のＷ／Ｒ端子はＬレベル、すなわち、読出
しモードを保持する。またフリツプフロツプ6Fはリセツ
トされるが、そのＱ出力は単安定マルチ4Mの出力の後縁
でセツトされるまで、何回リセツトされても支障はな
い。アドレスカウンタ6Aのアドレスa0〜a11が(ｎ＋１)
であつても、フラグが１なら、さらに(ｎ＋２)という具
合に6Aのアドレスa0〜a11は10進換算で１から4095まで
進み、再び０に戻ることにより、合計4096のアドレスを
指定する。すなわち、単安定マルチ4Mの出力がＨレベル
である10ｍsecの間に4096のアドレスを変化させること
になる。これは１アドレス当り約0.5μsecであるから、
読出しには充分な時間といえる。万一、読出しのために
短いのであれば、単安定マルチ4Mの出力の幅を 100ｍse
cにしてもよい。
上述のようにして、メモリ10の内容を全部チエツクし、
フラグの有無を調べることができる。またその際、既に
フラグの立つているメモリアドレスの内容をもう一度読
出ことは必要でない。なお、以上の例ではフラグのアド
レスを111111としたが、これが000000でも支障のないこ
とはいうまでもない。
フラグの有無を調べることができる。またその際、既に
フラグの立つているメモリアドレスの内容をもう一度読
出ことは必要でない。なお、以上の例ではフラグのアド
レスを111111としたが、これが000000でも支障のないこ
とはいうまでもない。
発明の効果 以上の説明によつて明らかとなつたように、本発明はそ
の目的を充分に達成するとともに下記の特有の効果を奏
する。
の目的を充分に達成するとともに下記の特有の効果を奏
する。
(a) ＩＤや鍵を重複させることなしに、それぞれのデ
ータ書込み装置を用いて各端末に装着されるべきメモリ
へ順に書込むことができる。
ータ書込み装置を用いて各端末に装着されるべきメモリ
へ順に書込むことができる。
(b) ＩＤ、鍵のデータを一度使つたメモリのアドレス
にフラグが立つので、使用済のＩＤや鍵と、未使用のそ
れとを直ちに判別できる。
にフラグが立つので、使用済のＩＤや鍵と、未使用のそ
れとを直ちに判別できる。
(c) データ書込み装置に物理的に鍵をかけることがで
きるので、システム内の工場はメモリへの書込みに直接
関与しなくてよく、したがつてデータの機密保持上のセ
キユリテイが高い。
きるので、システム内の工場はメモリへの書込みに直接
関与しなくてよく、したがつてデータの機密保持上のセ
キユリテイが高い。
第１図は本発明に係るデータ書込み装置の一実施例の全
体構成を示すブロツク図、第２図は同じくその動作説明
用フローチヤート、第３図は同じくその外観を示す斜視
図、第４図は本発明に従うデータ書込み装置が適用され
るシステムの概要図である。また、第５図は本発明に係
るデータ書込み装置の他の実施例であつて、特にメモリ
の記憶内容の２度読み、重複書込み防止手段を有するも
ののブロツク図、第６図は第５図示の実施例の変形例の
ブロツク図である。
体構成を示すブロツク図、第２図は同じくその動作説明
用フローチヤート、第３図は同じくその外観を示す斜視
図、第４図は本発明に従うデータ書込み装置が適用され
るシステムの概要図である。また、第５図は本発明に係
るデータ書込み装置の他の実施例であつて、特にメモリ
の記憶内容の２度読み、重複書込み防止手段を有するも
ののブロツク図、第６図は第５図示の実施例の変形例の
ブロツク図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−103533（ＪＰ，Ａ) 特開 昭61−240385（ＪＰ，Ａ) 実開 昭61−14554（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】信号の送受信システムにおいて端末毎に異
なるアドレス及びマスタ鍵を記憶できる受信端末に装着
される小容量メモリにデータを書込む装置であって、 物理的に施錠可能な筺体内に相対的に大容量のメモリを
設けると共に、前記筺体上に設けた端子に外部から不揮
発性の、または、電池等でバツクアツプされた揮発性
の、相対的に小容量のメモリを接続し、前記大容量のメ
モリの記憶内容の一部を読取って順次に前記小容量のメ
モリに書込むように構成し、 前記一受信端末毎に装着される前記小容量のメモリには
一端末毎に異なるデータが１回だけ書込まれ、かつ、同
一のデータが他の受信端末にデータを書込む際小容量の
メモリに書込まれないようにするために、データと対応
した書込みフラグを記憶する記憶域を前記大容量メモリ
の一部に設けること、を特徴とする前記データ書込み装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177381A JPH0624358B2 (ja) | 1989-07-10 | 1989-07-10 | データ書込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1177381A JPH0624358B2 (ja) | 1989-07-10 | 1989-07-10 | データ書込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0342936A JPH0342936A (ja) | 1991-02-25 |
| JPH0624358B2 true JPH0624358B2 (ja) | 1994-03-30 |
Family
ID=16029947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1177381A Expired - Lifetime JPH0624358B2 (ja) | 1989-07-10 | 1989-07-10 | データ書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624358B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3791582B2 (ja) * | 1999-09-17 | 2006-06-28 | 株式会社トータルシステムエンジニアリング | チェーンストア業物流合理化システム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6114554U (ja) * | 1984-06-25 | 1986-01-28 | 富士通株式会社 | 卓上型暗号装置 |
| JPS61240385A (ja) * | 1985-04-18 | 1986-10-25 | Omron Tateisi Electronics Co | カ−ド発行装置 |
| JPS63103533A (ja) * | 1986-10-20 | 1988-05-09 | Mitsubishi Electric Corp | 暗号通信処理システム |
-
1989
- 1989-07-10 JP JP1177381A patent/JPH0624358B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342936A (ja) | 1991-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0674318B1 (en) | System and method for write-protecting predetermined portions of a memory array | |
| US5081676A (en) | Method and apparatus for protecting multiple copies of computer software from unauthorized use | |
| US5032708A (en) | Write-once-read-once batteryless authentication token | |
| US4862156A (en) | Video computer system including multiple graphics controllers and associated method | |
| NL8201077A (nl) | Kommunikatiesysteem, bevattende een centrale dataverwerkende inrichting, toegangsstations en externe stations, waarbij een kryptografische kontrole is voorzien op vervalsing van een extern station, alsmede externe stations voor gebruik in zo een kommunikatiesysteem. | |
| CA2003377A1 (en) | Epm having an improvement in non-volatile storage of accounting data | |
| JPH0727459B2 (ja) | データ処理システムにおける乱数発生方法及びこの方法を使用したデータ処理システム | |
| US7200759B2 (en) | Method and device for making information contents of a volatile semiconductor memory irretrievable | |
| US5506991A (en) | Printer port adapter with overlaid one-wire interface for electronic key | |
| US5603000A (en) | Integrated circuit memory with verification unit which resets an address translation register upon failure to define one-to-one correspondences between addresses and memory cells | |
| US4712177A (en) | Circuit for a cord carrier having a memory and an access control unit for secure data access | |
| JPH0624358B2 (ja) | データ書込み装置 | |
| US5493665A (en) | Portable memory device and method of securing the integrity of stored data therein utilizing a starting address and a stored memory cycle number | |
| JPH09265254A (ja) | 情報記憶媒体の相互認証システム | |
| JPS627251A (ja) | 多機能形電話装置 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| US20030024984A1 (en) | Clock frequency control method and device, and IC card reading/writing apparatus using the same | |
| RU2006924C1 (ru) | Устройство для ввода-вывода информации | |
| JPH02112082A (ja) | マイクロプロセッサおよびそれを用いたｉｃカード | |
| JPS5837272A (ja) | 電気信号発信器 | |
| JPS62233867A (ja) | リ−ドオンリメモリ | |
| JPH1173375A (ja) | Ｉｃカード | |
| GB2157040A (en) | Electronic data reader/writer | |
| JP2864765B2 (ja) | データキャリア | |
| JPH0793620B2 (ja) | 復号化装置 |