JPH0343629B2 - - Google Patents
Info
- Publication number
- JPH0343629B2 JPH0343629B2 JP57029634A JP2963482A JPH0343629B2 JP H0343629 B2 JPH0343629 B2 JP H0343629B2 JP 57029634 A JP57029634 A JP 57029634A JP 2963482 A JP2963482 A JP 2963482A JP H0343629 B2 JPH0343629 B2 JP H0343629B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- transistor
- display element
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
この発明は交流駆動型EL表示装置の改良に関
し、特に駆動回路を含めた装置構成の改良に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to an improvement of an AC-driven EL display device, and particularly to an improvement of the device configuration including a drive circuit.
(b) 技術の背景
ある物質に電圧を印加すると、その物質自身が
光を発する現象−これを電界発光(Electrol−
uminescence)現象という−は良く知られてい
る。そして、この物質としては硫化亜鉛(Zns)
にマンガンMnを添加したものが有名であり、最
近薄膜構成のEL表示素子として開発が進められ
ている。(b) Background of the technology A phenomenon in which when a voltage is applied to a material, the material itself emits light - this is called electroluminescence.
The phenomenon called ``uminescence'' is well known. And this substance is zinc sulfide (Zns)
A well-known example is one in which manganese and Mn are added, and it has recently been developed as an EL display element with a thin film structure.
このような物質に対する交流電圧の印加は、物
質からの発光の有無だけでなく、その輝度をも制
御することができる。すなわち、印加する交流電
圧の電圧値を上昇すると輝度も上昇し、反対に電
圧値が降下すると輝度も低下する。したがつて、
高い電圧を印加した時の輝度と低い電圧あるいは
非印加時の輝度とにより、2つの状態−前者を表
示状態(オン状態)、後者を非表示状態(オフ状
態)−を制御できる。 By applying an alternating current voltage to such a substance, it is possible to control not only the presence or absence of light emission from the substance, but also its brightness. That is, when the voltage value of the applied AC voltage increases, the brightness also increases, and conversely, when the voltage value decreases, the brightness also decreases. Therefore,
By controlling the brightness when a high voltage is applied and the brightness when a low voltage or no voltage is applied, two states can be controlled: the former is a display state (on state), and the latter is a non-display state (off state).
このような電界発光型の表示体は半導体製造技
術を利用することによつて複数個の表示素子をよ
り小さい範囲に配列することができ、かつ表示素
子と表示駆動回路とを一体的に製造できるという
利点を有しており、陰極線管、液晶、ガス放電を
利用した表示装置の代替手段として注目されてい
る。 By using semiconductor manufacturing technology, such an electroluminescent display body can arrange a plurality of display elements in a smaller area, and can also manufacture the display elements and display drive circuit integrally. Because of these advantages, it is attracting attention as an alternative to display devices using cathode ray tubes, liquid crystals, and gas discharges.
(c) 従来技術
第1図にEL型表示体を利用した表示装置を示
す。この実施例は1つの容量性の表示素子ELに
対して1つの駆動回路を設けた形式であり、デー
タ線DLと走査線SLを有する。データ線DLは
MOS型FETよりなる第1のスイツチング素子Q1
のドレイン端子に接続され、走査線SLはトラン
ジスタQ1のゲート端子に接続される。トランジ
スタQ1のソース端子はMOS型FETよりなる第2
のスイツチング素子Q2のゲート端子に接続され、
一方ではデータ蓄積用のコンデンサCSに接続さ
れ。トランジスタQ2のドレイン端子は表示素子
ELの一方の電極に接続される。トランジスタQ2
のソース端子は基準電位としてのアース電位に接
続される。表示素子ELは2つの電極間に図示し
ない絶縁膜を介して表示体elを挾持した薄膜構成
を有してなり、他方の電極には電源POWよりパ
ルス状の交流電圧が供給されている。(c) Prior art Figure 1 shows a display device using an EL display. This embodiment has a format in which one drive circuit is provided for one capacitive display element EL, and has a data line DL and a scanning line SL. The data line DL is
First switching element Q 1 consisting of MOS type FET
The scanning line SL is connected to the gate terminal of the transistor Q1 . The source terminal of transistor Q1 is a second transistor consisting of a MOS type FET.
is connected to the gate terminal of switching element Q2 ,
On the other hand, it is connected to a capacitor C S for data storage. The drain terminal of transistor Q 2 is the display element
Connected to one electrode of EL. transistor Q 2
The source terminal of is connected to ground potential as a reference potential. The display element EL has a thin film structure in which the display element EL is sandwiched between two electrodes via an insulating film (not shown), and a pulsed AC voltage is supplied to the other electrode from a power source POW.
今、表示素子ELを表示状態にするためデータ
線DLを“1”とした状態で走査線SLに所定の幅
をもつたパルス状の走査信号を供給すると、トラ
ンジスタQ1が“ON”となり、コンデンサCSは前
記走査信号に対応して電荷を蓄積する。これによ
つて、トランジスタQ2が“ON”となり、トラン
ジスタQ2のドレイン・ソース間の電圧は略0
〔V〕となる。すなわち第2図に示すように電源
POWからaに示す如き交流電圧±VAが表示素子
ELの一方の電極に供給され、かつドレイン・ソ
ース間の電圧VDSは0〔V〕で、表示素子ELの他
方の電極は第2図bのようにアース電位にクラン
プされるので、表示素子ELの対向する電極間に
は第2図cのごとく±VAの供給電圧そのものが
印加される。 Now, when a pulse-like scanning signal with a predetermined width is supplied to the scanning line SL with the data line DL set to "1" in order to put the display element EL into the display state, the transistor Q1 turns "ON". The capacitor C S stores charge in response to the scanning signal. As a result, transistor Q 2 turns “ON” and the voltage between the drain and source of transistor Q 2 becomes approximately 0.
It becomes [V]. In other words, as shown in Figure 2, the power supply
The AC voltage ±V A shown in a from POW is the display element.
The voltage V DS supplied to one electrode of the EL and between the drain and source is 0 [V], and the other electrode of the display element EL is clamped to the ground potential as shown in Figure 2b, so the display element As shown in FIG. 2c, the supply voltage itself of ±V A is applied between the opposing electrodes of the EL.
一方、データ線DLの“O”状態への切換に伴
なうコンデンサCSの放電によつてトランジスタ
Q2が“OFF”となると、第3図aに示す±VAの
供給電圧によつてQ2のドレイン側電圧VDSは第3
図bに示すように2VAだけ変化する。したがつ
て、表示素子ELの両電極間に印加される電圧VEL
はそれらの差電圧として第3図cに示すように直
流電圧となる。 On the other hand, the transistor is
When Q 2 is turned “ OFF ”, the voltage on the drain side of Q 2 V DS becomes
It changes by 2V A as shown in Figure b. Therefore, the voltage V EL applied between both electrodes of the display element EL
The difference voltage between them becomes a DC voltage as shown in FIG. 3c.
ここで、表示素子ELの両電極間に印加される
交流電圧と発光輝度との関係について第4図に沿
つて説明する。第4図は横軸に交流電圧VELを、
縦軸に輝度Bを示すもので、電圧VELをVAとした
とき、輝度は表示可能な発光輝度B2となり、VNA
としたときB1で示す1fL程度のオフ状態の非表示
輝度で発光する。したがつて電源POWからの交
流電圧の波高値を第2図、第3図のように±VA
とすると、トランジスタQ2が“ON”のとき表示
体素子ELはオン状態の表示輝度B2で発光し、ト
ランジスタQ2が“OFF”のときは印加電圧が−
VAの直流となるので発光することはない。 Here, the relationship between the alternating current voltage applied between both electrodes of the display element EL and the luminance will be explained with reference to FIG. 4. In Figure 4, the horizontal axis represents the AC voltage VEL ,
The vertical axis shows the brightness B, and when the voltage V EL is set to V A , the brightness is the displayable luminance brightness B 2 , and V NA
When this happens, light is emitted at an off-state non-display brightness of approximately 1 fL, which is indicated by B1 . Therefore, the peak value of the AC voltage from the power supply POW is ±V A as shown in Figures 2 and 3.
Then, when the transistor Q 2 is "ON", the display element EL emits light at the display brightness B 2 of the on state, and when the transistor Q 2 is "OFF", the applied voltage is -
Since it is a direct current of V A , it does not emit light.
(d) 従来技術の問題点
さて、ここで注目すべきことは選択駆動用トラ
ンジスタQ2のドレイン・ソース間の電圧VDSの変
位である。電圧VDSはトランジスタQ2を“ON”
としたときは0〔V〕であるが、トランジスタQ2
を“OFF”としたとき、換言すると表示素子EL
を非表示状態としたとき電圧VDSは異常に上昇す
る。すなわち第3図に示すように、印加された交
流電圧が0〔V〕より+VA〔V〕に変化する毎に
電圧VDSは印加された交流電圧の波高値の2倍で
ある+2VA〔V〕に上昇する。これは表示素子EL
の両電極に蓄積された電荷に、交流電圧の+VA
〔V〕が加算されるためと考えられる。(d) Problems with the Prior Art Now, what should be noted here is the displacement of the voltage V DS between the drain and source of the selective drive transistor Q 2 . Voltage V DS turns transistor Q 2 “ON”
When it is, it is 0 [V], but the transistor Q 2
In other words, when the display element EL is set to “OFF”,
The voltage V DS rises abnormally when it is in the non-display state. That is, as shown in FIG. 3, every time the applied AC voltage changes from 0 [V] to +V A [V], the voltage V DS becomes +2V A [ which is twice the peak value of the applied AC voltage]. V]. This is the display element EL
The AC voltage +V A
This is thought to be because [V] is added.
一方、トランジスタQ2に着目するに、トラン
ジスタQ2に対して要求される特性の1つは表示
素子を非表示状態とすべく“OFF”とされたと
き、ドレイン電流を0とし、もつて表示素子EL
の両端に印加される電圧を制御することである。
すなわちトランジスタQ2が“OFF”とされたと
きIDS=0とする機能が要求されている。したが
つてトランジスタQ2の特性は第5図に示すよう
に、その降伏電圧VZはVZ≧2VAを満足するよう
に設定しなければならない。尚、第5図は一般の
MOS型トランジスタを使用した場合の該トラン
ジスタQ2のドレイン・ソース間電圧VDSに対する
ドレイン電流IDの変化を示すVDS−ID特性図であ
る。 On the other hand, focusing on the transistor Q 2 , one of the characteristics required of the transistor Q 2 is that when the display element is turned "OFF" to make the display non-display, the drain current is set to 0, and the display is not displayed. Element EL
is to control the voltage applied across the .
That is, a function is required to set I DS =0 when transistor Q 2 is turned off. Therefore, as shown in FIG. 5, the characteristics of transistor Q 2 must be set so that its breakdown voltage V Z satisfies V Z ≧2V A. Furthermore, Figure 5 shows the general
FIG. 7 is a V DS -ID characteristic diagram showing a change in drain current ID with respect to drain-source voltage V DS of transistor Q 2 when a MOS type transistor is used.
このように、トランジスタQ2は“OFF”とさ
れたときにIDを0とするために降伏電圧VZを大き
な値に設定しなければならない。一例として、表
示体elの発光時の電圧すなわち印加される交流電
圧の値VAを160〔V〕とするとトランジスタQ2に
要求される降伏電圧VZは320〔V〕以上となる。 In this way, the breakdown voltage V Z of the transistor Q 2 must be set to a large value in order to set ID to 0 when the transistor Q 2 is turned “OFF”. As an example, if the voltage at the time of light emission of the display element el, that is, the value of the applied AC voltage V A is 160 [V], the breakdown voltage V Z required of the transistor Q 2 is 320 [V] or more.
しかし、降伏電圧VZが極端に大きな値を有す
るスイツチング素子を製造することは困難を極め
かつ高値となる。またスイツチング素子の耐圧
は、降伏電圧のみならずゲート酸化膜の絶縁耐圧
にも依存し、上記のように高い電圧に対してゲー
ト酸化膜の破壊を防ぐのにきわめて困難である。
特にスイツチング素子をMOS型FETのように半
導体製造技術を利用して製作すること考えると、
その構造、材料等多くの点に注意を払わなければ
ならない。 However, it is extremely difficult to manufacture a switching element having an extremely large breakdown voltage VZ , and the breakdown voltage VZ becomes high. Further, the breakdown voltage of a switching element depends not only on the breakdown voltage but also on the dielectric breakdown voltage of the gate oxide film, and it is extremely difficult to prevent the gate oxide film from being destroyed by such a high voltage as described above.
Especially when considering that switching elements are manufactured using semiconductor manufacturing technology like MOS FETs,
Attention must be paid to many aspects such as its structure and materials.
(e) 発明の目的
本発明はかかる従来の欠点に鑑み、表示素子
ELの表示状態、非表示状態における輝度特性を
悪化することなく、選択駆動用トランジスタの破
壊電圧VBを印加される2VAよりもを小さな値に設
定できるようにしたEL型表示装置を提供するも
のである。(e) Purpose of the Invention In view of such conventional drawbacks, the present invention provides a method for display elements.
To provide an EL type display device in which the breakdown voltage V B of a selective drive transistor can be set to a value smaller than the applied 2V A without deteriorating the luminance characteristics in the display state and non-display state of the EL. It is something.
(f) 発明の構成
薄膜構成のEL型表示装置の動作について吟味
するに、表示素子ELの表示状態では第4図に示
すように略飽和レベルの輝度B2の発光を行うた
めに、表示素子ELの両端にはVAなる交流電圧を
印加しなければならないが、非表示状態(オフ状
態)を得るためには、ドレイン電流IDを0〔A〕
にすることは必ずしも必要がない。すなわち、第
4図の輝度特性カーブから明らかなようにEL表
示素子は比較的高い電圧VNAまで電圧を上昇して
も目に映ずるだけの輝度を得るには不十分である
が、VNAからVAまでの電圧変化で急激に輝度が立
上がる特性を有している。従つて、VNAを表示の
スレツシユホールド電圧と見ることができ、非表
示状態においても表示素子の両端にはこのVNA
〔V〕までの交流電圧の印加は許容される。この
は発明は、かかるEL表示素子の特性に着目して
選択駆動用トランジスタの破壊電圧VBを2VA〔V〕
よりも小さな値に設定するクランプ用の整流素子
を設けるもので、その最小値は表示体elにVNA
〔V〕以上の交流電圧が印加される直前まで設定
できる。すなわち、この発明はEL表示素子の選
択駆動用トランジスタと並列に降伏電圧VZがVA
−VNA≦VZ<2VAの範囲にある電圧クランプ用の
整流素子を備えてトランジスタの両端電圧を破壊
電圧以下にクランプすることを特徴とするもので
ある。この整流素子はトランジスタQ2内の基体
とドレイン間接合で与えても良いし、別の素子と
して合体させても良い。(f) Structure of the Invention Examining the operation of an EL display device with a thin film structure, in the display state of the display element EL , as shown in FIG. An AC voltage of V A must be applied across the EL, but in order to obtain a non-display state (off state), the drain current I D must be set to 0 [A].
It is not necessarily necessary to do so. In other words, as is clear from the brightness characteristic curve in Figure 4, even if the voltage of the EL display element is increased to a relatively high voltage VNA , it is still insufficient to obtain the brightness that is visible to the human eye . It has the characteristic that the brightness rises rapidly when the voltage changes from V A to V A. Therefore, V NA can be seen as the threshold voltage for display, and even in the non-display state, this V NA is applied to both ends of the display element.
Application of alternating voltage up to [V] is permissible. This invention focuses on the characteristics of such an EL display element and reduces the breakdown voltage V B of the selective drive transistor to 2V A [V]
This device is equipped with a rectifying element for clamping to set a value smaller than V NA on the display body el.
It can be set up to just before an AC voltage of [V] or more is applied. That is, in this invention, the breakdown voltage V Z is V A in parallel with the selection drive transistor of the EL display element.
The present invention is characterized in that it includes a rectifier for voltage clamping in the range of −V NA ≦V Z <2V A to clamp the voltage across the transistor to below the breakdown voltage. This rectifying element may be provided by a junction between the substrate and the drain within the transistor Q2 , or may be combined as a separate element.
(g) 発明の実施例
以下本発明によるEL表示装置を具体的に説明
する。(g) Embodiments of the Invention The EL display device according to the present invention will be specifically described below.
第6図は第1図の駆動用トランジスタQ2とし
て用いるNチヤンネルのMOS型FETの断面を示
す概略図である。P型半導体基板にN形のソース
およびドレイン領域を拡散させた場合、図のよう
なダイオードがその接合面に形成されることは周
知である。したがつて、ゲート端子Gに所定の電
圧を印加して“ON”とした場合はこのダイオー
ドDZの存在は無視できるが、“OFF”とした場合
はダイオードDZは無視できなくなる。 FIG. 6 is a schematic diagram showing a cross section of an N-channel MOS FET used as the driving transistor Q2 of FIG. 1. It is well known that when N-type source and drain regions are diffused into a P-type semiconductor substrate, a diode as shown in the figure is formed at the junction surface thereof. Therefore, when a predetermined voltage is applied to the gate terminal G to turn it "ON", the existence of this diode D Z can be ignored, but when it is turned "OFF", the diode D Z cannot be ignored.
今、ソース端子Sと基板を接地し、ドレイン端
子Dを表示素子ELに接続し、かつFETを
“OFF”とした場合の表示装置の等価回路は第7
図のように考えられる。すなわち、表示素子EL
は逆方向のダイオードDZを介して接地している
ものと考えることができ、このダイオードDZを
単なる逆耐圧ダイオードとしてではなく、ツエナ
ーダイオードとしてその定電圧特性によるクラン
プ作用を利用する点がこの発明の特徴である。 Now, the equivalent circuit of the display device when the source terminal S and the substrate are grounded, the drain terminal D is connected to the display element EL, and the FET is turned "OFF" is the seventh
It can be considered as shown in the figure. In other words, the display element EL
can be thought of as being grounded via the diode D Z in the reverse direction, and the point of this is that this diode D Z is not simply a reverse voltage diode, but is used as a Zener diode to utilize the clamping effect due to its constant voltage characteristics. This is a feature of the invention.
第7図の等価回路において、電源POWより波
高値VAの交番パルス電圧を供給する場合、ダイ
オードDZの降伏電圧VZに対するトランジスタQ2
のドレイン・ソース間電圧VDSの特性を見ると第
8図のようになる。第8図は横軸に降伏電圧VZ
を、縦軸にドレイン・ソース間電圧VDSを表わし
たものであり、降伏電圧がVZが0〔V〕のとき
は、換言するとダイオードDZが短絡された場合
は電圧VDSも略0〔V〕となる。一方VZがVZI〔V〕
となると、VDSは2VA〔A〕となりそれ以降は電源
電圧VAが増加しない限りVZが増加しても電圧VDS
は2VA〔V〕を維持する。ここでVZIは2VAに相当
することになる。 In the equivalent circuit of Fig. 7, when an alternating pulse voltage with a peak value V A is supplied from the power supply POW, the transistor Q 2 with respect to the breakdown voltage V Z of the diode D Z
The characteristics of the drain-source voltage V DS are shown in Figure 8. In Figure 8, the horizontal axis shows the breakdown voltage V Z
The vertical axis represents the drain-source voltage V DS , and when the breakdown voltage V Z is 0 [V], in other words, when the diode D Z is short-circuited, the voltage V DS is also approximately 0. It becomes [V]. On the other hand, V Z is V ZI [V]
Then, V DS becomes 2V A [A], and from then on, even if V Z increases, unless the power supply voltage V A increases, the voltage V DS
maintains 2V A [V]. Here, V ZI corresponds to 2V A.
また、第9図は駆動用トランジスタQ2のドレ
イン・ソース間電圧VDSと表示素子ELの両端子間
に電源POWが正極性となつた時に印加される電
圧VELとの関係を示す特性図である。横軸に電圧
VDS〔V〕を、縦軸に電圧VELを表わす。Q2が
“ON”で電圧VDSが0〔V〕の場合表示素子ELの
両端には例えば160VのVA〔V〕が印加され、20
〜30fLの表示輝度B2で発光し表示状態が得られ
る。しかしダイオードDZに分割される電圧が増
えて、電圧VDSがVX〔V〕となると、表示素子に
加わる電圧VELは例えば125VのVNAとなり、発光
の輝度はB1で示される例えば1fL程度となり実際
上目に映じない非表示状態となる。更に電圧VDS
を上昇すると、VDSがVAに等しくなる点で表示素
子ELに加わる正方向の電圧VELは0〔V〕となる。
ここで、VX=VA−VNAの関係にあり、トランジ
スタQ2が“OFF”時のドレイン・ソース間電圧
VDSが0〜VX〔V〕の範囲では表示素子ELには
VNA〔V〕以上の電圧が印加されて表示状態とな
るが、電圧VDSをVX〔V〕以上に選べばダイオー
ドDZに分割される電圧が増大して表示素子に加
わる電圧VELはVNA〔V〕以下となり非表示状態と
なる。したがつてトランジスタQ2のOFF時に非
表示状態を得るためにはダイオードDZの降伏電
圧VZを電圧2VA〔V〕よりも大きくする必要はな
く、2VA〔V〕よりも小さく、かつVX〔V〕以上
の範囲内で設定できる。降伏電圧VZは小さいこ
とが製造などに際して都合がよいのでVA−VNA≦
VZ<2VAであつて、かつVA−VNAに等しいか、そ
れよりもわずかに大きく設定するのが望ましい。 Furthermore, Fig. 9 is a characteristic diagram showing the relationship between the drain-source voltage V DS of the driving transistor Q 2 and the voltage V EL applied when the power supply POW becomes positive across both terminals of the display element EL. It is. Voltage on the horizontal axis
V DS [V] is represented by the voltage V EL on the vertical axis. When Q 2 is “ON” and the voltage V DS is 0 [V], for example, 160V V A [V] is applied to both ends of the display element EL, and 20
It emits light at a display brightness B2 of ~30fL and provides a display state. However, when the voltage divided by the diode DZ increases and the voltage V DS becomes V It becomes about 1fL and becomes a hidden state where it is practically invisible. Further voltage V DS
When V DS increases, the positive voltage V EL applied to the display element EL becomes 0 [V] at the point where V DS becomes equal to VA.
Here, there is a relationship of V X = V A − V NA , and the drain-source voltage when transistor Q 2 is “OFF”
In the range of V DS from 0 to V X [V], the display element EL
A display state occurs when a voltage of V NA [V] or more is applied, but if the voltage V DS is chosen to be V X [V] or more, the voltage divided by the diode D Z increases and the voltage applied to the display element V EL becomes less than or equal to V NA [V] and enters the non-display state. Therefore, in order to obtain a non-display state when the transistor Q 2 is OFF, the breakdown voltage V Z of the diode D Z does not need to be larger than the voltage 2V A [V], but should be smaller than 2V A [V], and It can be set within the range of V X [V] or more. Since it is convenient for manufacturing that the breakdown voltage V Z is small, V A −V NA ≦
It is desirable to set V Z <2V A and equal to or slightly larger than V A −V NA .
ここで、VZを上述のように設定し、かつ駆動
用トランジスタQ2を“OFF”とした場合の各部
の波形を第10図に示す。第10図において、a
は電源POWからの供給電圧の波形は、bはドレ
イン・ソース間電圧VDSの波形、cはオフ状態の
表示素子ELの両端に印加される電圧VELの波形で
ある。1例として、VAは160V、VNAは125V程度
であるので、VZは35V程度に設定されることに
なる。 Here, FIG. 10 shows the waveforms of each part when V Z is set as described above and the driving transistor Q 2 is turned "OFF". In Figure 10, a
is the waveform of the voltage supplied from the power supply POW, b is the waveform of the drain-source voltage VDS , and c is the waveform of the voltage VEL applied across the display element EL in the off state. As an example, since V A is about 160V and V NA is about 125V, V Z is set to about 35V.
この場合Q2の両端電圧は35Vにクランプされる
ので、Q2の耐圧としては35Vを越える程度で十分
となる。 In this case, the voltage across Q 2 is clamped to 35V, so the withstand voltage of Q 2 is sufficient to exceed 35V.
第11図、第12図はマトリツクス配列のEL
表示素子とその駆動用アクテイブマトリツクス回
路とを半導体製造技術により一体構造とした例を
示し、第11図は1素子分の平面図、第12図は
そのX〓-X〓断面矢視図を示す。 Figures 11 and 12 are matrix array ELs.
An example is shown in which a display element and an active matrix circuit for driving the display element are integrated using semiconductor manufacturing technology. Fig. 11 is a plan view of one element, and Fig . 12 is a cross-sectional view taken along the show.
シリコン基板117上にはトランジスタQ1,
Q2、コンデンサCSおよび表示素子ELが多層膜構
成をもつて形成されている。表示素子ELは、素
子毎に独立した表示電極111aと、Y2O3のよ
うな絶縁膜111b両側から挾まれたZnS:Mn
よりなる表示体elと全素子に共通の透明電極
(ITO膜)111cよりなる。データ線用の導体
114はトランジスタQ1のドレイン端子Dに入
力し、走査線用の導体115はトランジスタQ1
のゲート端子Gに入力している。電極116はト
ランジスタQ2のゲート端子GとコンデンサCSの
一方の電極を兼用し電極116と118によりコ
ンデンサCSが構成されている。尚、導体113は
シールド電極とて働くものである。 On the silicon substrate 117 are transistors Q 1 ,
Q 2 , the capacitor C S and the display element EL are formed with a multilayer structure. The display element EL includes a display electrode 111a independent for each element and an insulating film 111b such as Y 2 O 3 sandwiched between ZnS:Mn on both sides.
It consists of a display body el and a transparent electrode (ITO film) 111c common to all elements. The conductor 114 for the data line is input to the drain terminal D of the transistor Q1 , and the conductor 115 for the scan line is input to the drain terminal D of the transistor Q1.
is input to gate terminal G of. The electrode 116 serves both as the gate terminal G of the transistor Q 2 and one electrode of the capacitor CS, and the electrodes 116 and 118 constitute the capacitor CS . Note that the conductor 113 functions as a shield electrode.
ここで降伏電圧VZを有するクランプ用の整流
素子について考えると、MOS形FETはその形成
過程において整流機能は備えられるものであるか
ら、今まで説明したように降伏電圧VZはこの内
臓整流素子に設定すればよい。この場合、スイツ
チング用MOS型FETとしては、駆動電源が正負
両極性のパルス源であるのでチヤンネル構成はN
型でもP型でも良く、基本に対するドレイン領域
を形成する際、その深さなどを調整することによ
つて電圧VZは制御可能となる。なおPチヤンネ
ルMOSの場合には内臓ダイオードの方向は上記
第7図の実施例に対して当然逆方向となる。 If we consider the rectifying element for the clamp that has a breakdown voltage V Z , the rectifying function is provided during the formation process of the MOS FET, so as explained above, the breakdown voltage V Z is determined by the built-in rectifying element. You can set it to . In this case, the driving power source for the switching MOS FET is a pulse source with both positive and negative polarities, so the channel configuration is N.
It may be either type or P type, and the voltage V Z can be controlled by adjusting the depth etc. when forming the drain region relative to the base. In the case of a P-channel MOS, the direction of the built-in diode is naturally opposite to that of the embodiment shown in FIG.
一方、第13図aのように、MOS型FETが内
蔵する整流機能を利用することなく、ドレイン端
子とソース端子間にダイオード素子DZIを外部接
続とし、このダイオード素子DZIの降伏電圧VZを
この発明に従つて所定の値とすることも考えられ
る。また第13図bのように、トランジスタをバ
イポーラ型トランジスタとした場合にもそのコレ
クタ端子とエミツタ端子間にダイオード素子DZI
を外部接続とすることもできる。 On the other hand, as shown in Fig. 13a, a diode element D ZI is externally connected between the drain terminal and the source terminal without using the rectification function built in the MOS FET, and the breakdown voltage V Z of this diode element D ZI is It is also conceivable to set the value to a predetermined value according to the present invention. Also, as shown in Figure 13b, when the transistor is a bipolar transistor, a diode element D ZI is placed between its collector terminal and emitter terminal.
can also be an external connection.
以上説明したように、本発明によれば、スイツ
チングトランジスタと並列につながる整流素子の
降伏電圧VZを
VA−VNA≦VZ<2VA
とすることによつて、非表示状態と表示状態相互
間でのコントラストを悪化することなくスイツチ
ング素子の耐圧を低下させることができるもので
あるから、標準のMOS型FETでも十分に使用に
耐え得る。したがつて、特に第11,12図に例
示したような駆動回路一体構成のEL表示装置に
適用した場合MOS型FETの製造が容易となり表
示装置を安価に製造することが可能となる。 As explained above, according to the present invention, by setting the breakdown voltage V Z of the rectifying element connected in parallel with the switching transistor to V A −V NA ≦V Z <2V A , the non-display state can be displayed. Since the breakdown voltage of the switching element can be lowered without deteriorating the contrast between states, even a standard MOS type FET can be used satisfactorily. Therefore, especially when applied to an EL display device having an integrated drive circuit structure as illustrated in FIGS. 11 and 12, the MOS type FET can be manufactured easily and the display device can be manufactured at low cost.
第1図はEL表示装置の一例を示す回路図、第
2図は第1図の表示状態における電圧波形図、第
3図は第1図の非表示状態における電圧波形図、
第4図はEL表示体elの印加交流電圧に対する発
光特性図、第5図は一般のMOS型トランジスタ
Q2における電圧電流特性図、第6図はMOS型
FETの断面図、第7図はMOS型FETをトランジ
スタQ2としたEL表示部の回路図、第8図はMOS
型FETの降伏電圧に対するドレイン・ソース間
電圧の特性図、第9図は第7図におけるドレイ
ン・ソース間電圧に対するEL表示素子の両端に
印加される交流電圧の特性図、第10図は第7図
における非表示状態における電圧波形図、第11
図はEL表示素子と駆動回路を半導体技術によつ
て一体構造とした例の平面図、第12図は第11
図のX〓−X〓断面矢視図、第13図は本発明によ
る変形例を示す。
図中、ELは表示素子、elは表示体、Q1,Q2は
トランジスタ、DZ,DZIはダイオード、VZは降伏
電圧を示す。
Fig. 1 is a circuit diagram showing an example of an EL display device, Fig. 2 is a voltage waveform diagram in the display state of Fig. 1, Fig. 3 is a voltage waveform diagram in the non-display state of Fig. 1,
Figure 4 is a diagram of the luminescence characteristics of the EL display element EL with respect to the applied AC voltage, and Figure 5 is a diagram of a general MOS type transistor.
Voltage-current characteristics diagram for Q 2 , Figure 6 is for MOS type
A cross-sectional view of the FET, Figure 7 is a circuit diagram of the EL display section using a MOS type FET as transistor Q2 , and Figure 8 is a MOS type FET.
Figure 9 is a characteristic diagram of the AC voltage applied across the EL display element with respect to the drain-source voltage in Figure 7. Voltage waveform diagram in non-display state in figure 11
The figure is a plan view of an example in which the EL display element and the drive circuit are integrated using semiconductor technology.
A cross-sectional view taken along line X-X in the figure, FIG. 13 shows a modification according to the present invention. In the figure, EL is a display element, el is a display body, Q 1 and Q 2 are transistors, D Z and D ZI are diodes, and V Z is a breakdown voltage.
Claims (1)
1を設けてなる表示素子ELと、該表示素子ELの
一方の電極に対して表示状態を与えるに十分な波
高値VAの交流電圧を供給する電源POWと、表示
素子ELの他方の電極と基準電位との間に接続さ
れたスイツチング素子Q2とを含み、該スイツチ
ング素子Q2により前記表示素子ELの電極間に印
加される電圧を制御することによつて表示体elの
表示状態、非表示状態を制御する表示装置構成に
おいて、 前記表示素子ELの他方の電極と基準電位間に
整流素子DZを接続し、該整流素子DZの降伏電圧
VZを VA−VNA≦VZ<2VA (ただし、VNA;非表示状態を維持するための最
大電圧) の範囲に設定して、前記スイツチング素子Q2の
両端電圧を当該素子の破壊電圧以下にクランプす
るようにした ことを特徴とするEL型表示装置。[Claims] 1. A display element EL including an electroluminescent display 1 provided between electrodes with an insulating film interposed therebetween, and a wave sufficient to provide a display state to one electrode of the display element EL. It includes a power supply POW that supplies an AC voltage of a high value V A , and a switching element Q 2 connected between the other electrode of the display element EL and a reference potential, and the switching element Q 2 connects the electrode of the display element EL. In a display device configuration that controls the display state and non-display state of the display element EL by controlling the voltage applied between them, a rectifying element DZ is connected between the other electrode of the display element EL and a reference potential. And the breakdown voltage of the rectifier D Z
By setting V Z in the range of V A −V NA ≦V Z <2V A (where V NA is the maximum voltage to maintain the non-display state), the voltage across the switching element Q2 is set to An EL type display device characterized by being clamped below the breakdown voltage.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2963482A JPS58144893A (en) | 1982-02-23 | 1982-02-23 | El type display |
| US06/380,698 US4523189A (en) | 1981-05-25 | 1982-05-21 | El display device |
| DE8282302634T DE3267122D1 (en) | 1981-05-25 | 1982-05-24 | Electroluminescent display device |
| EP82302634A EP0068630B1 (en) | 1981-05-25 | 1982-05-24 | Electroluminescent display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2963482A JPS58144893A (en) | 1982-02-23 | 1982-02-23 | El type display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58144893A JPS58144893A (en) | 1983-08-29 |
| JPH0343629B2 true JPH0343629B2 (en) | 1991-07-03 |
Family
ID=12281510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2963482A Granted JPS58144893A (en) | 1981-05-25 | 1982-02-23 | El type display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58144893A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59140491A (en) * | 1983-01-31 | 1984-08-11 | 日本電気ホームエレクトロニクス株式会社 | Matrix type el display driving circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120722A (en) * | 1976-04-05 | 1977-10-11 | Toshiba Corp | Driving circuit for fluorescent display tube |
| JPS53160678U (en) * | 1977-05-24 | 1978-12-15 | ||
| JPS609279B2 (en) * | 1977-07-20 | 1985-03-08 | シャープ株式会社 | Optical driving method for thin film EL elements |
-
1982
- 1982-02-23 JP JP2963482A patent/JPS58144893A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58144893A (en) | 1983-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0068630B1 (en) | Electroluminescent display device | |
| US6011529A (en) | Current-dependent light-emitting element drive circuit for use in active matrix display device | |
| US7193591B2 (en) | Current drive circuit and display device using same, pixel circuit, and drive method | |
| JP5137299B2 (en) | Image display device | |
| US6307322B1 (en) | Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage | |
| US20230087472A1 (en) | Pixel circuit, driving method for pixel circuit, and display panel | |
| US6859193B1 (en) | Current drive circuit and display device using the same, pixel circuit, and drive method | |
| US9013373B2 (en) | Image display device | |
| JPH0758635B2 (en) | EL drive circuit | |
| JP2003092183A (en) | Electroluminescent (el) display unit | |
| US6404271B2 (en) | Charge pump circuit | |
| TW200428329A (en) | Image display device | |
| TW200428328A (en) | Display device and a driving method for the display device | |
| US6975293B2 (en) | Active matrix LED display driving circuit | |
| JPH0746266B2 (en) | Driving method and driving circuit of thin film EL display unit | |
| US12175920B2 (en) | Organic light-emitting diode (OLED) display capable of increasing the number of brightness adjustable levels | |
| US20200302855A1 (en) | Pixel circuit and display device | |
| JPH0343629B2 (en) | ||
| US5576726A (en) | Electro-luminescent display device driven by two opposite phase alternating voltages and method therefor | |
| CN100424742C (en) | Image display device and driving method thereof | |
| US12039941B2 (en) | Backlight driving circuit, display panel, and electronic device | |
| JPH0683284A (en) | El display device | |
| JPH04245294A (en) | Aging method for el panel | |
| JPS59128581A (en) | El display | |
| JPS6314397Y2 (en) |