JPH0343786A - アクティブマトリックス液晶パネル用信号処理回路 - Google Patents

アクティブマトリックス液晶パネル用信号処理回路

Info

Publication number
JPH0343786A
JPH0343786A JP17843189A JP17843189A JPH0343786A JP H0343786 A JPH0343786 A JP H0343786A JP 17843189 A JP17843189 A JP 17843189A JP 17843189 A JP17843189 A JP 17843189A JP H0343786 A JPH0343786 A JP H0343786A
Authority
JP
Japan
Prior art keywords
video signal
signal
liquid crystal
line
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17843189A
Other languages
English (en)
Inventor
Hiroaki Ishitani
石谷 普朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17843189A priority Critical patent/JPH0343786A/ja
Publication of JPH0343786A publication Critical patent/JPH0343786A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、電界効果トランジスタ、特にTFT (T
hin Film Transistor:薄膜トラン
ジスタ)を用いたアクティブマトリックス液晶パネルを
駆動するための信号処理回路に関するものである。
[従来の技術] 近年、マトリックス状に配置された液晶セルのそれぞれ
にTPTを接続し、液晶セルを駆動する構造のTPTア
クティブマトリックス液晶パネルが利用されるよろにな
ってきた。
第5図はこのようなTPTアクティブマトリックス液晶
パネルモジュールの全体構成を示す等価回路図である。
図において、(1)はマトリックス状に配置された液晶
セル、(2)は各液晶セル(1)と並列接続されている
記憶用コンデンサ、(3)は各液晶セル(1)毎にその
一方の電極(ドレイン電極又は画素電極)に接続されて
いる電界効果トランジスタ(FET又はTPT)であっ
て、これら3つの素子により一画素を構成している。(
4)はマトリックスの各列毎に電界効果トランジスタ(
3)の入力電極(ソース電極)に共通に接続された複数
のX電極、(5)はマトリックスの各行毎にFET (
3)のゲート電極に共通接続された複数のY電極である
。また(6)はY電極(5)に順次走査パルスを印加す
る走査回路、(7)は映像信号をサンプリングしホール
ドすることにより1水平走査分の映像信号をX電極と同
数の並列の映像信号に変換しX電極(4)に印加する直
/並列変換回路、(8)は全ての液晶セル(1)の他方
の電極に共通接続された共通電極である。(9)は液晶
セルをドライブするために増幅・交流化された前記映像
信号を直/並列変換回路(7)に供給するための交流化
映像信号入力端子である。
次に第5図のTPTアクティブマトリックス液晶パネル
モジュールを駆動する方法について説明する。今、Y電
極(5)のi行目の電極をYlとすると、Y電極(5)
の各電極、例えばY1〜Y4の電極には、第6図のY1
〜Y4のようなタイミングの波形信号が走査回路(6)
により印加されている。この走査パルスが電界効果トラ
ンジスタ(3)のゲートに加わると、その選択された行
の全ての電界効果トランジスタ(3)はオン状態となり
、X電極(4)から並列映像信号に応じた電荷が電界効
果トランジスタ(3)を介して記憶用コンデンサ(2)
に充電される。そして、電界効果トランジスタ(3)が
オフ状態になっても、次に書き込まれるまでの1フレー
ムの期間、記憶用コンデンサ(2)に蓄えられた電荷に
より、液晶セル(1)に対して映像信号に対応した電圧
が印加され続けるため、各液晶セル(1)の透過光が映
像信号により制御され表示できることになる。
なお、液晶セル(1)に同極性の電圧を印加し続けるε
寿命が短くなるという問題があるため、液晶セル(1)
に印加する電圧の極性が逆になっても同じ透過光特性を
有していることを利用して、第6図のS (Vブレティ
スケールの場合)のように、基準電位Vcに対して画素
電極の電位がフレーム周期で反転するようにしている。
このため、映像信号処理において交流化する際には、第
7図に示すような特性にしている。すなわち、入力信号
VOに対し、出力信号Sが、Vc±(d十bVO)のよ
うに、正極性時と負極性時で基準電位VCを中心として
対称となっている。
ここで、第6図には出力信号Sと同時に、第5図の共通
電極(8)に印加する共通電極電位VCOHのレベルが
示されている。
本来、TPTアクティブマトリックス液晶パネルモジュ
ールの全体構成が第5図に示す通りであれば、V CO
MとVCは一致するべきものである。
しかし、現実には、液晶パネル部の真の等価回路は種々
の要因で、より複雑になっており、その影響で、第6図
に示すように、VCとV COMとの差ΔVをとらなけ
ればならなくなっている。以下、この理由を、第8図、
第9図を用いて詳細に説明する。
第8図は現実に近いTPTアクティブマトリックス液晶
パネルの1画素の等価回路図である。電界効果トランジ
スタ(3)及びg=がCmの記憶用コンデンサ(2)、
共通電極(8)は従来例と同様であり、電界効果トラン
ジスタ(3)のソース(3a)及びゲート(3b)は、
それぞれ第5図のX電極(4) 、Y電極(5)に接続
されている。また、Cec及びRecはそれぞれ、第5
図の液晶セル(1)の等価回路で容量分と抵抗性に相当
している。更にCgdはゲートとドレインの重なりによ
り生じるゲート・ドレインカップリング容量である。
第9図は、第8図の等価回路に基づく動特性を説明する
線図であり、画素(ドレイン)電圧の大時間の波形を示
している。まず、ゲート選択期間(ゲートがONの期間
)、正極性、負極性側共に、ソース電圧に応じた電位に
容量分Cm及びCecが充電される。次に、ゲートがO
FFになった瞬間、ゲートパルスの振幅Vgが容量分C
111及びCecの並列容量とゲート・ドレインカップ
リング容量Cgdにより分圧される分、すなわち、 gd ΔVgd−@Vg Cm  +Cec+Cgd だけ電位が図示のようにシフトする。そして、ゲートが
OFFとなるほぼ1フレームの期間、抵抗骨Reeによ
り放電され、ΔVRだけ電位が低下し、上記のサイクル
が繰返されることになる。従って、液晶を理想に近い状
態で交流駆動するには、第9図の画素(ドレイン)電圧
の実時間波形のほぼセンターに共通電極(8)の電位を
もってくる必要があり、このため、図示のように、実際
の共通電極電位V COMを、交流化を行う際の基準電
位VCより、上記ゲー ト・ドレインカップリング容量
Cgdによる降下分ΔVgd及び抵抗Recによる降下
分ΔVRを考慮した分ΔVcだけ低めに設定している。
次に、この発明が問題としているTPTのOFF特性が
画質に与える影響について述べる。
第10図は、横軸に時刻t、縦軸にラインアドレスをと
った場合、フレーム周期で正極性あるいは負極性に交流
化された映像信号の各ラインに書込まれる瞬間から次に
書込まれる瞬間までの極性がどのようになっているかを
示している。説明を簡略化するため、TPTパネルの画
素構成は、6ラインからなるものとし、第1ラインを最
上部のライン、第6ラインを最下部のラインとする。第
10図より、例えば、第1ライン(画面上部〉では正極
性に書込まれた後ソースパスラインに供給される信号は
、次にこのラインが書込まれるまで常に正極性であり、
また、負極性に書込まれた後ソースパスラインに供給さ
れる信号は、次にこのラインが書込まれるまで常に負極
性であることが読みとれる。
一方、第6ライン(画面下部)では、第1ラインの状況
とは逆に、例えば、第6ラインが正極性に書込まれた後
ソースパスラインに供給される信号は直ちに負極性に変
化し、この状況は、次にこのラインが書込まれるまで続
く。また、第6ラインが負極性に書込まれた場合、ソー
スパスラインに供給される信号は直ちに正極性に変化し
、この状況が次にこのラインが書込まれるまで続くこと
になる。
従って、画面下部では、上部に比べ、ドレイン(画素)
−ソース間の電圧が高い状態が長く続く傾向にあり、こ
の傾向は画面」二部から下部に向う程、強くなることが
わかる。しかし、FET (FTP)はその原理上、S
−D間の電圧が高くなれば、OFF期間の漏れ電流1 
OFFが増大することになる。第11図は、この影響で
、各画素の電圧が1フレームの期間、どのように変動す
るかを第11図に示す。なお、第11図では説明を簡略
化するため、第9図で説明したΔVgd及び液晶の抵抗
骨Recによる電位降下ΔVl?についての効果は無視
している。
第11図の上段は、ソースパスラインの信号電圧、中段
は、上部ラインの画素電極の信号電圧、下段は、下部ラ
インの画素電極の信号電圧のそれぞれの変動の様子を、
横軸に時間tをとって表現している。図中、上段のソー
スパスライン信号に記入した、コモン電極(共通電極)
の電位V CONは先にも述べたようにΔVgdの影響
を無視し、VCON−Vcとしている。また、ソースに
供給される信号は、正極性側Vc + (d+bVO)
 、負極性側Vc −(d+bVO)なる白ピーク信号
トシ、TPTを介して各画素に書込まれる瞬間は上記電
位までチャージ又はディスチャージされるものとする。
まず、第11図の中段(上部ラインの画素信号)に着目
すると、上部ラインが書込まれる瞬間、VCOM±(d
+bVo)なる電位となり、その後、ソースパスライン
に供給される信号の極性は、1フレームの間、書込まれ
た瞬間の極性と大半が同一であり、S−D間の電位差が
小さいため、OFF期間の漏れ電流1 OFFは十分低
く、従って、画素電位もほとんど変動しない。但し、ソ
ース信号の極性が変化してから、上部ラインが選択され
るまでのわずかな時間、OFF期間の漏れ電流1OFF
の増加による影響が若干出る。
次に、第11図の下段(下部ラインの画素信号)に着目
すると、下部ラインが書込まれた瞬間、VCOM±(d
+bVo)となるが、その後まもなく、ソースパスライ
ンの信号の極性が反転するため、171ノ一ム間の大半
の期間、S−D間の電位差が大きい状態となり、OFF
期間の漏れ電流I OFFの増大の影響で、図のように
画素電位が変動する。
第12図は、画面上部及び下部の画素電極と共通電極と
の間の電位差の絶対値の時間変動を示したものである。
液晶は、その両端の電位差の実効値に比例して応答する
ため、画面上下で第12図のような差があると、画面下
部の実効値が上部に比べ小さいこととなり、垂直輝度傾
斜として現れ、著しく、画質が劣化することとなる。
従来、この種の問題に対する対策として、第13図に示
すように、各画素の交流化周期が1フレームとなること
を考慮しつつ、ライン周期でもその極性が反転するよう
な駆動方式をとっていた。
なお、第13図の見方は、第10図のそれと同様である
。このような駆動方式によれば、第1ラインでも、第6
ラインでも、各画素電位に対して、その逆極性の信号が
ソースパスラインにほぼ等しい期間供給されることにな
る。
第14図はその様子を示すもので、図の見方は、第11
図のそれと同様である。図から明らかなように、」二部
ライン及び下部ライン共、1フレームのうち、各ライン
に書込まれた極性と逆極性の信号がソースパスラインに
供給される期間、OFF期間の漏れ電流1 OFFの増
大の影響が出る。
第15図は、第12図と同様に、画素電極とコモン電極
間の電位差の絶対値の時間変動の様子を、上部ライン及
び下部ラインについて示したものである。このような方
法によれば、画面上部と下部で、図のように各画素の電
位変動の様子はほとんど同一となるため、前述の垂直輝
度傾斜は解消される。
しかし、このような駆動方式によると、ソースパスライ
ンに供給する信号は、フレーム反転に比べ、ライン周期
で反転する高周波信号となる。ところが、一般に、TF
Tパネルのソースパスラインの負荷容量は、ドライバI
C出力インピーダンスに対し無視できる程小さいもので
はなく、このようにソースパスライン信号が高周波化す
ることは、その実効値の低下を招く。これを補償するに
はq実効値が低下してもよいように、事前に大振幅の信
号を供給する必要があった。これが映像信号処理部やソ
ースドライバのダイナミックレンジの増大、ひいては消
費電力の増大を招くのみにとどまらず、特にソースドラ
イバでは、コンパクト実装の観点からますますLSIの
集積規模が大きくなる傾向に相反する結果となり、その
悪影響は致命的なものとなっていた。
そこで、上記問題点を考慮した駆動方法として、ソース
信号は従来と同様のフレーム反転とし、コモン側に、第
16図に示したようなソース信号に同期した補正信号を
加える方法が提案されている。
この駆動方法を第14図と対比させて説明したのが第1
7図である。
第17図において、上段は第16図のソースパスライン
とコモン電極の信号を同時に示しており、中段は、上部
ラインの画素電極の電圧、下段は下部ラインの画素電極
の電圧のそれぞれの変動の様子をそれぞれ、横軸に時間
をとって表現している。
なお、中段、下段の図中、点線で示したのが、各時刻の
コモン電極の電圧を示しており、第17図上段のそれと
、同様の信号である。
まず、中段の上部ラインの画素電圧変動について説明す
る。上部ラインが書込まれた瞬間、■COH±(d+b
VO)なる電位となり、その後、ソースパスラインに供
給される信号の極性は、1フレームの間、書込まれた瞬
間の極性と大半が同一であり、S−D間の電位差が小さ
いため、OFF期間の漏れ電流1 OFFによる画素電
極の電圧変動はほとんど生じない。しかしながら、書込
み期間以外は、TPTはOFF状態で、画素電極は回路
的には、オープンの状態と等価であるので、コモン電極
電圧の変動が静電容量 Cecs Cyg等を通じて直
接圧わり、図の中段のような変動となっている。
次に第17図の下段(下部ラインの画素電極の電圧変動
)について説明する。下部ラインが書込まれた瞬間、V
 CON±(d+bVo)なる電位となるが、その後間
もなく、ソースパスラインの信号の極性が反転するため
、1フレ一ム間の大半の期間、S−D間の電位差が大き
い状態となり、漏れ電流1 OFFの増大の影響が出る
。従って、コモン電極電位の変動がなければ、第11図
の下段に示すような、保持期間の下降特性が現れる。し
かし、上述したように、コモン電極電位の変動が静電容
*Cec、、Cm等を通じ、直接加算されるため、結果
的には第17図の下段のような変動となる。
第18図は、第17図の場合の画面上部及び下部の、画
素電極−コモン電極間の電位差の絶対値の時間変動を示
している。この図かられかるように、画素電極−コモン
電極間のAC的な電位差の変動の様子は、第12図の従
来例と同様である。
しかしながら、書込み時点でのコモン電極電位が、画面
上部が書込まれる時刻と画面下部が書込まれる時刻では
異なるため、画素電極とコモン電極間のDC的な電位差
は、第12図と異なっている。
この結果、第18図の点線にも示したように、画面上部
と下部で、その平均レベルを同一とすることができる。
ここでは、コモン電極に印加する信号を鋸歯状波とし、
保持期間の下降特性も、リニアとしたため、その平均値
が上部と下部で同一となったが、漏れ電流1 OFF等
による下降特性を考慮して画面上部と下部で、その実効
値が等しくなるようにコモン電極に加える信号を工夫し
、−そのDC的な電位差をコントロールすれば、液晶の
実効値応答性から、ソース信号を高周波化(ライン反転
)することなく、垂直輝度傾斜を補償できることになる
訳である。
しかしながら、垂直輝度傾斜の発生原理を考えると、上
記の2方法のいずれにも共通した問題点がある。
すなわち、上記2方法共、画面上部と下部で、ソース信
号の極性の影響により生じる輝度差は一応改善できるも
のの、各画素の電圧レベルの相異に基づく輝度差は改善
できない。
例えば、第11図上段の白ピーク信号の場合、下部ライ
ンの画素電圧の下降特性は同図の下段のようになるが、
黒ピーク信号の場合は、正極性と負極性でソース信号と
画素電圧の差が白ピーク信号の場合程大きくないため、
その漏れ電流I OFFの影響も少なく、垂直輝度傾斜
量は、ラインアドレスのみでなく、画素電位にも依存し
ていることになる。
従って、第19図の上段のようなグレイスケールを表示
する場合、従来の垂直輝度傾斜に対する改善方法では、
明レベルに合せて垂直輝度傾斜を補正すると、同図中段
のように、暗側で垂直輝度傾斜が発生する。逆に暗レベ
ルに合せて垂直輝度傾斜を補正すると、同図下段のよう
に、凹側で垂直輝度傾斜が発生してしまう。このような
場合、人間の知覚特性を利用し、視覚特性上敏感な暗側
のレベルに合せて補正することが考えられるが、大画面
化、特に垂直方向のライン数が増加すると、この傾向が
益々顕著となるため、凹側の輝度傾斜にっていも目立ち
、大画面化により画質が劣化する傾向があった。
[発明が解決しようとする課題] 従来の課題 従来のTPT液晶パネルの垂直輝度傾斜を改善する駆動
方法は以上のようになっていたので、画素電位の影響に
よる垂直輝度傾斜量の違いを補正できず、画像の明暗に
より垂直輝度傾斜が発生する等の問題点があった。
従って、上記問題点を解消しなければならないという課
題がある。
発明の目的 この発明は上記の課題を解決するためになされたもので
、画像の明暗にかかわらず、垂直輝度傾斜を改善できる
TPTアクティブマトリックス液晶パネルの信号処理回
路を得ることを目的とする。
[課題を解決するための手段] この発明に係わるアクティブマトリックス液晶パネル用
信号処理回路は、マトリックス状に配置された液晶セル
のそれぞれに電界効果トランジス夕を設けてマトリック
ス状の配置とし、このマトリックス状に配置された電界
効果トランジスタのゲート電極を各行毎に共通接続した
複数のY電極に順次走査パルスを印加するとともに、前
記電界効果トランジスタの入力電極を各列毎に共通接続
した段数のX電極に、直/並列変換回路を介して直/並
列変換した映像信号を入力するように構成されたアクテ
ィブマトリックス液晶パネルに対し映像信号を供給する
信号処理回路である。この発明に係わるアクティブマト
ックス液晶パネル用信号回路は、映像信号入力端子と、
補正信号入力端子と、前記映像信号入力端子に入力され
る映像信号と補正信号入力端子に入力される補正信号と
を乗算する乗算器と、この乗算器の出力を交流化する交
流化回路とを含み、前記乗算器と補正信号は、フレーム
周期で反転する映像信号が反転直後から次に反転される
直前へと時刻が推移するにしたがって、映像信号の振幅
を相対的に大きくするように構成されたことを特徴とす
るものである。
「作用] この発明におけるアクティブマトリックス液晶パネル用
信号処理回路は、ソース信号すなわち映像信号が反転さ
れた直後から次に反転される直前へと時刻が推移するに
したがって、映像信号の振幅が相対的に大きくなるよう
にした構成により、画素電位に応じ垂直輝度傾斜の補正
量を可変にするのと同等の効果が得られ、従って、画像
の明暗にかかわらずその垂直輝度傾斜を補正することが
可能である。
[実施例] 以下、この発明の一実施例を図について説明する。
TPT液晶パネルモジュールの構成は第5図に示す通り
であり、既に従来例の説明で詳細に説明したので、再度
の説明は省略する。交流化の方法は第10図の従来例と
同様であり、更にコモン側の駆動手段は第16図と同様
であるので説明を省略する。
本発明が上記従来例と異なる点は、第5図の交流化映像
信号入力端子(9)に供給する交流化映像信号を、例え
ば第1図に示したような構成の信号処理回路により得ら
れるS (t、  y)なる信号とする点である。
第1図において、(10)は映像信号g (t)が供給
される映像信号入力端子、(11)はフレーム周期で反
転するソース信号の反転直後から次に反転される直前へ
と時刻が推移するに従って相対的に大きくなる補正信号
f (t)が供給される補正信号入力端子であり、通常
、ソース信号の反転は垂直帰線期間に行われるため、上
記補正信号f (t)はtの関数であると同時に垂直方
向のラインアドレスyに関し、例えば第3図に示すよう
に、上部ラインから下部ラインにかけて、ラインの順序
が増加すると共に増大する信号でもあるので、説明する
際の理解を容易にする目的でこの補正信号はf (Y)
と記述する。(12)は前記映像信号g (t)と補正
信号f (y)を乗算する乗算器、(13)は乗算器(
12)の出力を交流化する交流化回路であり、この出力
S (t、  y)が、交流化映像信号入力端子(9)
に入力される。
次に本発明により、垂直輝度傾斜が改善される過程を説
明する。
従来の交流化映像信号は、従来例の第7図にも示したよ
うに、VC±(d+bVO)と書ける。
vOは表示する信号に応じて時間的に変動するため、V
O(t)と表記する。ここで、上式を次式のように置換
えることにする。
VC±(d+bVO(t) −Vc±(a+g(t))  ・・・(1)上式におい
て、g (t)が第1図の映像信号入力端子(10)に
供給される信号に相当し、aが主に(1)式のdに基因
するオフセットの平均領分に相当する。
ここで、もし前記垂直輝度傾斜がTPTの漏れ電流i 
or’pによるものでなく、TPTによる駆動が理想的
と想定し、垂直輝度傾斜がソース信号により生じている
と仮定した場合、その信号は、従来例の説明でも述べた
ように、次式の信号が供給されたものと見ることができ
る。
VC±(a+g (t)−ay (y)   gY (
V)・・・ (2) 上式で、ay(y)がラインアドレスyにのみ依存する
項で、gY (y)がラインアドレスy以外に、映像信
号レベルg (t)にも依存するそれぞれ垂直輝度傾斜
を表す項である。
今、ラインアドレスyの増加と共にすなわち、上部ライ
ンから下部ラインにいくに従って増大するような、非負
の輝度傾斜を表す基本式をF (y)とすると、(2)
式は次式のように近似的に表現できる。
VC±(a十g (t)−ay (y)−gy(y)) −VC±(a+g (t) −F (y)  ・a−F
 (y)  ・g (t) )         ・・
・(3)従って、第16図のコモン側で補正するような
、ラインアドレスのみに依存する垂直輝度傾斜改善法は
、(3)式のカッコ内の第3項F (y)  ・aを補
正することに)目当し、第16図の手段を施した後では
、ソース信号を次式のように表現、展開できる。
Vc ± (a+g  (t)  −F  (!/) 
 ’ g  (t) )−Ve ± (a+g  (t
)  (1−F  (y) )・・・ (4) 故に、この映像信号g(1)に応じた垂直輝度傾斜を補
正するには、交流化する前の信号g (t)にf (y
) −1/ (1−F (y) )なる信号を乗ずれば
、(4)式のカッコ西の第2項の(1−F(y))なる
係数を解消でき、結果的に垂直輝度傾斜を改善できる。
このf (y)なる、ラインアドレスと共に垂直輝度傾
斜を解消するように増大する信号が、第1図及び第3図
における補正信号f CY>に相当している。
よって、第1図の構成で、ラインアドレスにより、ドラ
イブ電圧を可変し、コモン側に第16図のような手段で
a−F (y)の影響を補償できるような信号を加える
ことにより、はぼ完全に、垂直輝度傾斜を改善すること
ができる。
なお、上記実施例では、ラインアドレスのみに依存する
第3式のa−F(y)に対する補償は、コモン側で対処
する場合について説明したが、ソース信号側のダイナミ
ックレンジに余裕がある場合、この分もソース信号側で
補償することが可能である。この場合、(3)式は Vc±(a十g (t)−a−F (y) ・g (t
)・F(y)) −VC±(a (1−F (y) ) +g (t)(1−F (y))     ・・・(5
)のように展開でき、カッコ内の第1項a (1−F(
y))のラインアドレス依存性を解消するためには、交
流化前の平均オフセットレベルaに対し1/ (1−F
 (y) )なる信号を乗ずればよいことになる。この
場合の信号処理回路の構成は第4図に示すものとなる。
第4図の回路は、基本的には第1図と同じ構成であるが
、新たに補正信号入力端子(14)を設け、この補正信
号入力端子(14)に加えられた補正信号 h  (y)  −a ・ (1−F  (y)  ) を上述の理由から、乗算″5 (12)の出力と加算器
(15)により加算してから、交流化するようにした点
が異なるところである。
なお、上記のように補正されたソース信号は、結果的に vc±(h (!/) 十g (、t) ・f(y))
−VC±(a−f (Y) +g (t)  ・f □
/))−Ve±f (y)(a+g (t))−Vc 
f (!/)(d+bVO) −VC± (d+bVo) 1−F  (y) ・・・ (6) となり、第2図に示したように、暗レベルから明レベル
まで全レベルにわたる信号が、ラインアドレスyの関数
f (5/)に応じたレベルとなる。
[発明の効果] 以上のように、この発明によれば、画素電位に応じて、
垂直輝度傾斜を補償する童を変えられる信号処理手段を
設けた構成により、画像の明暗にかかわらず、垂直輝度
傾斜を解消することができ、TPTアクティブマトリッ
クス液晶パネルによる表示の画質を著しく改善できる効
果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による交流化映像信号を得
るための信号処理回路の回路構成図、第2図及び第3図
は本発明による駆動を説明するための説明図、第4図は
この発明の交流化映像信号を得るための他の信号処理回
路の回路構成図、第5図は従来及び本発明のTPT液晶
パネルモジュールの全体構成を示す等価回路図、第6図
及び第7図はTPT液晶パネルの表示原理を説明するた
めの説明図、第8図は液晶パネルの1画素の詳細な等価
回路図、第9図は従来の駆動方式を用いた場合の画素電
位変動の様子を詳細に示す説明図、第10.11.12
図は従来のフレーム反転駆動方式による垂直輝度傾斜発
生原理を説明するための説明図、第13.14.15図
は従来のライン反転方式による垂直輝度傾斜を改善する
過程を説明するための説明図、第16.17.18図は
従来のコモン側より垂直輝度傾斜を改善する場合の過程
を説明する説明図、第19図は従来の垂直輝度傾斜改善
方法の問題点を説明するための説明図である。 図において、(1)は液晶セル、(2)は記憶用コンデ
ンサ、(3)は電界効果トランジスタ、(4)はX電極
、(5)はY電極、(6)は走査回路、(7)は直並列
変換回路、(8)は共通電極、(9)は交流化映像信号
入力端子、(10)は映像信号入力端子、(11)は補
正信号入力端子、(12)は乗算器、(13)は交流化
回路、(14)は補正信号入力端子、(15)は加算器
である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. マトリックス状に配置された液晶セルのそれぞれに電界
    効果トランジスタを設けてマトリックス状に配置し、こ
    のマトリックス状に配置された電界効果トランジスタの
    ゲート電極を各行毎に共通接続した複数のY電極に順次
    走査パルスを印加するとともに、前記電界効果トランジ
    スタの入力電極を各列毎に共通接続した複数のX電極に
    、直/並列変換回路を介して直/並列変換した映像信号
    を入力するように構成されたアクティブマトリックス液
    晶パネルに対し映像信号を供給する信号処理回路であっ
    て、映像信号入力端子と、補正信号入力端子と、前記映
    像信号入力端子に入力される映像信号と補正信号入力端
    子に入力される補正信号とを乗算する乗算器と、この乗
    算器の出力を交流化する交流化回路とを含み、前記乗算
    器と補正信号は、交流化する前の映像信号に補正信号を
    乗算し、フレーム周期で反転する映像信号が反転された
    直後から次に反転される直前へと時刻が推移するにした
    がって、映像信号の振幅を相対的に大きくするように構
    成されたことを特徴とするアクティブマトリックス液晶
    パネル用信号処理回路。
JP17843189A 1989-07-11 1989-07-11 アクティブマトリックス液晶パネル用信号処理回路 Pending JPH0343786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17843189A JPH0343786A (ja) 1989-07-11 1989-07-11 アクティブマトリックス液晶パネル用信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17843189A JPH0343786A (ja) 1989-07-11 1989-07-11 アクティブマトリックス液晶パネル用信号処理回路

Publications (1)

Publication Number Publication Date
JPH0343786A true JPH0343786A (ja) 1991-02-25

Family

ID=16048392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17843189A Pending JPH0343786A (ja) 1989-07-11 1989-07-11 アクティブマトリックス液晶パネル用信号処理回路

Country Status (1)

Country Link
JP (1) JPH0343786A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037923A (en) * 1996-03-19 2000-03-14 Kabushiki Kaisha Toshiba Active matrix display device
JP2004245969A (ja) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Elディスプレイの駆動装置
US9648743B2 (en) 2011-12-16 2017-05-09 Snaptrack, Inc. Multilayer glass ceramic substrate with embedded resistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037923A (en) * 1996-03-19 2000-03-14 Kabushiki Kaisha Toshiba Active matrix display device
JP2004245969A (ja) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd Elディスプレイの駆動装置
US9648743B2 (en) 2011-12-16 2017-05-09 Snaptrack, Inc. Multilayer glass ceramic substrate with embedded resistor

Similar Documents

Publication Publication Date Title
KR100289977B1 (ko) 액티브 매트릭스형 액정 표시 장치
KR101240645B1 (ko) 표시 장치 및 그 구동 방법
US6753835B1 (en) Method for driving a liquid crystal display
US7808472B2 (en) Liquid crystal display and driving method thereof
US7193601B2 (en) Active matrix liquid crystal display
JP3336408B2 (ja) 液晶表示装置
KR0171956B1 (ko) 액정표시장치의 교류화구동방법 및 그것을 사용한 액정표시장치
US20010024199A1 (en) Controller circuit for liquid crystal matrix display devices
US20130293526A1 (en) Display device and method of operating the same
JPH05100636A (ja) 表示装置の駆動方法
JP2004199070A (ja) 複数の階調電圧を有する液晶表示装置、その駆動装置及び方法
KR100495934B1 (ko) 표시구동장치 및 그 구동제어방법
JP3292520B2 (ja) 液晶表示装置
JP2003029726A (ja) 液晶表示装置及びその駆動方法
JP2730286B2 (ja) 表示装置の駆動方法
JP2004354742A (ja) 液晶表示装置、液晶表示装置の駆動方法および製造方法
JP3128965B2 (ja) アクティブマトリクス液晶表示装置
KR100871366B1 (ko) 액티브 매트릭스 액정 디스플레이 디바이스 및 그러한 디바이스를 구동시키는 방법
US8325122B2 (en) Liquid crystal display and overdrive method thereof
KR100496543B1 (ko) 액정 표시 장치 및 그 구동 방법
US20020186195A1 (en) Electro-optic display device using a multi-row addressing scheme
KR19990026582A (ko) 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법
JPH0343786A (ja) アクティブマトリックス液晶パネル用信号処理回路
JPH0343785A (ja) アクティブマトリックス液晶ディスプレイの駆動方法
JPH0336519A (ja) 液晶表示装置の駆動装置