JPH0343837A - デバッグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デバッグ技術さらにはデバッグ対象とされる
マイクロコンピュータ・システムを評価する技術に関し
、例えばインサーキット・エミュレータに適用して有効
な技術に関するものである。

［従来の技術］ マイクロコンピュータ応用機器の開発において。

その応用システムのデバッグやそのシステムの詳細な評
価を行なうため、インサーキット・エミュレータが使用
されている。インサーキット・エミュレータは、ソフト
ウェア開発用の親計算機（ホストコンピュータ）やコン
ソールなどからなるシステム開発装置と開発中の応用機
器との間に接続され、その応用機器に含まれるマイクロ
プロセッサ（以下ターゲットプロセッサと称する）の機
能を代行する一方でデバッガ−１とじての機能を持つ。

斯るインサーキット・エミュレータは、その本体から延
長されたケーブルの先端のプラグが、応用機器に設けら
れたターゲットマイクロプロセッサ用ソケッ１−に結合
されることにより、工゛ミュレーション用マイクロプロ
セッサがターゲットマイクロプロセッサの機能を代行す
るようなエミュレーション機能を備える。更に、エミュ
レーション尖行中に各種データやステータス信Ｚなどを
実時間でサンプリングし、それをトレースメモリ部など
に格納する実時間１−レース機能や、エミュレーション
用マイグロプロセッサによる応用機器の制御動作を実質
的に停止させるブレーク機能等各種デバッグ機能を備え
ている（昭和５６年１１月３０日オーム社発行、「ＬＳ
ＩハンドブックＪ　Ｐ　５６２〜Ｐ５６３参照）。

また、従来のエミュレータは、ユーザシステムが未完成
の状態でもデバッグを行なえるようにするため、貸出し
メモリ、■／○貸出し等と称し、サポートするマイクロ
プロセッサの機能をエミュレータ内部の機能で代行させ
るサービス機能が設けられている。このような貸出し機
能により、マスクＲＯＭ部分のプログラムの開発や■／
○に関連するハードウェアのデバッグ効率が向上する。

［発明が解決しようとする課題］ しかしながら、従来のエミュレータは、エミュレーショ
ン対象となるマイクロプロセッサそのものの機能に関連
するＲＯＭやＩｌｏについて、エミュレータ内部にその
ハードウェアを準備し、それを必要に応じてユーザが使
用できるようになっているにすぎなかった。

しかし、現実にエミュレータを使用する場合。

ユーザシステムのハードウェア（例えばマイクロプロセ
ッサに外付けされた論理回路等）が未完成であったり、
不具合を含んでいることがある。そのようむ場合、従来
のエミュレータでは、ハードウェアを完１戊させるか、
あるいはハードウェアを修正しないとエミュレーション
が行なえないという不都合があった。

本発明の目的は、ユーザシステムのハードウェアが未完
成部分または不具合箇所を含んでいても何ら支障なくエ
ミュレータによるデバッグが行なえるようにして、シス
テムの開発期間を短縮することにある。

この発明の前妃ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［５１題を解決するためのｆ段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、エミュレータ内部にＲＡＭのような書換え可
能なメモリを設けるとともに、このメモリのアドレス入
力端子およびデータ入出力端子にはマルチプレクサのよ
うな信号切換回路を介してホス１−マイクロプロセッサ
またはプローブのようなサンプリング手段を接続可能に
し、上記メモリにはホス１〜マイクロプロセツサにより
所定のアドレス入力状態のときに所望の出力状態となる
ようなデータを予め書き込んでおいて、そのメモリのア
ドレス入出力端子にプローブによってユーザシステムか
らサンプリングした信シ）を人力して、メモリから読み
出されたデータ（８号を論理出力信冷としてプローブを
介してユーザシステムの所定の部位に戻してやるように
するものである。

［作用］ 上記した手段によれば、ユーザシステム上の任意の部位
から抽出した信号の論理結果を、エミュレータ内部の貸
出しメモリから出力させることができるとともに、上記
貸出しメモリが書換え可能なメモリであるため、入力に
対して任意の論理演算結果を出力させることができ、貸
出しメモリが擬似論理回路として動作し、ユーザシステ
ｌ、内の所望の論理回路の代替回路として使用すること
ができるようになり、これによってユーザシステムが未
完成であったり、設計上のミスを含んでいてもエミュレ
ーションを実行することができる。

［実施例コ 以下、本発明をエミュレータに適用した場合の一実施例
を図面を用いて説明する。

先ず、本発明が適用されたエミュレータ全体の構成を第
２図に示すブロック図に従い説明する。

すなわちこの実施例のエミュレータは、ターゲットマイ
クロプロセッサの機能を代行するエミユレーション用の
スレーブマイクロプロセッサ１１と、エミュレーション
や各種デバッグ機能を実行するためのエミュレーション
制御部１２、プロゲラ１１の実行やトレースの停止条件
を設定し１条件が成立したときにプログラムもしくはト
レースを停止させるブレーク制御部１３、エミュレーシ
ョン実行中のバス上の信号を逐次記憶するトレースメモ
リ部１４、応用唯器（ユーザシステム）のメモリが用意
されていない場合に貸し出されろ代行メモリ部１５．親
計算機やコンソール１０との１ｍでデータ通信を行なう
ためのシリアルインタフェース１６及びそれらの制御を
司るためのホストマイクロプロセッサ１７などからなる
。

そして、上記エミュレータは、その本体から延長された
ケーブルの先端が、応用機器に設けられたマイクロプロ
セッサ用ソケットに結合されることにより、上記スレー
ブマイクロプロセッサ１１がターゲットマイクロプロセ
ッサの機能を代行する。スレーブマイクロプロセッサ１
１がユーザ実機を代行制御（エミュレーション）すると
き、スレーブマイクロプロセッサ１１はマスクマイクロ
プロセッサ１７の制御から切り離されまた、スレーブマ
イクロプロセッサ１１の制御動作状態が予め定められて
いる状態に到達してブレークされるとき、マスタマイク
ロプロセッサの制御を受けるようにされる。更に、エミ
ュレーション実行中に各種データやステータス信号など
をサンプリングし、それをトレース用メモリ１５などに
格納する１〜レ一ス機能や、スレーブマイクロプロセッ
サ１１による応用機器の制Ｗ動作を停止させるブレーク
機能などの各種デバッグ機能が備えられている。

これらの機能は、コンソール１０からの指令に従って実
行される。

第１図には、本発明に係るエミュレータの主要部たるエ
ミュレーション制御部の実施例が示されている。

この実施例では、上記代行メモリ１５とは別個に、貸出
し論理回路となるＲＡＭ　（ランダム・アクセス・メモ
リ）のような書換え可能なメモリＥＲＭが、信号切換回
路ＤＣＧおよびＡＣＧを介してホストデータバスＨＤ　
ＴおよびホストアドレスバスＨＡ　１３に接続されてい
る。

そして、データバス側の信号切換回路ＤＣＧの第２人出
力端子には、プローブＰｉ（Ｂ　ｌが接続されており、
上記貸出し論理用のメモリＥＲＭの出力データ信号をプ
ローブＰＲＢＩを介してユーザ実（層上の任意の部位に
印加できるようにされている。また、アドレスバス側の
信号切換回路Ａ　ＣＧの第２の入力端子には、ターゲッ
トバスＴＤＴ、’１’　Ａ　ＢもしくはプローブＦＲＢ
２が接続され、ユーザシステム上の任意の信号を貸出し
論理用メモリＥＲＭのアドレス入力端子に入力できるよ
うにされている。

上記信号切換回路ＡＣＧとしてはマルチプレクサのよう
な回路を、また信号切換１７′Ｍ路ＤＣＧとしてはトラ
ンスファゲートからなるセレクタのような回路を用いる
ことができる。

なお、エミュレーション中に上記貸出し論理用メモリＥ
ＲＭを選択状態にするチップセレクト信号Ｃ８や読出し
状態にするライトイネーブル信号ＷＥはホストマイクロ
プロセッサＩＩ　Ｍ　Ｐ　Ｕから出力されるエミュレー
ション切換ｍ３により外付は回路（図示省略）で形成す
るようになっている。

次に、上記実施例のエミュレータの動作について説明す
る。

先ず、ホストマイクロプロセッサＩＩ　Ｍ　Ｐ　Ｕから
出力される信号（図中のデコーダＤＥＣの出力信号を用
いてもよい）によって信号切換ＩｒＩＪ路ＤＣＧおよび
ＡＣＧをホストバス側に切り換える。このとき、貸出し
論理用メモリＥＲＭのアドレス入力端子にはホストマイ
クロプロセッサ）−Ｉ　Ｍ　Ｐ　ＵのアドレスバスＨＡ
Ｂが、Ｃ８入力端子にはデコーダＤＥＣのデコード信号
が、ＷＥ入力端子にはホストマイクロプロセッサＩＩ　
Ｍ　Ｐ　Ｕからのリードライト信号Ｒ／Ｗが、ＤＡＴＡ
入出力端子にはホストマイクロプロセッサＨＭＰＵのデ
ータバス）ＩＤＴが接続される。これによりホストマイ
クロプロセッサＩＩ　Ｍ　Ｐ　Ｕは、貸出し論理用メモ
リＥＲＭを自由にアクセス可能となる。この状態で、貸
出し論運用メモリＥＲＭの所定の番地に、ユーザシステ
ムの所定の部位に印加したい論理信号に相当するデータ
を書き込んでおく。

なお、この場合、ユーザシステム上からサンプリングし
ようとする入力論理信号のビット数がアドレス信８・の
ビット数よりも少ないときは、上記入力論理信号・をア
ドレス入力端子の下位側（上位側でも可）に印加して、
それに相当する全ての番地に所望の論理出力データを書
き込んでおけばよい。

上記貸出し論理用メモリＥＲＭの設定が終了したなら信
号切換回路ＡＣＧに接続されたプローブＰ　ＲＢ　２を
、ユーザシステム上の未完成の論理回路部もしくは設計
上のミスがあると予想される回路の入力端子側に接触さ
せ、そこへ入力されるべき信猜を、貸出し論理用メモリ
ＥＲＭのアドレス入力端子へ入力可能にする。また、プ
ローブＰＲＢ１を未完成もしくは不具合のある回路の出
力端子側に接続する。

こうした準備が整ってからエミュレーションを開始させ
る。

なお、エミュレーション中は信号切換回路ＤＣＧおよび
Ａ　ＣＧをプローブ側に切り換えておく。

すると、ユーザシステム上からサンプリングされた入力
論理信号によって貸出し論理用メモリＥＲＭがアクセス
され、ＡＮＤやＯＲあるいはイクスクルーシブＯＲその
他予め設定した所望の論理演算結果に相当する論理信隆
が出力され、ユーザシステムの所定の部位に供給される
。したがって。

ユーザシステムの論理回路が未完ｒ＆であったり１設計
ミスによる不具合を有していても、エミュレーションを
実行することができ、デバッグ効率が向上する。また、
ユーザシステムの一部を変更したい場合にも、ハードウ
ェアを変更することなく、変更したのと同じエミュレー
ション結果を９１）ることかでき、システムの開発期間
を短縮することができる。

さらに、上記実施例のエミュレータにおいては。

信号切換回路ＡＣＧを介してユーザシステムに接続され
るターゲットバス上の信号を貸出し論理用メモリＥＲＭ
に入力させることができるため、例えばユーザシステム
のアドレスデコーダに欠陥があると予想されるような場
合、ターゲットアドレスバスＴＡＢ上の信号をメモリＥ
ＲＭに人力させて、その出力をデコード信号としてユー
ザシステムに戻してやれば容易にアドレスデコーダのチ
エツクを行なうことができる。

なお、上記実施例では、貸出し論理用メモリＥＲＭとし
てＲＡＭを使用するとしたが、ＲＡＭの代わりに書換え
可能なＥＰ　ＲＯＭやＥＥＰＲＯＭを使用することもで
きる。その場合、データのａ込み１まホストマイクロプ
ロセッサによってエミュレータ七において行なってもよ
いし、別のＦ　Ｒ０Ｍライタを用いて書込みを行なった
ものをエミュレータのボードに差し込むようにしてもよ
い。

また、上記実施例では貸出し論理回路としてメモリを使
用しているが１例えばＥＰＲＯＭやＥＥＰＲＯＭを構成
するＭＮＯＳのような記憶素子をＲＯＭの目とするよう
？、ＣＰＬＡ（プログラマブル・ロジック・アレイ）を
用いることも可能である。

以上説明したように上記実施例は、エミュレータ内部に
ＲＡＭのような書換え可能なメモリを設けるとともに、
このメモリのアドレス入力端子およびデータ人出力端子
にはマルチプレクサのような信号切換回路を介してホス
トマイクロプロセッサまたはプローブのようなサンプリ
ング手段を接続可能にし、上記メモリにはホストマイク
ロプロセッサにより所定のアドレス入力状態のときに所
望の出力状態となるようなデータを予め書き込んでおい
て、そのメモリのアドレス入出力端子にプローブによっ
てユーザシステムからサンプリングした信号を入力して
、メモリから読み出されたデータ信号を論理出力信号と
してプローブを介してユーザシステムの所定の部位に戻
してやるようにしたので、貸出しメモリが入力に対しく
＋意の論理演算結果を出力する擬似論理回路として動作
し。

ユーザシステム内の所望の論理回路の代替回路として使
用することができ、これによってユーザシステムが未完
成であったり、設計上のミスを含んでいてもエミュレー
ションを行なうことができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば実施例では、貸出
し論理用メモリが。

１組の入力信号に対して１組の出力信号が決定される組
み合わせ論理回路の代替回路として動作するようにした
場合について説明したが、複数のＲＡＭをカスケードに
、つまり前段のメモリの出力を次段のメモリのアドレス
入力端子に伏給させるように接続してやることにより、
シーケンシャルな信号を出力する論理回路として動作す
るように構成することも可能である。

また、上記実施例では、ニーザブミグラムを実行するタ
ーゲットプロセッサとシステム全体を制御するホストプ
ロセッサからなる２ＣＰＵ方式のエミュレータに本発明
を適用したが、ターゲットプロセッサのみで全ての制御
を行なうＩＣ：ＰＵ方式のエミュレータについても同様
に本発明を適用することができる。さらに、エミュレー
ションの対象がマイクロプロセッサのみならずシングル
チップマイコンである場合にも適用できる。

以上の説明では主として本発明者によってむされた発明
をその背景となった利用分野であるインサーキットエミ
ュレータに適用したものについて説明したが、この発明
はそれに限定されるものでなく、ロジックアナライザの
ようなデバッグツールやシミュレータその他エミュレー
ション機能を有するデータ処理システムに利用すること
ができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、ユーザシステムのハードウェアが未完成部分
または不具合箇所を含んでいても何ら支障なくエミュレ
ータによるデバッグが行なえるようになって、システム
の開発期間を短縮することができる。

【図面の簡単な説明】

第１図は本発明に係るエミュレータの要部の一実施例を
示すブロック図。 第２図は本発明が適用されるエミュレータ全体の概略構
成例を示すブロック図である。 ＨＭ　Ｐ　Ｕ・・・・ホストマイクロプロセッサ、ＴＭ
ＰＵ・・・・ターゲットマイクロプロセッサ、ＥＲＭ・
・・・貸出し論理用メモリ、ＡＣＧ、Ｉ）ＣＧ・・・・
信号切換回路、ＤＥＣ・・・・デコーダ、ＰＲＢｌ、Ｐ
ＲＢ２・・・・プローブ（（３砂採取手段）。 第 図

Claims (1)

1. 【特許請求の範囲】 １、エミュレーション対象となるシステムの機能を代行
   する第１のマイクロコンピュータおよびデバッグのため
   の制御を司る第２のマイクロコンピュータを有するデバ
   ッグ装置において、予め設定された値を、上記第１マイ
   クロコンピュータから出力される信号もしくは装置外部
   から供給される信号に応じて出力する書換え可能な論理
   手段を有することを特徴とするデバッグ装置。 ２、外部装置の任意の部位から信号を抽出する信号採取
   手段と、上記論理手段から出力される値を外部装置に供
   給する信号供給手段とが設けられていることを特徴とす
   る請求項１記載のデバッグ装置。 ３、上記論理手段はランダム・アクセス・メモリであっ
   て、上記第１マイクロコンピュータによって予め所定の
   値が書き込まれるようにされていることを特徴とする請
   求項１もしくは２記載のデバッグ装置。