JPH0343838B2 - - Google Patents

Info

Publication number
JPH0343838B2
JPH0343838B2 JP62186797A JP18679787A JPH0343838B2 JP H0343838 B2 JPH0343838 B2 JP H0343838B2 JP 62186797 A JP62186797 A JP 62186797A JP 18679787 A JP18679787 A JP 18679787A JP H0343838 B2 JPH0343838 B2 JP H0343838B2
Authority
JP
Japan
Prior art keywords
circuit
bus
data transmission
subscriber
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62186797A
Other languages
English (en)
Other versions
JPS6338397A (ja
Inventor
Uaimaato Gyuntaa
Naruiesu Fuerudeinanto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS6338397A publication Critical patent/JPS6338397A/ja
Publication of JPH0343838B2 publication Critical patent/JPH0343838B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity

Landscapes

  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、特許請求の範囲第１項記載の上位概
念に記載の直列データ伝送回路装置に関する。
従来技術 上記の回路装置は、ドイツ連邦共和国特許出願
公開第3433150号公報に記載されている。この公
知の回路装置は、相互に直列に接続されている２
つのオプトカプラを有する制御回路を有する。オ
プトカプラに対する制御素子は、静的な誤り信号
が発生した場合に時限回路を介して入力側のオプ
トカプラとの間の接続を阻止する監視回路を備え
ている。このようにしてデータ伝送が、１つの静
的な誤り信号が発生した場合にすべての加入者に
対して阻止されることを回避することができる。
このような回路装置においては加入者回路が並
列にバスに接続されているので監視回路の故障の
確率は、バスに接続されている加入者回路の数と
ともに増加する。それ故に、比較的に多数の加入
者回路を有する回路装置においては、回路装置の
使用に対する要求が非常に厳しい場合には、実際
の要求を公知の手段で満足することはできない。
発明が解決しようとする問題点 本発明の課題は、冒頭に述べた形式の回路装置
を、この回路装置自体が、比較的に多数の加入者
回路が設けられている場合にできるかぎり高い使
用性を有するように構成することにある。例えば
障害加入者を検出する可能性を有するようにす
る。
問題を解決するための手段 本発明においては、特許請求の範囲第１項記載
の特徴部分に記載のように直列データ伝送回路装
置を構成する。この構成の利点は、直列データ伝
送回路装置が、加入者回路からの静的な誤り信号
に関してもまた、データ通信網を阻止する、制御
回路からの欠陥に対しても保護されていることに
ある。
ドイツ連邦共和国特許出願公開第3436441号公
報には、ツリー形ネツトワーク構成のデータ通信
網を有する、直列データ伝送データ通信装置が記
載されている。この場合にステーシヨンは多数の
ネツトワークレベルに設けられている。ネツトワ
ークノードには、信号を集めて更に送信する信号
集合器が設けられている。信号集合器は複数のバ
スシステムの間の接続を形成することはしないの
でデータ通信網が静的誤り信号により阻止される
ことはない。しかしながらこの場合にネツトワー
クノードにマイクロプロセツサ等を設ける必要が
ある。
本発明の回路装置においては静的誤り信号を、
伝送すべきデータを静的なすなわち、比較的に長
い期間にわたり連続する信号にのみ応答し、比較
的に急速に順次に続く状態変化を有する伝送信号
には応答しない時限回路に供給して検出すること
ができる。
特許請求の範囲第２項記載の１つの有利な実施
例においては、加入者回路が、前もつて与えられ
ている最大期間を有するパルス列を送信する場合
に対して監視回路を、この監視回路が、前もつて
与えられている最大期間を上回ると応答するよう
に構成している。この場合に有利には、例えば再
トリガ可能な単安定マルチバイブレータを用いて
形成するパルス列を連続信号に変換しまたこの連
続信号を監視回路により監視する。特許請求の範
囲第２項記載の構成が著しく有利となるのはバス
が１つのデータバスの他に１つの制御バスを有し
したがつて回路は、パルス列の、前もつて与えら
れている最大期間を監視するのに、加入者回路の
制御出力側におけるまたは制御バスにおける論理
レベルのみを評価すればよい場合である。
特許請求の範囲第３項記載の構成の利点は、一
度発生した静的誤り信号は、強制的遮断を行うよ
うにする。当該の加入者回路または一群の加入者
回路はもはや応答しない。応答の欠如を障害加入
者の検出に対する基準として用いることができ
る。１つのスイツチ装置に設けられている監視回
路自身に障害があるという、確率の比較的に低い
場合に対しては中央ステーシヨンにおいていずれ
の加入者回路群に、監視回路に欠陥のある加入者
回路が割当てられているかを検出することができ
る。
バスまたはデータ通信網の所望の強制遮断は有
利には、特許請求の範囲第４項記載の手段により
行う。
特許請求の範囲第５項記載の構成により障害個
所の検出をより簡単に行なうことができる。この
構成が著しく有利となるのは、それぞれ１つの共
通なデータバスに接続されている加入者回路の群
が（例えば隣接する）同一の場所に配設されてい
る場合である。
特許請求の範囲第６項記載の構成の利点は、時
限回路の自己保持を、自己保持している時限回路
を備えている機器を収容装置から引出すことによ
り終了することができることにある。加入者回路
と監視回路とをまたはスイツチ装置と監視回路と
を、欠陥が発生した場合に必要な修理のためにい
ずれにしても収容装置から引出さなければならな
い同一の機器の中に設けることによりこの自己保
持の所望の終了は自動的に行われる。
時限回路の自己保持は有利には、特許請求の範
囲第７項記載の構成により得ることができる。
特許請求の範囲第８項記載の構成により簡単な
手段で、バスが許容範囲を上回る期間にわたり閉
塞される場合にデータバスの当該加入者回路また
は当該スイツチ装置がデータ通信網に影響を与え
ないようにすることができる。
本発明の他の有利な実施例は、特許請求の範囲
第９項および第１０項に記載されている。
実施例 次に本発明を図を用いて実施例に基づき詳しく
説明する。
本回路装置は、空間的に相互に離れているステ
ーシヨン１ないしｍを有する。１つのプロセツサ
５１…５ｍを１つのスイツチ装置４１…４ｍと接
続することによりステーシヨン１…ｍは中央ステ
ーシヨンとなる。すべてのステーシヨン１…ｍ
は、１つのデータ伝送回路網への接続線６ａ…６
ｄを介して相互に接続されているデータ回線接続
機器（伝送用機器）またはモデム（MODEM）
６ａ…６ｄを備えている。ステーシヨン１…ｍは
データ通信網を介して情報を交換する。
加入者１１１…１mnはそれぞれ１つの加入者
回路３１１…３mnと１つのインターフエース装
置２１１…２mnとを備えている。
ステーシヨン１の加入者回路３１１…３１ｎは
インターフエース装置２１１…２１ｎを介してデ
ータバス１０１に接続されている。ステーシヨン
２においては加入者回路３２１…３２ｎが設けら
れている。これらの加入者回路３２１…３２ｎは
インターフエース装置２２１…２２ｎを介してデ
ータバス１０２に接続されている。他のステーシ
ヨン３…ｍのうちステーシヨンｍのみが図示され
ている。このステーシヨンｍは、インターフエー
ス装置２ｍ１…２mnを介してデータバス１０ｍ
に接続されている加入者回路３ｍ１…３mnを備
えている。
加入者回路３１１…３mnは例えば、プロセツ
サ５１…５ｍのうちの１つのプロセツサによる呼
出しが行われるとデータを送信を開始するマイク
ロプロセツサ制御機器である。場合い応じてステ
ーシヨン１…ｍの一部のみが１つのプロセツサ５
１…５ｍを備えている。これらのプロセツサは、
これらのプロセツサが、データ伝送回路網が閉塞
されていない場合にのみ送信を行なうことができ
るように制御される。
ステーシヨン１にはスイツチ装置４１が設けら
れておりこのスイツチ装置４１によりローカルバ
ス１０１とプロセツサ５１とデータ伝送用機器ま
たはモデム６１ａ，６１ｂが相互にスイツチ接続
することが可能である。ステーシヨン２にはスイ
ツチ装置４２が設けられておりこのスイツチ装置
４２は、ローカルバス１０２をデータ伝送用機器
またはモデム６２ａ，６２ｂとスイツチ接続する
のに用いられる。ステーシヨンｍにはスイツチ装
置４ｍが設けられておりこのスイツチ装置４ｍを
用いてローカルバス１０ｍとプロセツサ５ｍとデ
ータ伝送用機器またはモデム６maとをスイツチ
接続することができる。
スイツチ装置４１…４ｍは、１本のデータバス
毎に１つの送信受信モジユールと、制御バスに接
続されている分配回路とから成る。分配回路は、
制御線のうちの１本の制御線に到来する閉塞信号
が、当該制御線に割当てられているデータバスを
他のすべてのデータバスへ通し接続するように構
成されている論理回路である。
このようにして、加入者のうちの１つから送信
された情報が他のすべての加入者に供給されるよ
うにすることができる。
第２図に示されている回路装置は直列データ伝
送に用いられ、すべてのデータ源とデータ送信機
が並列に１つの共通のバス線または１つの共通の
バス１０１…１０ｍに接続されている、種々の場
所に敷設されている１つのバスシステムの一部で
ある。バスは例えばインターフエースモジユール
RS485を有する。
休止状態においてはすべてのインターフエース
装置２１１…２mnの出力側は高抵抗に切換えら
れる。
種々の場合に敷設されたまたは種々のステーシ
ヨン１…ｍに割当てられているバスシステム１０
１…１０ｍはスイツチ装置４１…４ｍとデジタル
データ伝送用機器６１ａ…６１maとを介してま
たはその代わりに、データの送信開始が遅延した
場合にそしてモデムを介して１つのデータセツト
に統合される。
種々の加入者回路３１１…３mnの間の順次の
データ伝送には有利にはいわゆるポーリング
（Aufrufverfahren）を使用する。この場合に１
つのプロセツサによりそれぞれ１つ加入者回路の
みが呼出されこのようにして呼出された加入者回
路はデータを送信する。データ送信終了後に、呼
出された加入者回路のインターフエース装置の出
力側は再び高抵抗に切換えられる。
順次のデータ伝送を行う、別の１つの方法にお
いては加入者回路を同期し、メツセージを時間段
階的に順次に送信するように制御する。これは例
えば、加入者回路に設けられ種々の段階時間にセ
ツトされているカウンタを用いて行うことができ
る。
加入者回路の欠陥によりこの加入者回路が常時
送信する場合が発生するとこの加入者回路は、前
もつて与えられている待ち時間の終了後に、バス
１０１…１０ｍを引続いて閉塞することを阻止さ
れる。
各インターフエース装置２１１…２mnにおい
て各ポーリングの際に、対応する加入者回路のデ
ータ送信の期間が監視される。１つのポーリング
に接続するデータ送信の期間が、前もつて与えら
れている待ち時間t1を上回ると加入者回路の、当
該バスシステムへの接続が強制的に中断される。
この接続の中断は例えば、インターフエース装置
の出力側とバス線の出力側との間に、信号送信の
際には通し接続される電子スイツチを設けること
により行うことができる。加入者回路をバス線に
接続するこのような回路装置はヨーロツパ特許出
願公開第0150457号公報に記載されている。
インターフエース装置２１１…２mnに、制御
信号により選択的に能動状態または高抵抗状態に
することができるインターフエースモジユールが
使用されている場合にはこれらのインターフエー
スモジユールを付加的に、対応する監視回路８に
より制御すると好適である。このような回路装置
は第２図に示されている。
欠陥のある加入者回路３１１…３mnを簡単に
検出するには表示ランプにより表示し警報信号を
発生することもできる。
第２図においてはRS485のタイプのバス線に対
する、監査回路を有するインターフエース回路が
示されている。
加入者回路３１１は１つのデータ入力側３１と
１つのデータ出力側３２と１つの制御出力側３３
とを有する。制御出力側３３は直接にAND回路
８２の入力側に接続されたインバータ８３を介し
てAND回路８４の入力側に接続されている。時
限回路８１は、AND回路８２の１つの入力側と
AND回路８４の１つの入力側と表示装置８９の
入力側とに接続されている１つの出力側８１２を
有する。時限回路８１は例えば、CD4541のタイ
プの時限素子であり、クロツク周波数が外部の接
続回路８１ａにより決められるクロツク発振器を
備えている。
AND回路８４の出力側はインターフエースモ
ジユール８５および８６の制御入力側に接続され
ている。これらのインターフエースモジユール８
５および８６のタイプは例えばSN75176である。
インターフエースモジユール８５の出力側は制御
バス１０１ａに接続され、インターフエースモジ
ユール８６の出力側はバス１０１のデータバス１
０１ｂに接続されている。インターフエースモジ
ユール８６は加入者回路３１１のデータ入力側３
１にもデータ出力側３２にも接続されている。高
抵抗Ｒを介してデータ入力側３１は給電電圧＋
5Vにつながつている。
加入者回路３１１がプロセツサ５１にポーリン
グにより呼出されるとデータバス１０１ｂからの
データはインターフエースモジユール８６を介し
て加入者回路３１１のデータ入力側３１に供給さ
れる。
時限回路８１がリセツト状態の場合には時限回
路８１の出力側８１２から論理レベルＨが取出さ
れるのでAND回路８２および８４は、制御出力
側３３から到来する閉塞信号に対して開かれてい
る。加入者回路３１１がデータをプロセツサに送
信すると制御出力側３３が能動状態となりその際
にこの制御出力側３３が論理レベルＨからＬに切
替る。インバータ８３の出力側から論理レベルＨ
が取出されこの論理レベルＨはAND回路８４を
介してインターフエースモジユール８５および８
６の制御入力側に加わる。このようにして加入者
回路３１１のデータ出力側３２がデータバス１０
１ｂに接続され、制御バス１０１ａが能動状態に
切替わる。同時に時限回路８１はAND回路８２
を介して始動される。
加入者回路３１１の送信時間が、前もつて与え
られている待ち時間を上回ると、時限回路８１の
出力側８１２において論理レベルはＨからＬへ切
替わりAND回路８２および８４を阻止する。
AND回路８２が阻止されると時限回路８１を
加入者回路３１１の制御入力側３３を介して始動
することができず出力側８１２は論理状態Ｌのま
まである。この状態においてはAND回路８４は
インターフエース８５および８６の対称出力側を
制御出力側における論理レベレと無関係に高抵抗
に切換えるので制御バス１０１ａおよびデータバ
ス１０１ａは加入者回路３１１の入力側３１およ
び出力側３２から切離されバス線１０１は、加入
者回路３１１に割当てられているインターフエー
スモジユール８５，８６により負荷されることは
ない。
表示装置８９を介して監視回路８の応答が表示
され端子８１１を介して警報信号が送出される。
インターフエース装置２１１が収容装置から引
出され再び収容装置に挿入されると時限回路８１
はリセツトされる、何故ならば自動リセツト端子
８１３はアース電位につながつているからであ
る。この場合に出力側８１２から論理レベルＨが
取出されるので最初の状態が再び形成される。
第３図には、監視回路を有するスイツチ装置が
示されている。スイツチ装置４１の時限回路９１
はその構成の点で、第２図に示されている時限回
路８１と同一である。時限回路９１と８１とは、
遮断に対する時定数または待ち時間のみが異な
る。この待ち時間の後で所望の強制遮断が行われ
る。
第１図に示されている回路装置の場合にはスイ
ツチ装置４１…４ｍに、データバス１０１…１０
ｍに割当てられている制御線を監視する１つの監
視回路が設けられている。場合に応じてデータ線
自身が監視される。これは例えば、固有の制御線
が設けられていないバスシステムにおいて行われ
る。複数のデーダバスが１つのスイツチ装置に接
続される場合には有利には１つのデータバス毎に
１つの固有の監視回路を設ける。
１つのインターフエース装置２１１…２mnか
らの制御バスが、セツトされている時間t2より長
い時間にわたり閉塞されている場合にはデータバ
スはステーシヨン１，２またはｍのスイツチ装置
ひいては他のデータ通信網から切離される。
スイツチ装置４１…４ｍは同様に構成されてい
る。第３図には１つの例としてスイツチ装置４１
の構成が示されている。監視回路９はバス１０１
と分配回路４０との間に設けられている。
バス１０１は制御バス１０１ａとデーダバス１
０１ｂとを備えている。制御バス１０１ａは例え
ばDS88LS120のタイプのレベル変換器９７に接
続されている。レベル変換器９７の出力側は直接
にNAND回路９４の１つの入力側に接続され、
インバータ９３を介してAND回路９２および９
５の１つの入力側に接続されている。
時限回路９１の出力側９１２はAND回路９２
および９５とAND回路９４と表示装置９９との
それぞれ１つの入力側に接続されている。
時限素子９１は例えばCD4541のタイプのタイ
マであり、１つのクロツク発生器を備えておりこ
のクロツク発生器のクロツク周波数は外部の接続
回路９１ａにより決まる。NAND回路９４の出
力側は直接にインターフエース素子９８の制御入
力側９８１に接続されインバータ９６を介して分
配回路４０の制御入力側４０２に接続されてい
る。インターフエース素子９８は例えばSN75176
のタイプのモジユールである。インターフエース
素子９８の出力側はデータバス１０１ｂに接続さ
れている。
バス１０１に接続されている加入者回路３１１
…３１ｎの送信時間が、対応する監視回路８の故
障により監視回路９の待ち時間を上回ると時限回
路９１の出力側９１２における論理レベルがＨか
らＬへ移行しAND回路９２および９５とNAND
回路９４とを阻止する。
AND回路９２を阻止することにより時限回路
９１を制御バス１０１ａを介して始動することが
できなくなり出力側９１２は論理状態Ｌのままで
ある。
この状態においてNAND回路９４は制御バス
１０１ａのレベルと無関係に論理レベルＨに切替
わるので分配回路４０の制御線４０１，４０２は
バス１０１により閉塞されない。同時に双方の出
力側に接続されているインターフエース素子９８
は高抵抗状態に制御されしたがつてデータバス１
０１ｂは時限回路４０のデータ線４０３，４０４
から分離される。
監視回路９は分配回路４０と一緒にスイツチ装
置４１の中に設けられている。スイツチ装置４１
がその収容装置から引出され再び挿入されると時
限回路９１はリセツトされる、何故ならば自動リ
セツト端子９１３はアース電位につながつている
からである。この場合に出力側９１２は論理レベ
ルＨをとるので最初の状態が再び形成される。
バス１０１に接続されている加入者回路３１１
…３１ｎのうちの１つの加入者回路がデータをデ
ータバス１０１ｂを介してスイツチ装置４１に送
信する場合、当該加入者回路は前もつて制御バス
１０１ａを能動化する、すなわち論理レベルＨが
レベル変換器９７の出力側から取出されるように
する。このようにしてNAND素子９４を介して
論理レベルＬがインターフエース素子９８の制御
入力側９８１に供給され、インターフエース素子
９８における受信器がスイツチインとなる。この
切換状態においてデータバス１０１ｂはスイツチ
装置４１のデータ線４０４と分配回路４０とを介
してプロセツサ５１とデータ伝送用機器またはモ
デム６１ａ，６１ｂとに通し接続される。
同時にインバータ９３とAND回路９２とを介
して論理レベルＬが時限回路９１のリセツト入力
側９１１に供給されるので時限回路９１が始動さ
れる。
１つの加入者回路３１１…３１ｎの送信時間が
時限回路９１の、前もつて与えられている待ち時
間を上回ると時限回路９１の出力側９１２は論理
状態Ｌをとる。この論理レベルはAND回路９２
を阻止するので時限回路は自身をロツクする。同
時にNAND回路９４を介して論理レベルＨはイ
ンターフエース素子９８の制御入力側９８１に供
給され、インターフエース素子９８における受信
器が阻止され分配回路４０の制御入力側４０２が
制御バス１０１ａから切離される。また、３入力
AND回路９５により分配回路４０の制御出力側
４０１も制御バス１０１ａから切離され、インタ
ーフエース素子９８の制御入力側９８２に接続さ
れている制御線は論理レベルＬとなりその結果、
インターフエース素子９８の送信器の出力側は高
抵抗に切換えられるのでデータバス１０１ｂ上で
データが衝突することはない。
表示装置９９を介して監視回路９の応動が表示
され端子９９１を介して警報信号が送出される。
待ち時間t2とt1とを、t2をt1より大きく決める
ことにより確実にスイツチ装置４１…４ｍの監視
回路９が、インターフエース装置２１１…２mn
の監視回路８に障害が発生しないかぎり応答しな
いようにすることができる。
第１図ないし第３図に示されている直列データ
伝送回路装置は例えば、多数のステーシヨンから
データを、中央制御回路および評価回路として用
いられるプロセツサに伝送するのに用いられる、
拡張されたデータ通信網に適している。１つの有
利の使用例においては１つのステーシヨンに、そ
れぞれ、いわゆるロケーテイング機器を備えてい
る情報伝送装置の線路端末機器が所定数設けられ
ている。ロケーテイング機器はそれぞれ１つのマ
イクロプロセツサを備えておりこのマイクロプロ
セツサは、システム固有の監視装置のエラーメツ
セージを評価し質問に応じて中央プロセツサに送
出する。
欠陥のあるロケーテイング機器または、監視装
置に欠陥のあるインターフエース装置を、時間に
段階的にずらして強制的に遮断することにより動
作状態メツセージやエラーメツセージや警報信号
等を中央プロセツサが、ロケーテイング機器のう
ちの１つのロケーテイング機器及び／又は、当該
ロケーテイング機器に割当てられている監視回路
に、データ網を阻止するかもしれない１つの欠陥
が発生した場合にも検出することができる。
【図面の簡単な説明】
第１図は、複数のバスシステムが１つのデータ
通信網に統合されているブロツク回路図である。
第２図は、第１図に示されている回路装置におけ
る、監視回路を有するインターフエース装置であ
り第３図は、監視回路を有するスイツチ装置であ
る。 ｍ……ステーシヨン、１mn……加入者、２mn
……インターフエース装置、３mn……加入者回
路、１０mn……データバス、４mn……スイツチ
装置、５ｍ……プロセツサ、６ma……データ伝
送用機器またはモデム、６ｄ……接続線、３１１
……加入者回路、３１……データ入力側、３２…
…データ出力側、３３……制御出力側、２１１…
…インターフエース装置、８……監視回路、８１
……時限回路、８１２……出力側、８１３……自
動リセツト端子、８２……AND回路、８３……
インバータ、８４……AND回路、８５，８６…
…インターフエース装置、１０１……バス、１０
１ａ……制御バス、１０１ｂ……データバス、４
１……スイツチ装置、４０……分配回路、５１…
…プロセツサ、６１ａ，６１ｂ……モデム、９１
……時限回路、９１ａ……外部の接続回路、９２
……AND回路、９９……表示回路、９３……イ
ンバータ、９４……NAND回路、９５……AND
回路、９６……インバータ、９７……レベル変換
器、９８……インターフエース素子。

Claims (1)

  1. 【特許請求の範囲】 １ 少くとも１つのバス１０１…１０ｍを介す
    る、多数の加入者１１１…１mnの間の直列デー
    タ伝送回路装置であつて、 前記加入者１１１…１mnはそれぞれ１つの加
    入者回路３１１…３mnと、前記加入者回路３１
    １…３mnをバス１０１…１０ｍに接続する１つ
    のインターフエース装置２１１…２mnと、１つ
    の時限回路８１を備えている１つの監視回路８と
    を備えており、 前記監視回路を用いて、前記バス１０１…１０
    ｍが前記加入者回路３１１…３mnにより誤りを
    伴なつて閉塞されている場合にこの閉塞を、前も
    つて与えられている待ち時間の終了後解消するこ
    とができる直列データ伝送回路装置において、 前記バス１０１…１０ｍは、１つのバスを１つ
    のデータ伝送回路網に選択的に接続する１つのス
    イツチ装置４１…４ｍに接続され、 前記スイツチ装置４１…４ｍは、１つの時限回
    路９１を備えている１つの監視回路９を備えてお
    り、 前記監視回路９を用いて、データ伝送回路６ａ
    …６ｄが当該バス１０１…１０ｍにより閉塞され
    ているのを、前もつて与えられている待ち時間の
    終了後に解消する遮断信号を形成し、前記スイツ
    チ装置４１…４ｍに割当てられている前記監視回
    路９の待ち時間を、前記加入者１１１…１mnに
    設けられている前記監視回路８の待ち時間より大
    きく決めた ことを特徴とする直列データ伝送回路装置。 ２ 加入者回路が、前もつて与えられている最大
    期間を有するパルス列を送信し、 監視回路を、前記監視回路が、前記前もつて与
    えられている最大期間を上回つた場合に応答する
    ように構成した 特許請求の範囲第１項記載の直列データ伝送回
    路装置。 ３ 加入者１１１…１mnに割当てられている監
    視装置８において及び／又は、スイツチ装置４１
    …４ｍに割当てられている監視回路９において時
    限回路８１，９１が自己保持装置（AND回路８
    ２，９２）を備えている 特許請求の範囲第１項または第２項記載の直列デ
    ータ伝送回路装置。 ４ 時限回路８１，９１のリセツト入力側８１
    １，９１１に前置接続されているAND回路８２，
    ９２を１つの入力側を介して１つの制御線と接続
    し１つの別の入力側を介して時限回路８１，９１
    の出力側８１２，９１２と接続した 特許請求の範囲第３項記載の直列データ伝送回路
    装置。 ５ 加入者１１１…１mnに設けられている監視
    回路８及び／又は、スイツチ装置４１…４ｍに設
    けられている監視回路９が、前記監視回路８，９
    に接続されている表示及び／又は警報装置８９，
    ９９を備えており 前記表示及び／又は警報装置８９，９９が前記
    監視回路８，９の応答状態を表示または伝達する
    ようにした 特許請求の範囲第１項ないし第４項のうちのいず
    れか１項に記載の直列データ伝送回路装置。 ６ 時限回路８１，９１を、前記時限回路８１，
    ９１が、供給電圧（＋）が一時的に中断した場合
    にリセツトされるように構成及び／又は接続した 特許請求の範囲第１項ないし第５項のいずれか１
    項に記載の直列データ伝送回路装置。 ７ 時限回路８１，９１が、１つのクロツク発生
    器に接続されている１つのカウンタにより形成さ
    れ、前記カウンタの出力側８１２，９１２が、リ
    セツト入力側８１１，９１１に前置接続されてい
    るAND回路８２，９２に接続されている 特許請求の範囲第１項ないし第６項のうちのいず
    れか１項に記載のデータ伝送回路装置。 ８ 監視回路８の出力側が、バスに前置接続され
    ているAND回路８４に接続されており、 バス１０１が１本のデータバス１０１ｂと１本
    の制御バス１０１ａとを備えており、 加入者回路３１１が１つのインターフエース素
    子８５，８６を介して制御バス１０１ａとデータ
    バス１０１ｂに接続されており、 インターフエース素子８５，８６の制御入力側
    がAND回路８４に接続されている（第２図） 特許請求の範囲第１項ないし第５項のうちのい
    ずれか１項に記載の直列データ伝送回路装置。 ９ スイツチ装置４１に接続されている、バス１
    ０１から制御バス１０１ａが１つのレベル変換器
    ９７と、前記レベル変換器９７と監視回路９の出
    力側とに接続されている、AND回路の形式の論
    理結合回路９４とを介して分配回路４０の制御入
    力側４０２に接続され、 ３入力側AND回路９５が設けられており前記
    ３入力側AND回路９５はそれぞれ１つの入力側
    を介して前記監視回路９の出力側と前記レベル変
    換器の出力側と前記分配回路４０の１つの制御出
    力側４０１とに接続されており、 前記３入力側AND回路９５はその出力側を介
    してインターフエース素子９８の１つの制御入力
    側９８２に接続されており、前記インターフエー
    ス素子９８はその送信器とその受信器とを介して
    それぞれデータバス１０１ｂと前記分配回路４０
    との間に設けられている 特許請求の範囲第１項ないし第８項のうちのい
    ずれか１項に記載の直列データ伝送回路装置。 １０ 複数のステーシヨンから、ポーリング後に
    データが１つの中央制御および評価装置に伝送す
    ることを可能にするデータ伝送回路網に使用する 特許請求の範囲第１項ないし第９項のうちのい
    ずれか１項に記載の直列データ伝送回路装置。
JP62186797A 1986-07-29 1987-07-28 直列デ−タ伝送回路装置 Granted JPS6338397A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3625613 1986-07-29
DE3625613.7 1986-07-29

Publications (2)

Publication Number Publication Date
JPS6338397A JPS6338397A (ja) 1988-02-18
JPH0343838B2 true JPH0343838B2 (ja) 1991-07-03

Family

ID=6306203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62186797A Granted JPS6338397A (ja) 1986-07-29 1987-07-28 直列デ−タ伝送回路装置

Country Status (8)

Country Link
US (1) US4858222A (ja)
EP (1) EP0255069B1 (ja)
JP (1) JPS6338397A (ja)
AT (1) ATE60693T1 (ja)
AU (1) AU590943B2 (ja)
CA (1) CA1280485C (ja)
DE (1) DE3767802D1 (ja)
NO (1) NO169801C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2194867B (en) * 1986-09-09 1991-05-29 Mitsubishi Electric Corp A transmission line control system and method for disconnecting a sub-bus from a main-bus
US5031175A (en) * 1989-09-15 1991-07-09 Matsushita Electric Industrial Co., Ltd. Communication control method for releasing communication apparatus from occupied state
US5117430A (en) * 1991-02-08 1992-05-26 International Business Machines Corporation Apparatus and method for communicating between nodes in a network
JP2538132B2 (ja) * 1991-03-20 1996-09-25 松下電送株式会社 通信制御方法及びｉｓｄｎ用端末アダプタ装置
DE4113321A1 (de) * 1991-04-24 1992-10-29 Merten Gmbh & Co Kg Geb Verfahren zur ueberwachung der funktion einer busankopplungseinheit
US5710755A (en) * 1993-11-15 1998-01-20 Pitney Bowes Communication system for control applications
US7676606B1 (en) * 2002-04-24 2010-03-09 Cisco Technology, Inc. Method and system for monitoring and controlling status of programmable devices
DE102013017019B4 (de) * 2013-10-15 2017-09-21 Tq-Systems Gmbh DALl-Bus-Hilfsschaltung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0096097B1 (en) * 1982-06-15 1985-12-27 International Business Machines Corporation Method and apparatus for controlling access to a communication network
JPS5966243A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd デ−タ通信方式
DE3402633A1 (de) * 1984-01-26 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum anschalten eines teilnehmers an eine busleitung
DE3433150A1 (de) * 1984-09-10 1986-03-20 Siemens AG, 1000 Berlin und 8000 München Schnittstellenanordnung zur ankopplung einer teilnehmerschaltung an eine datenuebertragungsleitung
DE3436441A1 (de) * 1984-10-04 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Datenuebermittlungseinrichtung, die ein datennetz mit baumstruktur aufweist
US4700344A (en) * 1986-06-13 1987-10-13 Ncr Corporation Processor overrun circuit
JPH0672350A (ja) * 1992-06-24 1994-03-15 Koyo Seiko Co Ltd 車両の４輪操舵装置

Also Published As

Publication number Publication date
JPS6338397A (ja) 1988-02-18
CA1280485C (en) 1991-02-19
EP0255069A1 (de) 1988-02-03
EP0255069B1 (de) 1991-01-30
AU7618187A (en) 1988-02-04
AU590943B2 (en) 1989-11-23
NO169801B (no) 1992-04-27
NO873052L (no) 1988-02-01
NO169801C (no) 1992-08-05
ATE60693T1 (de) 1991-02-15
NO873052D0 (no) 1987-07-21
US4858222A (en) 1989-08-15
DE3767802D1 (de) 1991-03-07

Similar Documents

Publication Publication Date Title
US4745597A (en) Reconfigurable local area network
US5854824A (en) Connectivity scanner
US6466539B1 (en) Bus system
CN101630298B (zh) 串行总线从设备地址设置系统
EP0254472A2 (en) Data flow control arrangement for local area network
US5586251A (en) Continuous on-local area network monitor
US5297134A (en) Loop mode transmission system with bus mode backup
JPH0343838B2 (ja)
US5508998A (en) Remote token ring beacon station detection and isolation
US4527235A (en) Subscriber terminal polling unit
CN100367262C (zh) 用于检验总线系统的监控功能的方法
CN114911639A (zh) 一种多机系统自适应编址的软件算法
JPH04503434A (ja) コンピュータネットワークの監視方法
JP2598620B2 (ja) 通信伝送装置の監視装置
JP2669356B2 (ja) Ｐｄｓ伝送システム
KR101453974B1 (ko) 광케이블 중계 구간 장애 판단 장치 및 그 방법
JPH02250538A (ja) 多重伝送網通信システム
KR0153931B1 (ko) 병렬 공통버스형 고속 패킷교환장치의 이중화 시스템 및 이중화 방법
JPS59211361A (ja) 集中監視システム
CN118199717A (zh) 一种光纤通信保护方法、装置及设备
JPS61296833A (ja) 時分割バス通信方式
JPH01236895A (ja) 誤着信時の回線切替え防止方式
CN112666910A (zh) 一种调度系统
JPH04179687A (ja) エレベータの遠隔制御装置
JPS6190533A (ja) 回線障害検出方式