JPH0344128A - 誤り訂正装置 - Google Patents

誤り訂正装置

Info

Publication number
JPH0344128A
JPH0344128A JP17792689A JP17792689A JPH0344128A JP H0344128 A JPH0344128 A JP H0344128A JP 17792689 A JP17792689 A JP 17792689A JP 17792689 A JP17792689 A JP 17792689A JP H0344128 A JPH0344128 A JP H0344128A
Authority
JP
Japan
Prior art keywords
code block
product code
error
inner code
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17792689A
Other languages
English (en)
Other versions
JP2664251B2 (ja
Inventor
Hideo Arai
英雄 新井
Keizo Nishimura
西村 恵造
Yasuyuki Inoue
井上 靖行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1177926A priority Critical patent/JP2664251B2/ja
Priority to US07/551,009 priority patent/US5247523A/en
Publication of JPH0344128A publication Critical patent/JPH0344128A/ja
Priority to US08/008,292 priority patent/US5757824A/en
Application granted granted Critical
Publication of JP2664251B2 publication Critical patent/JP2664251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル情報信号の符号誤り訂正装置に係り
、特に符号誤りが多く発生する場合にも高い誤り訂正能
力を得ることが可能な誤り訂正装置に関する。
〔従来の技術〕
従来の訂正能力の高い符号誤り訂正装置は、特開昭57
−10561号公報記載のように、伝送データを2重に
符号化し、@2の誤り訂正ブロックを復号した後、訂正
できない誤りについてはそのブロック内の各ワードiこ
ポインタを付加し、第1の誤り訂正・ブロック復号時に
このポインタの状態を判別することにより誤り訂正能力
を高めるとともに、誤り検出ミス、誤訂正の発生を防止
するようになっていた。
〔発明が解決しようとする課題〕
上記従来技術は、符号誤りが比較的多い場合においても
、誤り検出ミス、誤訂正の発生を防止することにより再
生信号に重大な影響が出ないようにするに止まるもので
ある。したがって、このような符号誤りが多い場合にお
いても符号誤りの訂正能力を高めるという点については
配慮がされておらず、再生信号の品賀が劣化するという
問題があった。
本発明の目的は、上記した従来技術の欠点をなくし、符
号誤りが多い場合においても再生イキ号の品質劣化の少
い、高い誤り訂正能力を持つ誤り訂正符号の構成および
その復号装置を提供することにある。
〔課題を解決するための手段〕
上記目的は、多重に符号化された伝送データを複数回繰
返して記録あるいは伝送し、復号時には例えば2重に符
号化された伝送データ85回繰逃して記録あるいは伝送
する場合については、まず1回目の記録あるいは伝送デ
ータの第2の誤り訂正ブロックを順次復号し、続いて少
くとも誤り訂正能力を超える符号誤りが検出された第2
の誤り訂正ブロックについては2回目の記録あるいは伝
送データの対応する第2の誤り訂正ブロックを復号し、
さらに続いて少くとも2回目の第2の誤り訂正ブロック
にも誤り訂正能力を超える符号誤りが検出されたものに
ついては5回目の記録あるいは伝送データの対応する第
2の誤り訂正ブロックの復号を行ない、その後これら3
回の復号を終えた6第2の誤り訂正ブロックのうち訂正
能力を超える符号誤りが無いブロックを優先的に組合せ
て第1の誤り訂正ブロックの復号を行うことにより、達
成される。
〔作用〕
本方法によれば、@1の伝送データ上に、訂正出来ない
程多くの符号誤りが存在している場合には、誤っている
信号は、第2.第5のデータブロック中の該当する41
号で置き換えられるため、符号誤りの多いイキ号が入力
されても、出力に誤った16号が混入する可能性を極め
て小さくすうことが出来る〇 〔実施例〕 以下、図面を用いて、本発明の詳細な説明する。
第2図は、本発明の誤り訂正回路の入力信号である積符
号ブロックの概略図であり、図中15は信号群、14は
外符号群、15は内符号群である。マトリックス状に整
理されたイぎ号群15の図中縦方向第1列に並んでいる
信号要素a□* att +  * &mlkこ対して
、リードソロモン板等の手法により、外符号α0.α4
−αに、が付加されている。第2列以下の信号要素に対
しても、同様の手法により外符号が付加されている。一
方、信号群15の図中水平方向に並んでいるイぎ号要素
、a++ m att  a+n 4こ対して、やはり
リードソロモン法等の手法により内符号β、l−β、t
が付加されている。内符号は、第2列以下、および外符
号14に対しても付加されている。
この信性群15.外符号14.および内符号15より、
積符号ブロックが構成されている。
図3は、本発明の一実施例による誤り訂正回路のブロッ
ク図である。入力より第1の積符号ブロックが入力され
、内符号復号回路21で、内符号により誤り検出、訂正
が行われる。誤り検出、訂正後の第1の積符号ブロック
信号は、積符号ブロック記憶回路22に保持される。そ
の際、訂正出来ないエラーがある場合には、エラーの位
W!を示すエラーフラグがメモリ等で構成可能な遅延回
路27に記憶され、@2の積符号ブロックの該当するデ
ータが出力されるまで遅延される。次に、第2の積符号
ブロックの信号に対して、内符号復号回路21で誤り検
出、訂正を行い、その出力を記憶回路22の第1の積符
号上に記録していく。その際、上書き許可信号に第1の
積符号の該当する信号のエラー7ラグを入力することに
より、第1の積信号ブロックのデータが訂正不能の場合
のみ該当する第2積符号内のデータを上書きしていく。
このようにして作成された積信号ブロックに対して、外
符号復号回路24で誤り訂正を行い、出力する。
この一連の信号処理での符号ブロックのデータの変化を
、第1図を用いて説明する。図中、1は、第1の積符号
ブロック、2は、第2の積符号ブロックであり、第2図
と同じ構成であり、その中の5.8は信号、6.9は外
符号、7.10は内符号である。一方5は、第5図の積
符号ブロック記憶回路22からの出力の積符号ブロック
であり、4は外符号復号回路24の出力である。これは
、第1の積符号ブロック1の中で、A、Hの信号ブロッ
クに、誤り訂正不可能な誤りが含まれている例である。
@5図の内符号復号回@21に入力された第1の積符号
ブロックの信号1は、図中横方向に並んだ信号ブロック
に対して誤り検出、訂正が行われ、A、Hのブロックに
は訂正不能な誤りがあることが発見される。この情報は
、遅延回1N123に蓄えておき、信号5.外符号6J
P:、A、Bのブロックと共に、積符号ブロック記憶回
路22に保持する(第1図矢印■)。次に、第2の積符
号ブロック2の信号にも同様の内符号復号を行う。その
後、第1の積符号ブロックで訂正不能であった信号A、
 Hに対応する信号A/、 B/のみを積符号ブロック
記憶回路22でA、B上に上書きする(第1図矢印■)
その結果として、積符号ブロック記憶回路22上に作成
された新ブロック58外符号復号回路24に送り、外符
号による訂正をおこなって訂正後の信号4を出力する。
このような構成にすることにより第1.第2の積符号ブ
ロックの信号に誤りが多い場合でも両方の中から正しい
信号を選んで新しいブロックをつくることにより、正し
い出力を得ることが出来る0さらに、本回路では、2つ
の積符号ブロックを扱うにもかかわらず、積符号ブロッ
ク記憶回路22が、1つで済むため、回路規模を小さく
することが出来る。
@4図は、本発明の他の実施例による誤り訂正回路のブ
ロック図である。本実施例では、第1の積符号ブロック
に対して内符号復号をおこなって積符号ブロック記憶回
路22に記憶させた後、第2の積符号ブロックに対して
内符号復号回路21で誤り検出、訂正を行い、第2の積
符号ブロックで訂正不能な信号にエラーフラグをたてる
。このエラーフラグがない信号のみを積符号ブロック記
憶回路22に上書きするように、エラーフラグ825で
反転して上書き許可信号に入力し、誤りのない第2の積
符号ブロックのデータを上書きする。この様な構成であ
っても、第5図の回路と同様に、第1゜第2の積符号ブ
ロック中の正しい信号を集めて、新しいブロックを作成
できるため、信頼性の高い出力ヲ祷ることが出来る。ま
た、この回路では、エラーフラグ遅延回路25が不必要
であるため、回路規模を小さくすることが出来る〇 第5図は、本発明の他の実施例による誤り訂正回路のブ
ロック図であり、第1.第2の積符号ブロックの両方の
エラーフラグを使用したものである。本回路では、第1
の積符号ブロックに対して内符号復号回路21で誤り検
出、訂正をした信号を、積符号ブロック記憶回路22に
記録し、その際のエラーフラグを遅延回路25で第2の
積符号の該当する符号まで遅延させる。次に、第2の積
符号ブロックに対して内符号復号回路21で誤り検出、
訂正を行う。そして、第2の積符号ブロックの信号は、
該当する第1の積符号の信号にエラーフラグがあり、か
つ、第2の積符号の信号にエラーフラグが無い場合のみ
積符号ブロック記憶回路22に書き込むように上書き許
可信号を作成する。こうすることにより、第1の積符号
ブロックの信号が訂正不能であり、かつ第2の積符号ブ
ロックの信号が誤りでないか、訂正できる範囲の誤りで
ある場合のみ第2の積符号ブロックの信号を積符号ブロ
ック記憶回路22に上書きするため、誤ったデータを後
から書き込むことがなくなる0 第6図は、本発明の他の実施例による誤り訂正回路のブ
ロック図であり、内符号復号回路21の前にゲート27
を設け、第2の積符号ブロックの信号のうち、使用する
部分のみに対して内符号復号を行うようにしたものであ
る。第1の積符号ブロックの全データはゲート27ヲ通
過して内符号復号回路21で誤り検出、訂正が行われる
。その際の訂正不能を示すエラー7ラグを遅延回路23
で第2積符号ブロックの該当する信号まで遅延させる。
ゲート27は、第2積符号ブロックに対しては、該当す
る第1積符号ブロックの信号が誤り訂正不能である場合
のみ通過させるように制御している。ゲー) 27fi
:通過した第2積符号ブロックの信号は、内符号復号回
路21で誤り検出、訂正を行われ、積符号ブロック記憶
回路22の該当する信号上に上書きされる。このとき、
積符号ブロック記憶回路22に形成される積符号ブロッ
クは、第3図の場合のそれと同一であるため、本回路で
も同等の畝り訂正効果が得られるうえ、内符号復号回路
21が動作している時間を極力短くできるため、消貴電
力を低減させることが出来る。
第7図は、本発明の他の実施例(こよる誤り訂正回路の
ブロック図である。本回路図では、内符号復号回路21
の前にゲート278設けて必要量だけの第2檎符号ブロ
ックの信号のみを内符号復号し、そのうちの正しいもの
だけを上書きするようにしたものである。第1の積符号
ブロックの全データはゲート27を通過して、内符号復
号回路21で誤り検出、訂正が行われる。その際の訂正
不能を示すエラーフラグを遅延回路25で第2槓符号ブ
ロックの該当する信号まで遅延させる。ゲート27は、
第2槓符号ブロックに対しては、該当する第1槓符号ブ
ロックの信号が誤り訂正不能である場合のみ通過させる
ように制御している。ゲート27を通過した第2積符号
ブロックの信号は、内符号復号回路21で誤り検出、訂
正を行い、第2の積符号ブロックで訂正不能な信号にエ
ラーフラグをたてる。
このエラーフラグがない信号のみを積符号ブロック記憶
回路221こ上書きするように、上書き許可信号にエラ
ーフラグを反転して入力し、上書きする。
この回路では、消費電力を低減させ、かつ、第2積符号
ブロックの誤ったデータを排除しつつ積符号ブロックを
作成出来る。
第8図は、本発明の他の実施側番こよる誤り訂正回路の
ブロック図であり、誤りの度合により、第2の積符号ブ
ロックの信号を上書きするか決定するものである。本回
路では、第1の積符号ブロックlこ対して内符号復号回
路21で誤り検出、訂正を行った信号を、積符号ブロッ
ク記憶回路22に記憶し、その復温2の積符号ブロック
に対して内符号復号回路21で誤り検出、訂正を行う。
その際に、第2の積符号ブロックに対しては、信号に含
まれる誤りの量に応じて重み付けしたエラーフラグを出
力させる。例えば、信号中に全く誤りが無い部分には、
エラーフラグは、0を出力し、訂正可能な誤りが1つあ
る場合には、1を出力し、訂正不能な誤りがある場合に
は9を出力する。このエラーフラグの値を、誤り量判定
回路28で判断し、予め定められた値以下であれば、上
書き許可信号を出し、第2の積符号ブロックのデータを
積符号ブロック記憶回路22に上書きする。このような
構成遥こすることにより、訂正可能であっても、誤りの
多い信号を排除することが出来るため、出力の信頼性が
向上する。
第9図は、本発明の他の実施例による誤り訂正1gl路
のブロック図であり、m10J槓符号ブロックのエラー
フラグおよび、上記の第2槓符号ブロックの重み付けエ
ラーフラグ7i−参照して、第1の積符号ブロックが誤
っている箇所に第2の積符号ブロック信号を書き込む方
法である。まず、第1の積符号ブロックに対して内符号
復号回路21で哄り構出、11正した信号8績符号ブロ
ック記憶回路22に記憶すると同時に、訂正出来ないエ
ラーの位置を示すエラ−フラグ8遅延回路231c記憶
しておく。
次に、第2の積符号ブロックに対して、誤り検出。
訂正を行い、第8図の場合と同様に誤りの童Iこ応じて
重み付けをしたエラー7ラグを出力する0そして、第1
の積符号ブロックに訂正できない誤りがあり、かつ、第
2の積符号ブロックの誤りが予め定められた規定値以下
である場合のみ、26より上書き許可1百号を出し、第
2の積符号ブロックの信号を積符号ブロック記憶回路2
2に上書きする。
この様にすることにより、第2の積符号ブロック側に、
誤りが多い場合でも、信頼性の高い出力を得ることが出
来る。
第10図は、本発明の他の実施例による誤り訂正回路の
ブロック図であり、第1の積符号ブロックに訂正不能な
誤りがある場合のみ、第2の積符号ブロックの該当する
信号のみ昏こ内符号を行い、第2の積符号ブロックの誤
り数がある値以下の場合のみ、上書きする方法である。
第1の積符号ブロックは、ゲート27ヲ通して、全デー
タが内符号復号回路21に送られ、とこで誤り検出、訂
正を行い、積符号ブロック記憶回路22に記憶される。
その際、訂正出来ない誤りを示すエラーフラグを遅延回
路25に記憶しておく。この信号を用いて、第1の積符
号ブロックの該当する信号がエラーである場合のみ、第
2の積符号ブロックデータが内符号復号回路21に入力
されるようにゲート27を制御する。
ここを通過した第2の積杆サブロックの信号は、内符号
復号回路21で誤り検出、訂正後、第8図の場合と同様
に重み付けされたエラーフラグを算出する。このエラー
量を誤り判定回路54で判定し、予め定めた値以下であ
れば、積符号ブロック記憶回路22に上書き許可信号を
出して、第2の積符号ブロックの信号を上書きする。こ
の様な構成にすることにより、内符号復号回路21での
消費電力を小さくしながら、第9図の回路と同等な効果
を得ることが出来る。
第11図は、本発明の他の実施例による誤り訂正回路の
ブロック図であり、第1の積符号ブロックにも重み付け
されたエラーフラグを適用したものである。第1の積符
号ブロックは、内符号復号回路21で誤り検出、訂正を
行い、内符号復号回路21に記憶される。その際、第8
図の場合と同様に、重み付けされたエラーフラグを算出
し、遅延回路231こ記憶する。次に、第2の積符号ブ
ロックに内符号復号回路21で誤り検出、訂正を行い、
同様の重み付けされたエラーフラグを算出する。この第
2のエラーフラグと、第1の工2−フラグを比較回路2
9で比較し、第2の積符号の方がエラーが少ないと判断
された場合のみ上書き許可信号を出力してその部分の第
2の積符号ブロックの信号を積符号ブロック記憶回路2
2に上書きする。この様な構成にすることにより、第1
の積符号ブロック。
第2の積符号ブロックより信頼性の高いデータを集めて
新しい積符号ブロックを作成し、それに対して外符号復
号を行うため、信頼性の高いデータを得ることが出来る
。以上の第3図から、第11図で説明した回路では、同
一信号が2回伝送または、記録再生される場合について
説明したが、同一信号を3回以上伝送または、記録4生
される場合についても同様な手法により、さらに、信頼
性の高い出力を得ることが出来る。
〔発明の効果〕
以上の説明にあるように、本発明では、同一積符号82
回以上伝送または、記録再生する場合に、両ブロックに
誤りが多い時でも正しいデータを集めて新しいブロック
を作成することにより誤り訂正を可能にし、従来よりも
優れた誤り訂正装置を従来より小さな回路規模で実現可
能とした。
【図面の簡単な説明】
第1図は、本発明の一実施例の誤り訂正装置の信号処理
の概略図、第2図は、本発明の誤り訂正装置の入力信号
である積符号ブロックの概略図、1g5図から第11図
は、本発明の種々の実施例による誤り訂正装置のブロッ
ク図である。 1・・・第1の積符号ブロック 2・・・第2の積符号ブロック 5・・・外符号復号回路入力の積符号ブロック4・・・
出力の積符号ブロック 5.8.11・・・信号 d、9.12・・・外符号 7.10・・・内符号 A、B・・・第1の積符号ブロックで誤りを含むブロッ
ク A′、B′・・・A、Bに対応する第2の積符号ブロッ
クの信号 男2道 手 続 補 正 書(自発) 事 件 の 表示 補正をする者 11件とのagP

Claims (1)

  1. 【特許請求の範囲】 1、ディジタル情報信号の所定量毎に誤り検出訂正のた
    めに外符号パリテイおよび内符号パリテイを付加して積
    符号ブロックを構成して伝送または記録再生する装置に
    おいて、 同一の積符号ブロックを2以上の複数回ずつ伝送または
    記録し、複数回受信または再生される同一内容の積符号
    ブロックについては、第1の積符号ブロックの内符号復
    号後第2の積符号ブロック以降の内符号を逐次復号し、
    第1の積符号ブロックを構成する各内符号ブロックのう
    ち誤り訂正不能となつた内符号ブロックについてのみ、
    第2の積符号ブロック以降の対応する内符号ブロックに
    逐次置換え、同一内容の複数の積符号ブロックの全内符
    号の復号を終了した後、内符号ブロックの置換えを終了
    した第1の積符号ブロックの外符号の復号を行うように
    なしたことを特徴とする誤り訂正装置。 2、ディジタル情報信号の所定量毎に誤り検出訂正のた
    めに外符号パリテイおよび内符号パリテイを付加して積
    符号ブロックを構成して伝送または記録再生する装置に
    おいて、 同一の積符号ブロックを2以上の複数回ずつ伝送または
    記録し、複数回受信または再生される同一内容の積符号
    ブロックについては、第1の積符号ブロックの内符号復
    号後第2の積符号ブロック以降の内符号を逐次復号し、
    第2の積符号ブロック以降の各内符号ブロックのうち誤
    りが検出されないかまたは誤りが訂正された内符号ブロ
    ックのみにより第1の積符号ブロックの対応する内符号
    ブロックを置換え、同一内容の複数の積符号ブロックの
    全内符号の復号を終了した後、第1の積符号ブロックの
    外符号の復号を行うようになしたことを特徴とする誤り
    訂正装置。 3、ディジタル情報信号の所定量毎に誤り検出訂正のた
    めに外符号パリテイおよび内符号パリティを付加して積
    符号ブロックを構成して伝送または記録再生する装置に
    おいて、 内一の積符号ブロックを2以上の複数回ずつ伝送または
    記録し、複数回受信または再生される内一内容の積符号
    ブロックについては、第1の積符号ブロックの内符号復
    号後第2の積符号ブロック以降の内符号を逐次復号し、
    第1の積符号ブロックを構成する各内符号ブロックのう
    ち誤り訂正不能となつた内符号ブロックについては、第
    2の積符号ブロック以降の対応する内符号ブロックに誤
    りが検出されないかまたは誤りが訂正された場合にこの
    内符号ブロックに置換え、内一内容の複数の積符号ブロ
    ックの全内符号の復号を終了した後、第1の積符号ブロ
    ックの外符号の復号を行うようになしたことを特徴とす
    る誤り訂正装置。 4、ディジタル情報信号の所定量毎に誤り検出訂正のた
    めの外符号パリテイおよび内符号パリテイを付加して積
    符号ブロックを構成して伝送または記録再生する装置に
    おいて、 内一の積符号ブロックを2以上の複数回ずつ伝送または
    記録し、複数回受信または再生される内一内容の積符号
    ブロックについては、第1の積符号ブロックの内符号復
    号後、第1の積符号ブロックを構成する各内符号ブロツ
    クのうち誤り訂正不能となつた内符号ブロックについて
    のみ、第2の積符号ブロック以降の対応する内符号ブロ
    ックの復号を行ないその内符号ブロックに逐次置換え、
    置換え終了後の第1の積符号ブロックに対して外符号の
    復号を行なうようになしたことを特徴とする誤り訂正装
    置。 5、ディジタル情報信号の所定量毎に誤り検出訂正のた
    めの外符号パリテイおよび内符号パリテイを付加して積
    符号ブロックを構成して伝送または記録再生する装置に
    おいて、 内一の積符号ブロックを2以上の複数回ずつ伝送または
    記録し、複数回受信または再生される内一内容の積符号
    ブロックについては、第1の積符号ブロックの内符号復
    号後、第1の積符号ブロックを構成する各内符号ブロッ
    クのうち誤り訂正不能となつた内符号ブロックについて
    のみ、第2の積符号ブロック以降の対応する内符号ブロ
    ックの復号を行ない、その結果誤りが検出されないかま
    たは誤りが訂正された場合にこの内符号ブロックに置換
    え、置換え終了後の第1の積符号ブロックに対して外符
    号の復号を行なうようになしたことを特徴とする誤り訂
    正装置。 6、第2の積符号ブロック以降の内符号ブロックの復号
    に当たつて検出訂正した符号誤りの数に基づいて重み付
    けを行い、第1の積符号ブロックを構成する各内符号ブ
    ロックのうち誤り訂正不能となつた内符号ブロツクに対
    応する、第2の積符号ブロツク以降の内符号ブロツクの
    重みが、あらかじめ定めた所定の重み以下の場合にのみ
    、その内符号ブロツクを置換えるようになした請求項2
    、3または5に記載の誤り訂正装置。 7、各内符号ブロツクの復号に当たつて検出訂正した符
    号誤りの数に基づいて重み付けを行い、第1の積符号ブ
    ロツクを構成する各内符号ブロツクのうち誤りが検出さ
    れないかまたは誤りが訂正され、重み付けが行われた内
    符号ブロツクについて、第2の積符号ブロツク以降の対
    応する内符号ブロツクに誤りが検出されないかまたは誤
    りが訂正されて付けられた重みがより小さい場合には、
    その内符号ブロツクに置換えるようになした請求項1、
    2、3または6に記載の誤り訂正装置。 8、ディジタル情報信号の所定量毎に誤り検出訂正のた
    めの外符号パリテイおよび内符号パリテイを付加して積
    符号ブロツクを構成し、内一の積符号ブロツクを2以上
    の複数回ずつ伝送または記録再生された信号を復号する
    誤り訂正装置において、 内符号復号後の第1の積符号ブロツクを一時記憶する記
    憶手段と、該記憶手段に記憶された各内符号ブロツクに
    訂正不能な誤りが存在するか否かを示す誤り指示手段と
    、該誤り指示手段により駆動され上記記憶手段への信号
    記憶を制御する制御手段とを持ち、第2の積符号ブロッ
    ク以降の各内符号ブロックを遂次復号しつつ、上記誤り
    指示手段が上記記憶手段に記憶された対応する内符号ブ
    ロックに訂正不能な誤りが存在することを示した場合に
    はこの記憶手段に記憶された内符号ブロックを上記第2
    の積符号ブロック以降の逐次復号を終えた対応する内符
    号ブロックに置換えるように上記記憶手段を制御し、内
    一内容の各積符号ブロックの内符号の復号が全て終了し
    た後、上記記憶手段に残された積符号ブロックについて
    外符号の復号を行なうようになしたことを特徴とする誤
    り訂正装置。 9、ディジタル情報信号の所定量毎に誤り検出訂正のた
    めの外符号パリテイおよび内符号パリテイを付加して積
    符号ブロックを構成し、同一の積符号ブロックを2以上
    の複数回ずつ伝送または記録再生された信号を復号する
    誤り訂正装置において、 内符号復号後の第1の積符号ブロックを一時記憶する記
    憶手段と、少くとも第2の積符号ブロック以降の各内符
    号ブロックについてそれぞれ訂正不能な誤りが存在する
    か否かを検知する誤り検知手段と、該誤り検知手段によ
    り駆動され上記記憶手段への信号記憶を制御する制御手
    段を持ち、第2の積符号ブロック以降の各内符号ブロッ
    クを逐次復号しつつ、上記誤り検知手段が逐次復号した
    第2の積符号ブロック以降の各内符号ブロックに訂正不
    能な誤りが存在しないことを示した場合にはこの内符号
    ブロックにより対応する上記記憶手段に記憶された内符
    号ブロックを置換えるように制御し、同一内容の各積符
    号ブロックの内符号の復号が全て終了した後、上記記憶
    手段に残された積符号ブロックについて外符号の復号を
    行なうようになしたことを特徴とする誤り訂正装置。 10、ディジタル情報信号の所定量毎に誤り検出訂正の
    ために外符号パリテイおよび内符号パリテイを付加して
    積符号ブロックを構成し、同一の積符号ブロックを2以
    上の複数回ずつ伝送または記録再生された信号を復号す
    る誤り訂正装置において、 内符号復号後の第1の積符号ブロックを一時記憶する記
    憶手段と、該記憶手段に記憶された各内符号ブロックに
    訂正不能な誤りが存在するか否かを示す誤り指示手段と
    、少くとも第2の積符号ブロック以降の各内符号ブロッ
    クについてそれぞれ訂正不能な誤りが存在するか否かを
    検知する誤り検知手段と、該誤り検知手段と上記誤り指
    示手段とにより駆動され上記記憶手段への信号記憶を制
    御する制御手段を持ち、第2の積符号ブロック以降の各
    内符号ブロックを逐次復号しつつ、上記誤り指示手段が
    上記記憶手段に記憶された対応する内符号ブロックに訂
    正不能な誤りが存在することを示し、かつ上記誤り検知
    手段が逐次復号した第2の積符号ブロツク以降の各内符
    号ブロツクに訂正不能な誤りが存在しないことを示した
    場合にはこの内符号ブロツクにより対応する上記記憶手
    段に記憶された内符号ブロツクを置換えるように制御し
    、内一内容の各積符号ブロツクの内符号の復号が全て終
    了した後、上記記憶手段に残された積符号ブロツクにつ
    いて外符号の復号を行なうようになしたことを特徴とす
    る誤り訂正装置。 11、ディジタル情報信号の所定量毎に誤り検出訂正の
    ために外符号パリテイおよび内符号パリテイを付加して
    積符号ブロツクを構成し、同一の積符号ブロツクを2以
    上の複数回ずつ伝送または記録再生された信号を復号す
    る誤り訂正装置において、 内符号復号後の第1の積符号ブロツクを一時記憶する記
    憶手段と、該記憶手段に記憶された各内符号ブロツクに
    訂正不能な誤りが存在するか否かを示す誤り指示手段と
    、該誤り指示手段の出力を参照しつつ第2の積符号ブロ
    ツク以降の各内符号ブロツクのうち上記誤り指示手段が
    上記記憶手段に記憶された対応する内符号ブロツクに訂
    正不能な誤りが存在することを示した内符号ブロツクの
    みを選択復号する復号手段とを持ち、該復号手段により
    復号された内符号ブロックにより対応する上記記憶手段
    に記憶された内符号ブロックを置換えるようになし、置
    換え終了後上記記憶手段に残された積符号ブロックにつ
    いて外符号の復号を行なうようになしたことを特徴とす
    る誤り訂正装置。 12、ディジタル情報信号の所定量毎に誤り検出訂正の
    ために外符号パリテイおよび内符号パリテイを付加して
    積符号ブロックを構成し、同一の積符号ブロックを2以
    上の複数回ずつ伝送または記録再生された信号を復号す
    る誤り訂正装置において、 内符号復号後の第1の積符号ブロックを一時記憶する記
    憶手段と、該記憶手段に記憶された各内符号ブロックに
    訂正不能な誤りが存在するか否かを示す誤り指示手段と
    、該誤り指示手段の出力を参照しつつ第2の積符号ブロ
    ック以降の各内符号ブロックのうち上記誤り指示手段が
    上記記憶手段に記憶された対応する内符号ブロックに訂
    正不能な誤りが存在することを示した内符号ブロックの
    みを選択復号する復号手段と、該復号手段により選択復
    号された第2の積符号ブロック以降の各内符号ブロック
    にそれぞれ訂正不能な誤りが存在するか否かを検知する
    誤り検知手段と、少くとも該誤り検知手段により駆動さ
    れ上記記憶手段への信号記憶を制御する制御手段とを持
    ち、上記復号手段により選択復号された結果上記誤り検
    知手段により訂正不能な誤りが検知されなかつた各内符
    号ブロックにより、上記記憶手段の対応する内符号ブロ
    ックを置換えるようになし、置換え終了後上記記憶手段
    に残された積符号ブロックについて外符号の復号を行な
    うようになしたことを特徴とする誤り訂正装置。 15、上記第2の積符号ブロック以降の各内符号ブロッ
    クにそれぞれ訂正不能な誤りが存在するか否かを検知す
    る誤り検知手段は、各内符号ブロックにおいて訂正され
    た誤りの数を計数する重み付け手段と、該重み付け手段
    による計数値をあらかじめ定めた所定の値と比較する比
    較手段とを持ち、上記重み付け計数値が所定の値以上の
    場合には対応する内符号ブロックの置換えを行わないよ
    うに制御する請求項9、10または12に記載の誤り訂
    正装置。 14、内符号の復号を行う復号器に各内符号ブロックの
    復号に当つて検出訂正された誤りの数を計数し付加する
    重み付け手段と、該重み付け手段により付加された複数
    の積符号ブロックの対応する内符号ブロックの計数値同
    士を比較する比較手段とを持ち、第1の積符号ブロック
    を構成する各内符号ブロックの重み付け計数値に対して
    第2の積符号ブロック以降の対応する内符号ブロックに
    付加された重み付け計数値が小さい場合にその内符号ブ
    ロックに置換えるように前記制御手段を動作させる請求
    項8、9、10または13に記載の誤り訂正装置。
JP1177926A 1989-07-12 1989-07-12 誤り訂正装置 Expired - Fee Related JP2664251B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1177926A JP2664251B2 (ja) 1989-07-12 1989-07-12 誤り訂正装置
US07/551,009 US5247523A (en) 1989-07-12 1990-07-11 Code error correction apparatus
US08/008,292 US5757824A (en) 1989-07-12 1993-01-25 Code error correction apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1177926A JP2664251B2 (ja) 1989-07-12 1989-07-12 誤り訂正装置

Publications (2)

Publication Number Publication Date
JPH0344128A true JPH0344128A (ja) 1991-02-26
JP2664251B2 JP2664251B2 (ja) 1997-10-15

Family

ID=16039483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1177926A Expired - Fee Related JP2664251B2 (ja) 1989-07-12 1989-07-12 誤り訂正装置

Country Status (1)

Country Link
JP (1) JP2664251B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311439A (ja) * 2005-05-02 2006-11-09 Hitachi Omron Terminal Solutions Corp データ伝送システム
US7475327B2 (en) 2004-11-22 2009-01-06 Funai Electric Co., Ltd. Optical disc recording and reproducing apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990404A (ja) * 1972-12-28 1974-08-29
JPS63211923A (ja) * 1987-02-27 1988-09-05 Sony Corp 誤り訂正復号装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990404A (ja) * 1972-12-28 1974-08-29
JPS63211923A (ja) * 1987-02-27 1988-09-05 Sony Corp 誤り訂正復号装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475327B2 (en) 2004-11-22 2009-01-06 Funai Electric Co., Ltd. Optical disc recording and reproducing apparatus
JP2006311439A (ja) * 2005-05-02 2006-11-09 Hitachi Omron Terminal Solutions Corp データ伝送システム

Also Published As

Publication number Publication date
JP2664251B2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
US5247523A (en) Code error correction apparatus
US4497058A (en) Method of error correction
JPS6276825A (ja) 符号誤り訂正方法
US5920579A (en) Digital signal reproduction apparatus
JPS62177768A (ja) エラ−訂正装置
JP2563389B2 (ja) 誤り検出訂正方法
JPS61281722A (ja) デジタル情報ワ−ドのブロツク伝送方法
JPS628056B2 (ja)
JPH0344128A (ja) 誤り訂正装置
JPH05284044A (ja) ランダムエラーおよびバーストエラー訂正が行われる伝送装置、受信機、デコーダおよびビデオホーン
JP3813337B2 (ja) 消失誤り訂正方法とその装置
JPH07109697B2 (ja) エラー訂正符号化装置
KR100196927B1 (ko) 디지털 영상신호 기록/재생장치의 오류정정방법
JPH0628343B2 (ja) 積符号の復号方法
KR0133505B1 (ko) 디지탈 브이씨알의 오류정정 부호화 방법
JP2605269B2 (ja) エラー訂正方法
JP3277062B2 (ja) 誤り訂正符号の復号装置
JP2684031B2 (ja) データの復号化方法
JPS59167145A (ja) 誤り訂正方式
JP2536861B2 (ja) 多段復号化方法
JP2612029B2 (ja) 誤り訂正制御方式
JPS58218255A (ja) 符号誤り検出訂正方式
JP2586392B2 (ja) 符号誤り訂正方式
JP3528766B2 (ja) データ記録再生装置及びデータ記録再生方法
JPS62159519A (ja) 誤り訂正方法及びその装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees