JPH0344352B2 - - Google Patents
Info
- Publication number
- JPH0344352B2 JPH0344352B2 JP60066807A JP6680785A JPH0344352B2 JP H0344352 B2 JPH0344352 B2 JP H0344352B2 JP 60066807 A JP60066807 A JP 60066807A JP 6680785 A JP6680785 A JP 6680785A JP H0344352 B2 JPH0344352 B2 JP H0344352B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- circuit
- output
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000003786 synthesis reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplitude Modulation (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は電圧合成回路に関する。
［発明の技術的背景］
第３図は、一般的な演算増幅器を用いた電圧合
成回路であり、出力端し１４，１５には、入力電
圧Vrを中心として、他の入力電圧Vdに比例した
電位差を持つ出力電圧V1、V2を得ることができ
る。
成回路であり、出力端し１４，１５には、入力電
圧Vrを中心として、他の入力電圧Vdに比例した
電位差を持つ出力電圧V1、V2を得ることができ
る。
１，２は演算増幅器であり、演算増幅器１は、
抵抗３，４，５，６と組み合わされて第１の差動
増幅器、演算増幅器２は、抵抗７，８，９，１０
と組み合わされて、第２の差動増幅器を構成して
いる。今、抵抗３〜１０の値がすべてＲと仮定
し、端子１３の電圧をVr、端子１１，１２の電
圧をVdとすると、 V1＝Vr＋Vd V2＝Vr−Vd となり、入力電圧Vrを中心として入力端子１１，
１２間の差として入力される他の入力電圧Vrに
比例した電位差を持つ２つの出力電圧V1、V2を
出力端子１４，１５に得ることができる。
抵抗３，４，５，６と組み合わされて第１の差動
増幅器、演算増幅器２は、抵抗７，８，９，１０
と組み合わされて、第２の差動増幅器を構成して
いる。今、抵抗３〜１０の値がすべてＲと仮定
し、端子１３の電圧をVr、端子１１，１２の電
圧をVdとすると、 V1＝Vr＋Vd V2＝Vr−Vd となり、入力電圧Vrを中心として入力端子１１，
１２間の差として入力される他の入力電圧Vrに
比例した電位差を持つ２つの出力電圧V1、V2を
出力端子１４，１５に得ることができる。
しかし、実際の回路では、抵抗３〜１０をまつ
たく等しくすることは不可能で、抵抗値は設定値
に対してある程度の誤差を生じる。今、抵抗３，
５，６，７，９，１０がすべてＲであり、抵抗
４，８がそれよりｒ大きいと仮定する。さらに入
力端子１１，１２の直流レベルとして、その中点
電圧をとり、これをVcとすると、出力端子１４
の電圧V1及び出力端子１５の電圧V2は、 それぞれ V1＝Vr＋｛１−3r／４（Ｒ＋ｒ）｝ Vd−ｒ／２（Ｒ＋ｒ）（Vc−Vr） ……(1) V2＝Vr＋｛１−3r／４（Ｒ＋ｒ）｝ Vd−ｒ／２（Ｒ＋ｒ）（Vc−Vr） ……(2) となる。
たく等しくすることは不可能で、抵抗値は設定値
に対してある程度の誤差を生じる。今、抵抗３，
５，６，７，９，１０がすべてＲであり、抵抗
４，８がそれよりｒ大きいと仮定する。さらに入
力端子１１，１２の直流レベルとして、その中点
電圧をとり、これをVcとすると、出力端子１４
の電圧V1及び出力端子１５の電圧V2は、 それぞれ V1＝Vr＋｛１−3r／４（Ｒ＋ｒ）｝ Vd−ｒ／２（Ｒ＋ｒ）（Vc−Vr） ……(1) V2＝Vr＋｛１−3r／４（Ｒ＋ｒ）｝ Vd−ｒ／２（Ｒ＋ｒ）（Vc−Vr） ……(2) となる。
(1)、(2)式から明らかなように、抵抗の値が設定
値と異なると、入力端子１１，１２の直流レベル
の影響をV1、V2が受けることになる。特に入力
端子１１，１２間に加わる電圧Vdが入力端子１
１，１２に加える直流レベルVcや入力端子１３
に加える電圧Vrに比べて小さい場合、VcとVrが
大きくなると、出力端子１４，１５の電圧の設定
値に対する誤差は、Vdの大きさに比較して大き
くなる。例えば、入力端子１３に加える電圧Vr
＝8V、入力端子１１，１２間に加える直流レベ
ルVc＝3V、入力端子１１，１２間に加える電圧
Vd＝0.01Vとすると、抵抗値３〜１０がまつたく
等しい場合、つまり(1)(2)式でｒ＝０の場合には V1＝8.01V V2＝7.99V と設定した通りの電圧になる。しかし、抵抗４，
８が他の抵抗の値より１％大きい場合、つまり(1)
(2)式でｒ＝Ｒ／100の場合には V1＝8.035V V2＝8.015V となり、設定値に対する誤差は、0.025Vとなる、
入力電圧Vd（＝0.01V）に比較してかなり大きな
値となる。
値と異なると、入力端子１１，１２の直流レベル
の影響をV1、V2が受けることになる。特に入力
端子１１，１２間に加わる電圧Vdが入力端子１
１，１２に加える直流レベルVcや入力端子１３
に加える電圧Vrに比べて小さい場合、VcとVrが
大きくなると、出力端子１４，１５の電圧の設定
値に対する誤差は、Vdの大きさに比較して大き
くなる。例えば、入力端子１３に加える電圧Vr
＝8V、入力端子１１，１２間に加える直流レベ
ルVc＝3V、入力端子１１，１２間に加える電圧
Vd＝0.01Vとすると、抵抗値３〜１０がまつたく
等しい場合、つまり(1)(2)式でｒ＝０の場合には V1＝8.01V V2＝7.99V と設定した通りの電圧になる。しかし、抵抗４，
８が他の抵抗の値より１％大きい場合、つまり(1)
(2)式でｒ＝Ｒ／100の場合には V1＝8.035V V2＝8.015V となり、設定値に対する誤差は、0.025Vとなる、
入力電圧Vd（＝0.01V）に比較してかなり大きな
値となる。
そこで、上記の誤差を小さくするためには、入
力端子１１，１２の直流レベルを入力端子１３の
電圧とほぼ同じにする必要がある。しかし、この
回路は、入力端子１１，１２の直流レベルを自由
に選べないのに対し、入力端子１３の電圧を広い
範囲で動かす場合それに応じて入力端子１１，１
２の直流レベルを変化させる必要が生じるという
相反する問題がある。
力端子１１，１２の直流レベルを入力端子１３の
電圧とほぼ同じにする必要がある。しかし、この
回路は、入力端子１１，１２の直流レベルを自由
に選べないのに対し、入力端子１３の電圧を広い
範囲で動かす場合それに応じて入力端子１１，１
２の直流レベルを変化させる必要が生じるという
相反する問題がある。
［発明の目的］
この発明は上記の事情に鑑みてなされたもので
あり、１つの入力電圧と、２つの入力端子に加え
る電圧の差として入力される他の入力電圧とを合
成する場合に、出力される合成電圧が差動入力を
加える２つの入力端子の直流レベルに依存せず、
設定値に対する誤差の小さい電圧合成回路を提供
することを目的とする。
あり、１つの入力電圧と、２つの入力端子に加え
る電圧の差として入力される他の入力電圧とを合
成する場合に、出力される合成電圧が差動入力を
加える２つの入力端子の直流レベルに依存せず、
設定値に対する誤差の小さい電圧合成回路を提供
することを目的とする。
［発明の概要］
この発明では、上記の目的を達成するために、
例えば第１図に示すように、第１の入力電圧
（Vd）を、トランジスタ２８，２９等で構成する
差動増幅器形の電圧電流接続回路に入力し、差動
入力端子の直流レベルの影響を除去し、かつ電流
出力を再度電圧電圧変換して入力電圧（Vr）を
合成するときの誤差分は演算増幅器１に対して抵
抗２４，２５の中間電圧をフイードバツクしてや
ることで除去して、入力電圧Vrを正確に合成し
得るようにしたものである。
例えば第１図に示すように、第１の入力電圧
（Vd）を、トランジスタ２８，２９等で構成する
差動増幅器形の電圧電流接続回路に入力し、差動
入力端子の直流レベルの影響を除去し、かつ電流
出力を再度電圧電圧変換して入力電圧（Vr）を
合成するときの誤差分は演算増幅器１に対して抵
抗２４，２５の中間電圧をフイードバツクしてや
ることで除去して、入力電圧Vrを正確に合成し
得るようにしたものである。
［発明の実施例］
以下、この発明の実施例を図面を参照して説明
する。
する。
第１図はこの発明の一実施例であり、入力端子
１１，１２間には、電圧Vdが、入力端子１３に
は第１の入力電圧Vrが供給される。
１１，１２間には、電圧Vdが、入力端子１３に
は第１の入力電圧Vrが供給される。
入力端子１３は、演算増幅器１の正入力端子に
接続され、入力端子１１，１２は、それぞれトラ
ンジスタ２８，２９のベースに接続されている。
接続され、入力端子１１，１２は、それぞれトラ
ンジスタ２８，２９のベースに接続されている。
トランジスタ２８，２９は、差動増幅器を構成
しており、各々のエミツタは、抵抗２６，２７を
介したのち、電流源３０を介して接地されてい
る。また、トランジスタ２８，２９のコレクタ
は、出力部２８１，２９１に接続され、出力部２
８１，２９１間には抵抗２４，２５の直列回路が
接続され、抵抗２４，２５の接続点３１には演算
増幅器１の負入力端子が接続される。出力部２８
１，２９１は、それぞれ抵抗２２，２３をそれぞ
れ介して共通接続点２２３に接続され、共通接続
点２２３は演算増幅器１の出力端子１０１に接続
される。出力端子１４，１５は出力部２８１，２
９１から導出されている。
しており、各々のエミツタは、抵抗２６，２７を
介したのち、電流源３０を介して接地されてい
る。また、トランジスタ２８，２９のコレクタ
は、出力部２８１，２９１に接続され、出力部２
８１，２９１間には抵抗２４，２５の直列回路が
接続され、抵抗２４，２５の接続点３１には演算
増幅器１の負入力端子が接続される。出力部２８
１，２９１は、それぞれ抵抗２２，２３をそれぞ
れ介して共通接続点２２３に接続され、共通接続
点２２３は演算増幅器１の出力端子１０１に接続
される。出力端子１４，１５は出力部２８１，２
９１から導出されている。
トランジスタ２８，２９、抵抗２６，２７によ
る差動増幅部は、電圧電流接続回路として機能
し、入力端子１１，１２間に加えられる差動入力
成分のみを出力部２８１，２９１へ伝える。また
演算増幅器１は、ボルテージフオロアとして作動
し、抵抗２４と２５の接続点３１を入力端子１３
と同じ電圧とするように働く。抵抗２２，２３は
トランジスタ２８，２９に関連して差動のそれぞ
れ電流電圧変換回路として機能する。
る差動増幅部は、電圧電流接続回路として機能
し、入力端子１１，１２間に加えられる差動入力
成分のみを出力部２８１，２９１へ伝える。また
演算増幅器１は、ボルテージフオロアとして作動
し、抵抗２４と２５の接続点３１を入力端子１３
と同じ電圧とするように働く。抵抗２２，２３は
トランジスタ２８，２９に関連して差動のそれぞ
れ電流電圧変換回路として機能する。
今、演算増幅器１が理想的なものであるとし、
抵抗２２，２３，２４，２５がＲに等しく、抵抗
２６，２７がＲ／４に等しいとする。そして入力
端子１３に電圧Vrを加え、入力端子１１，１２
間に電圧Vdを加えると、出力端子１４及び１５
の各電圧V1、V2は、 V1＝Vr＋Vd V2＝Vr−Vd となる。この実施例において、使用している抵抗
の値が設定値からずれた場合を次に説明する。
抵抗２２，２３，２４，２５がＲに等しく、抵抗
２６，２７がＲ／４に等しいとする。そして入力
端子１３に電圧Vrを加え、入力端子１１，１２
間に電圧Vdを加えると、出力端子１４及び１５
の各電圧V1、V2は、 V1＝Vr＋Vd V2＝Vr−Vd となる。この実施例において、使用している抵抗
の値が設定値からずれた場合を次に説明する。
今、抵抗２３の抵抗値のみ設定値よりｒだけ大
きくなつたとする。即ち、抵抗２２，２４，２５
はＲに等しく、抵抗２６，２７はＲ／４に等し
く、抵抗２３がＲ＋ｒになつたとする。さらに電
流源３０の電流をIEとする。この時の出力電圧
V1、V2は、 V1＝Vr＋（１＋ｒ／4R＋ｒ） Vd−RIE／２（4R＋ｒ）ｒ ……(3) V2＝Vr−（１＋ｒ／4R＋ｒ） Vd−RIE／２（4R＋ｒ）ｒ ……(4) となる。この(3)、(4)式からわかるように、出力電
圧V1、V2は、入力端子１１，１２の直流レベル
に対しては以前無関係である。
きくなつたとする。即ち、抵抗２２，２４，２５
はＲに等しく、抵抗２６，２７はＲ／４に等し
く、抵抗２３がＲ＋ｒになつたとする。さらに電
流源３０の電流をIEとする。この時の出力電圧
V1、V2は、 V1＝Vr＋（１＋ｒ／4R＋ｒ） Vd−RIE／２（4R＋ｒ）ｒ ……(3) V2＝Vr−（１＋ｒ／4R＋ｒ） Vd−RIE／２（4R＋ｒ）ｒ ……(4) となる。この(3)、(4)式からわかるように、出力電
圧V1、V2は、入力端子１１，１２の直流レベル
に対しては以前無関係である。
例えば、入力端子１３に加える直流レベルVr
＝8V、入力端し１１，１２に加える直流レベル
Vc＝3V、入力端子１１，１２間に加える電圧
Vd＝0.01Vとし、抵抗２２，２３，２４，２５が
Ｒ、抵抗２６，２７がＲ／４である場合、つまり
(3)、(4)式のｒ＝０の場合は、 V1＝8.01V V2＝7.99V となる。つまり設定値通りの電圧となる。
＝8V、入力端し１１，１２に加える直流レベル
Vc＝3V、入力端子１１，１２間に加える電圧
Vd＝0.01Vとし、抵抗２２，２３，２４，２５が
Ｒ、抵抗２６，２７がＲ／４である場合、つまり
(3)、(4)式のｒ＝０の場合は、 V1＝8.01V V2＝7.99V となる。つまり設定値通りの電圧となる。
ここで抵抗２３のみが設定値からずれており、
１％大きいとすると、つまり(3)(4)式でｒ＝Ｒ／
100とすると、RIE＝0.01Vに設定されていれば、 V1＝8.01000V V2＝7.98995V となる。つまり誤差は、入力電圧Vd＝0.01Vに比
べても十分小さい値となる。
１％大きいとすると、つまり(3)(4)式でｒ＝Ｒ／
100とすると、RIE＝0.01Vに設定されていれば、 V1＝8.01000V V2＝7.98995V となる。つまり誤差は、入力電圧Vd＝0.01Vに比
べても十分小さい値となる。
上記のようにこの発明によると、電圧電流変換
回路に差動入力を与え、この回路の電源側に入力
電圧を供給する。この場合、入力電圧を演算増幅
器１を通して供給し、しかも演算増幅器１が正確
に入力電圧を供給できるようにフイードバツク回
路を設けている。
回路に差動入力を与え、この回路の電源側に入力
電圧を供給する。この場合、入力電圧を演算増幅
器１を通して供給し、しかも演算増幅器１が正確
に入力電圧を供給できるようにフイードバツク回
路を設けている。
第２図はこの発明の他の実施例を示している。
第１図と同一部には、同じ符号を付して説明す
る。
第１図と同一部には、同じ符号を付して説明す
る。
この実施例では、トランジスタ４１，４２、抵
抗４３，４４、電流源４５で構成される電圧電流
変換回路と出力部４９１，４７１との間にカレン
トミラー回路CM１，CM２を接続し、このカレ
ントミラー回路に入力電圧（Vr）を演算増幅器
１を介して供給するようにしている。
抗４３，４４、電流源４５で構成される電圧電流
変換回路と出力部４９１，４７１との間にカレン
トミラー回路CM１，CM２を接続し、このカレ
ントミラー回路に入力電圧（Vr）を演算増幅器
１を介して供給するようにしている。
即ち、トランジスタ４１，４２のコレクタは、
それぞれカレントミラー回路のそれぞれ一部を構
成するトランジスタ４６，４８のコレクタに接続
されている。トランジスタ４６は、トランジスタ
４７とともにカレントミラー回路CM１を形成
し、各々のエミツタは、それぞれ抵抗５０，５１
を介して接地される。またトランジスタ４８は、
トランジスタ４９とともにカレントミラー回路
CM２を形成し、各々のエミツタは、抵抗５２，
５３を介して接地されている。そして、前記トラ
ンジスタ４９，４７のコレクタに接続された出力
部４９１，４７１にそれぞれ抵抗２２，２３から
の電圧が供給される。
それぞれカレントミラー回路のそれぞれ一部を構
成するトランジスタ４６，４８のコレクタに接続
されている。トランジスタ４６は、トランジスタ
４７とともにカレントミラー回路CM１を形成
し、各々のエミツタは、それぞれ抵抗５０，５１
を介して接地される。またトランジスタ４８は、
トランジスタ４９とともにカレントミラー回路
CM２を形成し、各々のエミツタは、抵抗５２，
５３を介して接地されている。そして、前記トラ
ンジスタ４９，４７のコレクタに接続された出力
部４９１，４７１にそれぞれ抵抗２２，２３から
の電圧が供給される。
この実施例の場合も、先の実施例と同様に出力
端子１４，１５の電圧は使用している抵抗の値が
設定値からずれても入力端子１１，１２の直流レ
ベルには無関係である。そして、この場合の出力
端子の電圧の設定値に対する誤差も、入力端子１
１，１２間に加える差動入力電圧の大きさに比較
して十分小さい。
端子１４，１５の電圧は使用している抵抗の値が
設定値からずれても入力端子１１，１２の直流レ
ベルには無関係である。そして、この場合の出力
端子の電圧の設定値に対する誤差も、入力端子１
１，１２間に加える差動入力電圧の大きさに比較
して十分小さい。
［発明の効果］
以上説明したように、この発明によると１つの
入力電圧と、２つの入力端子間に加えられる差動
入力電圧とを合成する場合に、出力される合成電
圧が差動入力を加える２つの入力端子の直流レベ
ルに依存せず、設定値に対する誤差の少ない出力
を得る電圧合成回路を提供できる。
入力電圧と、２つの入力端子間に加えられる差動
入力電圧とを合成する場合に、出力される合成電
圧が差動入力を加える２つの入力端子の直流レベ
ルに依存せず、設定値に対する誤差の少ない出力
を得る電圧合成回路を提供できる。
第１図はこの発明の一実施例を示す回路図、第
２図はこの発明の他の実施例を示す回路図、第３
図は従来の電圧合成回路を示す図である。 １……演算増幅器、２２〜２７，４１〜４４，
５０〜５３……抵抗、２８，２９，４１，４２…
…トランジスタ。
２図はこの発明の他の実施例を示す回路図、第３
図は従来の電圧合成回路を示す図である。 １……演算増幅器、２２〜２７，４１〜４４，
５０〜５３……抵抗、２８，２９，４１，４２…
…トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 差動入力端子間の電圧を入力電圧とし、第
１、第２の出力部に差動電流出力を得る電圧電流
変換回路と、 この電圧電流変換回路の第１、第２の出力部に
接続され、共通電位設定入力端を持ち、同相出力
電圧成分が前記共通電位設定入力端の電圧に応じ
て変化する差動の電流電圧変換手段と、 この電圧電流変換手段の共通電位設定入力端に
出力が接続され、一方の入力端に入力電圧が供給
される差動増幅回路と、 この差動増幅回路の他方の入力端に前記電流電
圧変換手段の差動出力端から、それぞれ抵抗を介
して接続した帰還回路とからなる電圧合成回路。 ２ 上記電圧電流変換回路の第１、第２の出力部
は、それぞれカレントミラー回路を含むことを特
徴とする特許請求の範囲第１項記載の電圧合成回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066807A JPS61226882A (ja) | 1985-03-30 | 1985-03-30 | 電圧合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066807A JPS61226882A (ja) | 1985-03-30 | 1985-03-30 | 電圧合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61226882A JPS61226882A (ja) | 1986-10-08 |
| JPH0344352B2 true JPH0344352B2 (ja) | 1991-07-05 |
Family
ID=13326500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066807A Granted JPS61226882A (ja) | 1985-03-30 | 1985-03-30 | 電圧合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226882A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6512826B2 (ja) * | 2015-01-05 | 2019-05-15 | 横河電機株式会社 | 差動増幅装置 |
| JP2017200173A (ja) | 2016-04-22 | 2017-11-02 | パナソニックＩｐマネジメント株式会社 | 差動増幅回路及びレーダー装置 |
-
1985
- 1985-03-30 JP JP60066807A patent/JPS61226882A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61226882A (ja) | 1986-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038048B2 (ja) | 誤差増幅回路 | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US6937099B2 (en) | Op-amp configurable in a non-inverting mode with a closed loop gain greater than one with output voltage correction for a time varying voltage reference of the op-amp, and a method for correcting the output voltage of such an op-amp for a time varying voltage reference | |
| JPH0344352B2 (ja) | ||
| US6549156B1 (en) | Method of forming a semiconductor device and structure therefor | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPH0326435B2 (ja) | ||
| JPH0347525B2 (ja) | ||
| JP2793194B2 (ja) | 定電流回路 | |
| JPH0349463Y2 (ja) | ||
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPS6155805B2 (ja) | ||
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPS61269507A (ja) | 可変利得増幅器 | |
| JP3396524B2 (ja) | 電圧電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |