JPH0347525B2 - - Google Patents
Info
- Publication number
- JPH0347525B2 JPH0347525B2 JP59006611A JP661184A JPH0347525B2 JP H0347525 B2 JPH0347525 B2 JP H0347525B2 JP 59006611 A JP59006611 A JP 59006611A JP 661184 A JP661184 A JP 661184A JP H0347525 B2 JPH0347525 B2 JP H0347525B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- reference voltage
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、直流電圧発生回路に関し、特に符号
器復号器（以下CODECと略称する）等の基準電
圧として用いられ、標準値に対する誤差が小さい
直流電圧を発生する回路に関する。
器復号器（以下CODECと略称する）等の基準電
圧として用いられ、標準値に対する誤差が小さい
直流電圧を発生する回路に関する。
（従来技術）
CODECは入力音声信号をPCM信号に変換し、
逆に入力PCM信号を音声信号に変換する装置で
あり、モノリシリツク集積回路として製造されて
いる。
逆に入力PCM信号を音声信号に変換する装置で
あり、モノリシリツク集積回路として製造されて
いる。
従来、集積回路化したCODECにおいては基準
電圧発生回路を内蔵せず、外部端子より基準電圧
を供給する第１図にブロツク図で示す構成のもの
があつた。本図のCODECでは、アナグロ信号は
折り返し歪を防ぐため帯域制限された後、アナロ
グ入力端子１に印加され符号器５によりPCM信
号に変換されてデジタル出力端子２から出力され
る。デジタル入力端子４から入力されるPCM信
号は復号器６により8kHzのPAM（Pulse
Amplitude Modulation）波としてアナログ出力
端子３から出力される。符号器５および復号器６
に使用する基準電圧は端子９から供給される。端
子９から印加される基準電圧は低インピーダンス
駆動することが容易なため、符号器５および復号
器６に共通に用いてもクロストーク特性が劣化す
ることは通常ないと考えられる。
電圧発生回路を内蔵せず、外部端子より基準電圧
を供給する第１図にブロツク図で示す構成のもの
があつた。本図のCODECでは、アナグロ信号は
折り返し歪を防ぐため帯域制限された後、アナロ
グ入力端子１に印加され符号器５によりPCM信
号に変換されてデジタル出力端子２から出力され
る。デジタル入力端子４から入力されるPCM信
号は復号器６により8kHzのPAM（Pulse
Amplitude Modulation）波としてアナログ出力
端子３から出力される。符号器５および復号器６
に使用する基準電圧は端子９から供給される。端
子９から印加される基準電圧は低インピーダンス
駆動することが容易なため、符号器５および復号
器６に共通に用いてもクロストーク特性が劣化す
ることは通常ないと考えられる。
この第１図の方式のCODECでは、基準電圧を
端子９から供給するから、基準電圧入力用の専用
端子が必要であり、基準電圧発生回路として外付
部品が必要になる。そこで、所要の部品数を削減
するために基準電圧発生回路をCODECと同一チ
ツプ上に搭載した集積回路もある。一方、近年
CODECに求められるアナログ−デイジタル相互
の変換精度は増々高くなつてきているから、基準
電圧に高い精度が要求される。また、符号器と復
号器とが互いに異なる大きさの基準電圧で作動す
るCODECが出現した。このように、電圧値が２
つで、しかも高精度な基準電圧を提供するには、
従来の方式に従つて単に２つの基準電圧発生回路
を用いたのでは回路規模が大きいから、集積化す
るのに所要のチツプ面積が大きくなる。従つて、
CODECと２つの基準電圧発生回路とを一つのチ
ツプに搭載してモノリシツク集積回路にするのは
容易でない。もし、このモノリシツク集積回路を
実現したとしても、高価になる。
端子９から供給するから、基準電圧入力用の専用
端子が必要であり、基準電圧発生回路として外付
部品が必要になる。そこで、所要の部品数を削減
するために基準電圧発生回路をCODECと同一チ
ツプ上に搭載した集積回路もある。一方、近年
CODECに求められるアナログ−デイジタル相互
の変換精度は増々高くなつてきているから、基準
電圧に高い精度が要求される。また、符号器と復
号器とが互いに異なる大きさの基準電圧で作動す
るCODECが出現した。このように、電圧値が２
つで、しかも高精度な基準電圧を提供するには、
従来の方式に従つて単に２つの基準電圧発生回路
を用いたのでは回路規模が大きいから、集積化す
るのに所要のチツプ面積が大きくなる。従つて、
CODECと２つの基準電圧発生回路とを一つのチ
ツプに搭載してモノリシツク集積回路にするのは
容易でない。もし、このモノリシツク集積回路を
実現したとしても、高価になる。
（発明の目的）
本発明の目的は、大きさが互いに異なり精度の
高い２つの直流電圧を発生し、しかも回路規模が
小さくて足りる直流電圧発生回路の提供にある。
高い２つの直流電圧を発生し、しかも回路規模が
小さくて足りる直流電圧発生回路の提供にある。
（発明の構成）
本発明による直流電圧発生回路は、安定な直流
電圧である第１および第２の基準電圧を出力する
直流電圧発生回路において、安定な第１の直流電
圧を出力する電源回路と、前記第１の直流電圧を
分圧または増幅後に分圧することにより調整し前
記第１の基準電圧と前記第１の基準電圧に等しい
かまたは比例する第２の直流電圧とを出力する第
１の電圧調整回路と、前記第２の直流電圧を分圧
または増幅後に分圧することにより調整し前記第
２の基準電圧を出力する第２の電圧調整回路とを
備え、前記第１、第２の基準電圧および前記第２
の直流電圧はそれぞれの所定標準電圧に対する誤
差が前記第１の直流電圧の所定標準電圧に対する
誤差より小さい構成である。
電圧である第１および第２の基準電圧を出力する
直流電圧発生回路において、安定な第１の直流電
圧を出力する電源回路と、前記第１の直流電圧を
分圧または増幅後に分圧することにより調整し前
記第１の基準電圧と前記第１の基準電圧に等しい
かまたは比例する第２の直流電圧とを出力する第
１の電圧調整回路と、前記第２の直流電圧を分圧
または増幅後に分圧することにより調整し前記第
２の基準電圧を出力する第２の電圧調整回路とを
備え、前記第１、第２の基準電圧および前記第２
の直流電圧はそれぞれの所定標準電圧に対する誤
差が前記第１の直流電圧の所定標準電圧に対する
誤差より小さい構成である。
（実施例）
次に実施例を挙げ本発明を詳細に説明する。
第２図は本発明の第１の実施例である基準電圧
発生回路のブロツク図である。第２図において、
安定化電源２１（前述の「発明の構成」の項にお
ける電源回路に相当）は、この実施例に外部から
供給される直流電力の電圧変動及び温度の変動に
対して安定な安定化電圧２７を第１調整回路２２
に供給する。第１調整回路２２は、端子２３に第
１基準電圧２８を、第２調整回路２５に直流電圧
２９をそれぞれ出力する。第２調整回路２５は第
２基準電圧３０を端子２６に出力する。
発生回路のブロツク図である。第２図において、
安定化電源２１（前述の「発明の構成」の項にお
ける電源回路に相当）は、この実施例に外部から
供給される直流電力の電圧変動及び温度の変動に
対して安定な安定化電圧２７を第１調整回路２２
に供給する。第１調整回路２２は、端子２３に第
１基準電圧２８を、第２調整回路２５に直流電圧
２９をそれぞれ出力する。第２調整回路２５は第
２基準電圧３０を端子２６に出力する。
この実施例は互いに異なる大きさの２つの基準
電圧２８，３０を発生するが、安定化電源は１つ
だけ備えている。従来の方式だとこのような２つ
の基準電圧を得るには、２つの安定化電源と、２
つの調整回路とを必要とした。そこで、本実施例
では、まず１つの安定化電源分だけ回路規模が小
さくて足り、その分だけ消費電力も少ない。次
に、本実施例では第１調整回路２２と第２調整回
路２５とが縦続に接続してあるから、２つの調整
回路が互いに独立している従来方式に比べて、第
２調整回路の規模が小さくなる。その理由を次に
詳しく述べる。
電圧２８，３０を発生するが、安定化電源は１つ
だけ備えている。従来の方式だとこのような２つ
の基準電圧を得るには、２つの安定化電源と、２
つの調整回路とを必要とした。そこで、本実施例
では、まず１つの安定化電源分だけ回路規模が小
さくて足り、その分だけ消費電力も少ない。次
に、本実施例では第１調整回路２２と第２調整回
路２５とが縦続に接続してあるから、２つの調整
回路が互いに独立している従来方式に比べて、第
２調整回路の規模が小さくなる。その理由を次に
詳しく述べる。
いま、第１基準電圧２８が2.5V±10ｍＶ、第
２基準電圧３０が2.0V±10ｍＶである基準電圧
発生回路について考える。使用する安定化電源と
して例えば安定化電圧が1.2V±0.3Vのバンドギ
ヤツプ形を考える。調整回路の規模は、出力の基
準電圧が取り得る値の数、すなわち何ビツトの調
整ができるかで決り、ビツト数をＢとすると下式
より評価することが可能である。
２基準電圧３０が2.0V±10ｍＶである基準電圧
発生回路について考える。使用する安定化電源と
して例えば安定化電圧が1.2V±0.3Vのバンドギ
ヤツプ形を考える。調整回路の規模は、出力の基
準電圧が取り得る値の数、すなわち何ビツトの調
整ができるかで決り、ビツト数をＢとすると下式
より評価することが可能である。
（基準電圧の許容誤差）・2B-1
＝（安定化電圧変動幅）
・（基準電圧標準値）／安定化電圧標準値）…
(1) まず、第１調整回路と第２調整回路とが独立し
ている従来方式について、所要ビツト数を求め
る。第１基準電圧の調整回路に関し式(1)に数値を
代入すると、 20（ｍＶ）・2B-1＝0.6(V)・2.5(V)／1.2(V) …(2) ∴Ｂ≒７ …(3) であり、７ビツトの調整が必要となる。
(1) まず、第１調整回路と第２調整回路とが独立し
ている従来方式について、所要ビツト数を求め
る。第１基準電圧の調整回路に関し式(1)に数値を
代入すると、 20（ｍＶ）・2B-1＝0.6(V)・2.5(V)／1.2(V) …(2) ∴Ｂ≒７ …(3) であり、７ビツトの調整が必要となる。
第２基準電圧の調整回路に関し式(1)を用いてビ
ツト数を求めると 20（ｍｖ）・2B-1＝0.6(V)・2.0(V)／1.2(V) …(4) ∴Ｂ≒７ …(5) となり、やはり７ビツトの調整が必要となる。
ツト数を求めると 20（ｍｖ）・2B-1＝0.6(V)・2.0(V)／1.2(V) …(4) ∴Ｂ≒７ …(5) となり、やはり７ビツトの調整が必要となる。
次に、第２図に示した本発明の第１の実施例に
ついて調整回路２２，２５の所要ビツト数を求め
る。第１基準電圧の調整回路２２は従来例と同じ
７ビツト必要である。第２基準電圧の調整回路２
５については、第１調整回路２２の第２出力電圧
２９の値により変化する。例えば第１調整回路２
２の第２出力電圧２９の電圧値が第１調整回路２
２の第１出力電圧２８（第１基準電圧）の0.8倍
であると仮定する。すると、第２出力電圧２９は
標準値で2.0Vとなる。しかしながら0.8倍の精度
は常に得られるわけではなく、拡散抵抗等を用い
た分割回路で0.8倍を実現しようとすると0.8±
0.02倍位が実現可能である。
ついて調整回路２２，２５の所要ビツト数を求め
る。第１基準電圧の調整回路２２は従来例と同じ
７ビツト必要である。第２基準電圧の調整回路２
５については、第１調整回路２２の第２出力電圧
２９の値により変化する。例えば第１調整回路２
２の第２出力電圧２９の電圧値が第１調整回路２
２の第１出力電圧２８（第１基準電圧）の0.8倍
であると仮定する。すると、第２出力電圧２９は
標準値で2.0Vとなる。しかしながら0.8倍の精度
は常に得られるわけではなく、拡散抵抗等を用い
た分割回路で0.8倍を実現しようとすると0.8±
0.02倍位が実現可能である。
これから式(1)に従つてビツト数を求めると
20（ｍｖ）・2B-1＝2.5(V)・0.04・2.0(V)／2.0(V)…(6
) ∴Ｂ≒３ …(7) となり、第２基準電圧３０の調整回路２５は非常
に小さいビツト数ですみ、回路規模が小さくな
る。
) ∴Ｂ≒３ …(7) となり、第２基準電圧３０の調整回路２５は非常
に小さいビツト数ですみ、回路規模が小さくな
る。
第３図は第２図の安定化電源２１として用い得
るΔVT形安定化電源の回路図である。本図の安定
化電源は、Ｎチヤネル形MOSトランジスタの２
種類のしきい値の差を安定化電圧２７として取り
出したものである。MOSトランジスタ３３はエ
ンハンスメント形であり、MOSトランジスタ３
５はデプリーシヨン形である。MOSトランジス
タ３３及び３５は、負荷３６および３７並びに電
流源３４とともに差動増幅段を構成している。端
子３１は正電源端子、端子３２は負電源端子をそ
れぞれ示している。増幅器３８は誤差増幅器とし
て作動し、MOSトランジスタ３３のゲート電圧
を制御して直流安定点へと制御する。端子３９は
ΔVT形基準電圧源の出力端子になる。
るΔVT形安定化電源の回路図である。本図の安定
化電源は、Ｎチヤネル形MOSトランジスタの２
種類のしきい値の差を安定化電圧２７として取り
出したものである。MOSトランジスタ３３はエ
ンハンスメント形であり、MOSトランジスタ３
５はデプリーシヨン形である。MOSトランジス
タ３３及び３５は、負荷３６および３７並びに電
流源３４とともに差動増幅段を構成している。端
子３１は正電源端子、端子３２は負電源端子をそ
れぞれ示している。増幅器３８は誤差増幅器とし
て作動し、MOSトランジスタ３３のゲート電圧
を制御して直流安定点へと制御する。端子３９は
ΔVT形基準電圧源の出力端子になる。
第４図は第２図の安定化電源２１として用いる
バンドギヤツプ形安定化電源の回路図である。本
図の安定化電源は、NPNトランジスタ４３，４
４、抵抗４５，４６，４７及び誤差増幅器４８に
より端子４９にバンドギヤツプ電圧を出力する。
端子４１は正電源端子、端子４２は接地電位か負
電源端子である。
バンドギヤツプ形安定化電源の回路図である。本
図の安定化電源は、NPNトランジスタ４３，４
４、抵抗４５，４６，４７及び誤差増幅器４８に
より端子４９にバンドギヤツプ電圧を出力する。
端子４１は正電源端子、端子４２は接地電位か負
電源端子である。
第５図は第２図の第１および第２調整回路２
２，２５としてよく用いられる調整回路の回路図
である。この調整回路では、端子５０に安定化電
圧を受け、この安定化電圧は抵抗５１，５２，５
３および５４により構成された抵抗分圧回路で分
圧する。MOSトランジスタ５５，５６および５
７は分圧された電圧を選択して端子５８に取り出
す。これらのMOSトランジスタのゲート電極は
制御部５９に接続される。制御部５９は、レーザ
ートリミング技術を用いてアルミ配線を切断する
方法や、ポリシリコンにて形成したヒユーズ素子
を用いて必要なヒユーズを切断する方法等により
実現されるのが一般的である。制御部５９からは
MOSトランジスタ５５，５６および５７のうち
いずれか１つのトランジスタを導通せしめ、分圧
された基準電圧を端子５８から出力する。ただ
し、本図の調整回路では端子５８から電流が取れ
ないのに注意が必要である。端子５８から電流を
出力すると、その電流は抵抗分圧回路より供給さ
れるから分圧回路の精度が劣化する。
２，２５としてよく用いられる調整回路の回路図
である。この調整回路では、端子５０に安定化電
圧を受け、この安定化電圧は抵抗５１，５２，５
３および５４により構成された抵抗分圧回路で分
圧する。MOSトランジスタ５５，５６および５
７は分圧された電圧を選択して端子５８に取り出
す。これらのMOSトランジスタのゲート電極は
制御部５９に接続される。制御部５９は、レーザ
ートリミング技術を用いてアルミ配線を切断する
方法や、ポリシリコンにて形成したヒユーズ素子
を用いて必要なヒユーズを切断する方法等により
実現されるのが一般的である。制御部５９からは
MOSトランジスタ５５，５６および５７のうち
いずれか１つのトランジスタを導通せしめ、分圧
された基準電圧を端子５８から出力する。ただ
し、本図の調整回路では端子５８から電流が取れ
ないのに注意が必要である。端子５８から電流を
出力すると、その電流は抵抗分圧回路より供給さ
れるから分圧回路の精度が劣化する。
第６図は第２図における第１調整回路２２の具
体的な回路の一例を示す回路図である。本図にお
いては、安定化電源２１を電池で表わしてある。
安定化電圧２７は増幅器６１で増幅する。抵抗６
７，６８，６９および７０は帰還抵抗を形成して
おりMOSトランジスタ６３，６４および６５に
より分圧を増幅器６１の反転入力端子に帰還す
る。第１の出力電圧２８は端子３２から出力す
る。第２の出力電圧２９は端子３２の電圧２８を
分圧して得る（抵抗６７と６８の節点からも得ら
れるが、この場合は出力電流は取れない）。制御
部６６は第５図の制御部５９と同じ働きをする。
第５図の回路では安定化電圧２７から分圧され減
衰した出力電圧が得られるが、第６図の回路で
は、端子３２から出力される電圧は必ず安定化電
源の出力電圧２７を増幅した電圧である。このた
め安定化電源が第３図のΔVT形安定化電源であ
り、安定化電圧が2.5V以上であるときには第６
図の調整回路は使用できない。この場合には第５
図の回路を用いるのが好適である。
体的な回路の一例を示す回路図である。本図にお
いては、安定化電源２１を電池で表わしてある。
安定化電圧２７は増幅器６１で増幅する。抵抗６
７，６８，６９および７０は帰還抵抗を形成して
おりMOSトランジスタ６３，６４および６５に
より分圧を増幅器６１の反転入力端子に帰還す
る。第１の出力電圧２８は端子３２から出力す
る。第２の出力電圧２９は端子３２の電圧２８を
分圧して得る（抵抗６７と６８の節点からも得ら
れるが、この場合は出力電流は取れない）。制御
部６６は第５図の制御部５９と同じ働きをする。
第５図の回路では安定化電圧２７から分圧され減
衰した出力電圧が得られるが、第６図の回路で
は、端子３２から出力される電圧は必ず安定化電
源の出力電圧２７を増幅した電圧である。このた
め安定化電源が第３図のΔVT形安定化電源であ
り、安定化電圧が2.5V以上であるときには第６
図の調整回路は使用できない。この場合には第５
図の回路を用いるのが好適である。
第７図は本発明の第２の実施例のブロツク図で
ある。第７図の実施例では、第２図の実施例にお
ける第１調整回路２２の第１出力電圧２８を第１
基準電圧とせず、緩衝増幅器７１で第１出力電圧
２８を受け、緩衝増幅器７１の出力端子を端子７
３に接続して第１基準電圧１０１とするととも
に、第２調整回路２５の出力電圧３０を緩衝増幅
器７２の入力端子に接続し、緩衝増幅器７２の出
力端子を端子７４に接続して第２基準電圧１０２
としてある。
ある。第７図の実施例では、第２図の実施例にお
ける第１調整回路２２の第１出力電圧２８を第１
基準電圧とせず、緩衝増幅器７１で第１出力電圧
２８を受け、緩衝増幅器７１の出力端子を端子７
３に接続して第１基準電圧１０１とするととも
に、第２調整回路２５の出力電圧３０を緩衝増幅
器７２の入力端子に接続し、緩衝増幅器７２の出
力端子を端子７４に接続して第２基準電圧１０２
としてある。
この第２の実施例を用いれば、第１基準電圧１
０１と第２基準電圧１０２とは緩衝増幅器７１及
び７２により２重に分離されるから、CODECの
クロストーク特性が改善される。しかも、第１お
よび第２の基準電圧１０１，１０２は低インピー
ダンス駆動することが可能となるから、基準電圧
１０１，１０２にデジタル雑音や電源雑音が乗り
にくくなり、CODECの交流特性を改善する。な
お、第７図のように第１基準電圧１０１と第２基
準電圧１０２の第１および第２緩衝増幅器７１及
び７２をそれぞれ接続すると、入力オフセツト電
圧により安定化電圧の変動が等価的に大きく見え
るが、これは第１および第２調整回路２２，２５
の調整規模の見積りの中に含めれば済むことであ
る（調整回路２２，２５のビツト数を１ビツト程
度増やす）。
０１と第２基準電圧１０２とは緩衝増幅器７１及
び７２により２重に分離されるから、CODECの
クロストーク特性が改善される。しかも、第１お
よび第２の基準電圧１０１，１０２は低インピー
ダンス駆動することが可能となるから、基準電圧
１０１，１０２にデジタル雑音や電源雑音が乗り
にくくなり、CODECの交流特性を改善する。な
お、第７図のように第１基準電圧１０１と第２基
準電圧１０２の第１および第２緩衝増幅器７１及
び７２をそれぞれ接続すると、入力オフセツト電
圧により安定化電圧の変動が等価的に大きく見え
るが、これは第１および第２調整回路２２，２５
の調整規模の見積りの中に含めれば済むことであ
る（調整回路２２，２５のビツト数を１ビツト程
度増やす）。
第８図は本発明の第３の実施例のブロツク図で
ある。第８図は、第７図の実施例において、第１
調整回路２２の第１出力電圧２８と第２出力電圧
２９とが同一であるときに用いられる実施例であ
る。このため第１調整回路２２の出力電圧は共通
出力８１としてある。共通出力８１は緩衝増幅器
７１の入力端子に接続されるとともに、第２調整
回路２５へ接続される。第２調整回路２５の出力
電圧３０は緩衝増幅器７２の入力端子に接続され
る。
ある。第８図は、第７図の実施例において、第１
調整回路２２の第１出力電圧２８と第２出力電圧
２９とが同一であるときに用いられる実施例であ
る。このため第１調整回路２２の出力電圧は共通
出力８１としてある。共通出力８１は緩衝増幅器
７１の入力端子に接続されるとともに、第２調整
回路２５へ接続される。第２調整回路２５の出力
電圧３０は緩衝増幅器７２の入力端子に接続され
る。
第８図の本発明の第３の実施例は第１基準電圧
に比較して第２基準電圧が低いときに好適であ
る。また、第８図の実施例では（第７図の実施例
でも同様であるが）、第２調整回路２５は第５図
の如き抵抗分圧回路を用いて容易に実現できると
共に緩衝増幅器７２により第５図の等価回路にお
ける電流出力の取り出しを行なわなくて済むこと
が可能である。第７図に示した本発明の第２の実
施例と同様に、緩衝増幅器７１，７２により第１
基準電圧１０１と第２基準電圧１０２とが２重に
分離されているから、CODECのクロストーク特
性の改善に有効である。更に第７図の本発明の第
２の実施例と同様に低インピーダンス駆動に伴う
交流特性の改善も見込めるものである。
に比較して第２基準電圧が低いときに好適であ
る。また、第８図の実施例では（第７図の実施例
でも同様であるが）、第２調整回路２５は第５図
の如き抵抗分圧回路を用いて容易に実現できると
共に緩衝増幅器７２により第５図の等価回路にお
ける電流出力の取り出しを行なわなくて済むこと
が可能である。第７図に示した本発明の第２の実
施例と同様に、緩衝増幅器７１，７２により第１
基準電圧１０１と第２基準電圧１０２とが２重に
分離されているから、CODECのクロストーク特
性の改善に有効である。更に第７図の本発明の第
２の実施例と同様に低インピーダンス駆動に伴う
交流特性の改善も見込めるものである。
なお、これまでの実施例では第１基準電圧と第
２基準電圧として説明したが、符号器に第１基準
電圧を用いても第２基準電圧を用いても本発明の
効果は変わるものではなく、符号器に第１基準電
圧を用いたときには復号器に第２基準電圧を用い
る。また符号器に第２基準電圧を用いたときは復
号器に第１基準電圧を用いる。
２基準電圧として説明したが、符号器に第１基準
電圧を用いても第２基準電圧を用いても本発明の
効果は変わるものではなく、符号器に第１基準電
圧を用いたときには復号器に第２基準電圧を用い
る。また符号器に第２基準電圧を用いたときは復
号器に第１基準電圧を用いる。
（発明の効果）
以上に詳しく説明した如く、本発明によれば、
大きさが互いに異なり精度の高い２つの直流電圧
を発生し、しかも回路規模が小さくて足りる直流
電圧発生回路が提供できる。
大きさが互いに異なり精度の高い２つの直流電圧
を発生し、しかも回路規模が小さくて足りる直流
電圧発生回路が提供できる。
第１図は従来のCODECのブロツク図、第２図
は本発明の第１の実施例のブロツク図、第３図は
本発明の実施例に用いるΔVT形安定化電源の等価
回路図、第４図は本発明の実施例に用いるバンド
ギヤツプ形安定化電源の等価回路図、第５図およ
び第６図は本発明の実施例で用いる調整回路の回
路図、第７図は本発明の第２の実施例のブロツク
図、第８図は本発明の第３の実施例のブロツク図
である。 １……アナログ入力端子、２……デジタル出力
端子、３……アナログ出力端子、４……デジタル
入力端子、９，２３，２６，３１，３２，３９，
７３，７４……端子、３３，３５，５５，５６，
５７，６３，６４，６５……MOSトランジスタ、
３４……電流源、３６，３７……負荷、３８，４
８……誤差増幅器、４３，４４……NPNトラン
ジスタ、５９，６６……制御部、６１……増幅
器、７１，７２……緩衝増幅器。
は本発明の第１の実施例のブロツク図、第３図は
本発明の実施例に用いるΔVT形安定化電源の等価
回路図、第４図は本発明の実施例に用いるバンド
ギヤツプ形安定化電源の等価回路図、第５図およ
び第６図は本発明の実施例で用いる調整回路の回
路図、第７図は本発明の第２の実施例のブロツク
図、第８図は本発明の第３の実施例のブロツク図
である。 １……アナログ入力端子、２……デジタル出力
端子、３……アナログ出力端子、４……デジタル
入力端子、９，２３，２６，３１，３２，３９，
７３，７４……端子、３３，３５，５５，５６，
５７，６３，６４，６５……MOSトランジスタ、
３４……電流源、３６，３７……負荷、３８，４
８……誤差増幅器、４３，４４……NPNトラン
ジスタ、５９，６６……制御部、６１……増幅
器、７１，７２……緩衝増幅器。
Claims (1)
- 【特許請求の範囲】 １ 安定な直流電圧である第１および第２の基準
電圧を出力する直流電圧発生回路において、 安定な第１の直流電圧を出力する電源回路と、
前記第１の直流電圧を分圧または増幅後に分圧す
ることにより調整し前記第１の基準電圧と前記第
１の基準電圧に等しいかまたは比例する第２の直
流電圧とを出力する第１の電圧調整回路と、前記
第２の直流電圧を分圧または増幅後に分圧するこ
とにより調整し前記第２の基準電圧を出力する第
２の電圧調整回路とを備え、前記第１、第２の基
準電圧および前記第２の直流電圧はそれぞれの所
定標準電圧に対する誤差が前記第１の直流電圧の
所定標準電圧に対する誤差より小さいことを特徴
とする直流電圧発生回路。 ２ 電源回路は第１のしきい値電圧を有する第１
のMOSトランジスタと、第２のしきい値電圧を
有する第２のMOSトランジスタとを差動入力段
に備え、前記第１、第２のしきい値電圧の差を第
１の直流電圧とするしきい値電圧差形の安定化電
源回路であることを特徴とする請求項１記載の直
流電圧発生回路。 ３ 電源回路はバイポーラトランジスタのバンド
ギヤツプ電圧を利用したバンドギヤツプ形の安定
化電源回路であることを特徴とする請求項１記載
の直流電圧発生回路。 ４ 第１および第２の基準電圧はそれぞれ第１お
よび第２の緩衝増幅器を介して出力されることを
特徴とする請求項１記載の直流電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP661184A JPS60151729A (ja) | 1984-01-18 | 1984-01-18 | 直流電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP661184A JPS60151729A (ja) | 1984-01-18 | 1984-01-18 | 直流電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60151729A JPS60151729A (ja) | 1985-08-09 |
| JPH0347525B2 true JPH0347525B2 (ja) | 1991-07-19 |
Family
ID=11643150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP661184A Granted JPS60151729A (ja) | 1984-01-18 | 1984-01-18 | 直流電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151729A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276921A (ja) * | 1990-03-27 | 1991-12-09 | Matsushita Electric Works Ltd | 基準電圧調整回路 |
| JP4385811B2 (ja) * | 2004-03-24 | 2009-12-16 | 株式会社デンソー | 定電流回路 |
| JP2009003835A (ja) * | 2007-06-25 | 2009-01-08 | Oki Electric Ind Co Ltd | 基準電流発生装置 |
| WO2022254946A1 (ja) * | 2021-06-02 | 2022-12-08 | ローム株式会社 | 安定化電圧生成回路及び半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5123645A (ja) * | 1974-08-22 | 1976-02-25 | Nippon Electric Co | Teidenryukairo |
| JPS59186012A (ja) * | 1983-04-07 | 1984-10-22 | Seiko Epson Corp | コンデンサ調整基準電圧回路 |
-
1984
- 1984-01-18 JP JP661184A patent/JPS60151729A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60151729A (ja) | 1985-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552697A (en) | Low voltage dropout circuit with compensating capacitance circuitry | |
| US6259321B1 (en) | CMOS variable gain amplifier and control method therefor | |
| EP0573240A2 (en) | Reference voltage generator | |
| JPS6144360B2 (ja) | ||
| JP2665025B2 (ja) | 増幅器回路 | |
| KR101238173B1 (ko) | 고 슬루율과 고 단위 이득 대역폭을 가지는 저 드롭아웃 레귤레이터 | |
| JPH11231951A (ja) | 内部電圧発生回路 | |
| KR100576491B1 (ko) | 이중 내부전압 발생장치 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| JP2000075941A (ja) | 半導体装置 | |
| JPH0347525B2 (ja) | ||
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| US11025213B2 (en) | Output pole-compensated operational amplifier | |
| US4100478A (en) | Monolithic regulator for CML devices | |
| GB2222043A (en) | Integrated wideband amplifier with current mirror feedback bias arrangement | |
| JPH0347526B2 (ja) | ||
| JPH07221568A (ja) | 増幅回路装置 | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JPH0263205A (ja) | 増幅回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| US7095271B2 (en) | Bias circuit | |
| JPS6153804A (ja) | 基準電圧発生回路 | |
| JP2003316454A (ja) | 安定化電源回路 | |
| JP2545374B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| KR100689256B1 (ko) | 안정화 전원회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |