JPH0344939A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0344939A JPH0344939A JP1181141A JP18114189A JPH0344939A JP H0344939 A JPH0344939 A JP H0344939A JP 1181141 A JP1181141 A JP 1181141A JP 18114189 A JP18114189 A JP 18114189A JP H0344939 A JPH0344939 A JP H0344939A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- melting point
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置 とりわけ非単結晶シリコン膜を用
いた半導体装置の製造方法に関するものである。
いた半導体装置の製造方法に関するものである。
従来の技術
近承 非晶質シリコン（以下ａ−８ｉと略す）を用いた
薄膜トランジスタアレーは低温で大面積化可能であり、
安定性も優れていることか板 液晶表示用基板、イメー
ジセンサへの応用が積極的に行なわれている。しかもこ
のａ−３Ｌを用いた薄膜トランジスタアレーは多種多様
の構成ができ、作製方法も数限りなく存在する。その中
でも逆スタガ構造のものについて下記にのべる。
薄膜トランジスタアレーは低温で大面積化可能であり、
安定性も優れていることか板 液晶表示用基板、イメー
ジセンサへの応用が積極的に行なわれている。しかもこ
のａ−３Ｌを用いた薄膜トランジスタアレーは多種多様
の構成ができ、作製方法も数限りなく存在する。その中
でも逆スタガ構造のものについて下記にのべる。
第３図は薄膜トランジスタの工程断面図であも同図（ａ
）の工程はゲート電極形成工程であり、例えばＣｒ金属
２をスパッタにより、 １００ＯＡ被着形威し、そのＣ
ｒ金属２を硝酸セリウムアンモニウムを主成分とした溶
液で選択的にエツチングを行なう工程であ瓜 同図（ｂ
）の工程は三層デポ工程で、例えば４０００Ａ１５００
Ａ／１００ＯＡの膜厚で第１のシリコン窒化層（以下５
ＩＮＸ層と略す）３、不純物をほとんど含まない第１の
ａ−Ｓｉ層４そして再び第２の５ＩＮＸ層５を好ましく
は連続的に被着する。これらの薄膜はいずれもシラン（
以下ＳｉＬ層と略す）ガスを主成分とする原料ガスを３
００℃前後の温度で高周波グロー放電により分脈 合成
するプラズマＣＶＤによって作製される。同図（Ｃ）の
工程は半導体層保護膜形成工程で、第２のＳｉＮ層５を
ゲート上にのみ選択的に残した後、５ｉＨａガスにＰＨ
３ガスを添加したプラズマ放電によって全面に５００Ａ
程度の膜厚の不純物を含む第２のａＳｉＪｉ １１を被
着する。同図（ｄ）の工程はソース・ドレイン電極形成
工程で、例えば全面にＭｏＳｉ２／ Ａ１８．９をスパ
ッタで１００ＯＡ／７０００Ａ被着し燐酸系の溶液でＡ
１を選択的に食刻上 形威したＡＩパラメータマスクと
して’、 ＭｏＳｉ２、第１、第２のａ−３ｉ層をフ
ッ硝酸系の溶液で選択的に食刻する工程である。この構
造によって安定な容量が実現できることが特開昭５７−
４５９６８号公報に開示されてい発明が解決しようとす
る課題 上述した従来のＴＰＴアレーは７枚の製膜工程を必要と
し必然的にフォトマスク枚数が４枚以上になり、作製工
程が長くコスト的に好ましくなしもその作製工程の中で
プラズマＣＶＤ法は確立した技術ではあるがメンテサイ
クルが他の装置に比べて非常に短く、メンテ方法も難し
く〜 また パラメータが多いから制御しにくいので、
なるべく回数を減らし安定なプロセスを確立する必要が
ある。
）の工程はゲート電極形成工程であり、例えばＣｒ金属
２をスパッタにより、 １００ＯＡ被着形威し、そのＣ
ｒ金属２を硝酸セリウムアンモニウムを主成分とした溶
液で選択的にエツチングを行なう工程であ瓜 同図（ｂ
）の工程は三層デポ工程で、例えば４０００Ａ１５００
Ａ／１００ＯＡの膜厚で第１のシリコン窒化層（以下５
ＩＮＸ層と略す）３、不純物をほとんど含まない第１の
ａ−Ｓｉ層４そして再び第２の５ＩＮＸ層５を好ましく
は連続的に被着する。これらの薄膜はいずれもシラン（
以下ＳｉＬ層と略す）ガスを主成分とする原料ガスを３
００℃前後の温度で高周波グロー放電により分脈 合成
するプラズマＣＶＤによって作製される。同図（Ｃ）の
工程は半導体層保護膜形成工程で、第２のＳｉＮ層５を
ゲート上にのみ選択的に残した後、５ｉＨａガスにＰＨ
３ガスを添加したプラズマ放電によって全面に５００Ａ
程度の膜厚の不純物を含む第２のａＳｉＪｉ １１を被
着する。同図（ｄ）の工程はソース・ドレイン電極形成
工程で、例えば全面にＭｏＳｉ２／ Ａ１８．９をスパ
ッタで１００ＯＡ／７０００Ａ被着し燐酸系の溶液でＡ
１を選択的に食刻上 形威したＡＩパラメータマスクと
して’、 ＭｏＳｉ２、第１、第２のａ−３ｉ層をフ
ッ硝酸系の溶液で選択的に食刻する工程である。この構
造によって安定な容量が実現できることが特開昭５７−
４５９６８号公報に開示されてい発明が解決しようとす
る課題 上述した従来のＴＰＴアレーは７枚の製膜工程を必要と
し必然的にフォトマスク枚数が４枚以上になり、作製工
程が長くコスト的に好ましくなしもその作製工程の中で
プラズマＣＶＤ法は確立した技術ではあるがメンテサイ
クルが他の装置に比べて非常に短く、メンテ方法も難し
く〜 また パラメータが多いから制御しにくいので、
なるべく回数を減らし安定なプロセスを確立する必要が
ある。
そして、プロセスの歩留まり向上の妨げになっているｎ
″ａ−３ｉ剥離という問題点がある。
″ａ−３ｉ剥離という問題点がある。
逆に ソース・ドレイン電極に使用されている金属と不
純物を含まないａ−３ｉ層との間にｌ’ａ−３ｉ層を介
在しなければオーミック接続になりにくく、また 金属
とａ７Ｓｉ層との間のバリア層を形威しなけれ＋１ＴＰ
Ｔ個々の性能のばらつきが大きい。
純物を含まないａ−３ｉ層との間にｌ’ａ−３ｉ層を介
在しなければオーミック接続になりにくく、また 金属
とａ７Ｓｉ層との間のバリア層を形威しなけれ＋１ＴＰ
Ｔ個々の性能のばらつきが大きい。
まｊ（＝ ａ−３ｉ層を選択的に形成した後、高融点
金属を主成分とした物質に非金属族元素を含有させた膜
を形成する力＼ また（上 高融点金属を主成分とした
物質に非金属族元素を深さ方向に濃度勾配あるいは前記
シリコン膜に近接するにしたがって元素の濃度勾配を形
成するかどちらかを施したの板 加熱処理あるいは光な
どの電磁波照射処理の少なくともどちらか一方を施すこ
とにより非金属族元素を不純物を含まないａ−３ｉ層に
拡散する方法（友 加熱処理あるいは光などの電磁波照
射処理を施した時に膜剥がれが生じやすい。
金属を主成分とした物質に非金属族元素を含有させた膜
を形成する力＼ また（上 高融点金属を主成分とした
物質に非金属族元素を深さ方向に濃度勾配あるいは前記
シリコン膜に近接するにしたがって元素の濃度勾配を形
成するかどちらかを施したの板 加熱処理あるいは光な
どの電磁波照射処理の少なくともどちらか一方を施すこ
とにより非金属族元素を不純物を含まないａ−３ｉ層に
拡散する方法（友 加熱処理あるいは光などの電磁波照
射処理を施した時に膜剥がれが生じやすい。
本発明（よ このような従来技術の課題に鑑へ構造が簡
素で工程の少なく不良発生率の少なく配線抵抗が小さい
半導体装置の製造方法を提供することを目的とする。
素で工程の少なく不良発生率の少なく配線抵抗が小さい
半導体装置の製造方法を提供することを目的とする。
課題を解決するための手段
本発明はａ−Ｓｉ層を選択的に形成した後、高融点金属
を主成分とした物質にドーピング法により非金属族元素
を含有させたのち高融点金属を主成分とした物質を少な
くとも一回以上繰り返した膜を形成する。また（友 高
融点金属を主成分とした物質に非金属族元素を深さ方向
に濃度勾配あるいは前記シリコン膜に近接するにしたが
って元素の濃度勾配を形成するかどちらかを施した物質
を少なくとも一度以上繰り返した膜を形成した後、加熱
処理あるいは光などの電磁波照射処理の少なくともどち
らか一方を施すことにより非金属族イオンを不純物を含
まないａ−３ｉ層に拡散してオーミック接続にする。
を主成分とした物質にドーピング法により非金属族元素
を含有させたのち高融点金属を主成分とした物質を少な
くとも一回以上繰り返した膜を形成する。また（友 高
融点金属を主成分とした物質に非金属族元素を深さ方向
に濃度勾配あるいは前記シリコン膜に近接するにしたが
って元素の濃度勾配を形成するかどちらかを施した物質
を少なくとも一度以上繰り返した膜を形成した後、加熱
処理あるいは光などの電磁波照射処理の少なくともどち
らか一方を施すことにより非金属族イオンを不純物を含
まないａ−３ｉ層に拡散してオーミック接続にする。
作用
上記手段を用いるとｎ″ａ−３ｉ膜を形成する必要がな
いたム 歩留を上（デ、ＴＰＴアレー特性を向上させる
ことができる。ｎ″ａ−３ｉ膜を形成しないで高融点金
属を主成分とした物質にドーピング法により非金属族元
素を含有させたのち高融点金属を主成分とした物質を少
なくとも一回以上繰り返した膜を形成する力＼ また（
友 高融点金属を主成分とした物質に非金属族元素を深
さ方向に濃度勾配あるいは前記シリコン膜に近接するに
したがって元素の濃度勾配を形成するかどちらかを施し
た物質を少なくとも一度以上繰り返した膜を形成した構
造の半導体素子ζ′！、プラズマＣＶＤ法を一回のみで
構成でき、工程数が減り生産性が向上する。また 現状
での歩留まりに大きな影響を及ぼしているプロセス不良
の一つであるｎ” ａ−３ｉ剥離という問題点がなくな
る。まｔ：、 ｎ″ａ−３ｉ膜を含んだ多層膜のエツ
チングにおいてｎ′″ａ−８ｉ膜のオーバーエツチング
がなくなり、プロセス的に安定になる。
いたム 歩留を上（デ、ＴＰＴアレー特性を向上させる
ことができる。ｎ″ａ−３ｉ膜を形成しないで高融点金
属を主成分とした物質にドーピング法により非金属族元
素を含有させたのち高融点金属を主成分とした物質を少
なくとも一回以上繰り返した膜を形成する力＼ また（
友 高融点金属を主成分とした物質に非金属族元素を深
さ方向に濃度勾配あるいは前記シリコン膜に近接するに
したがって元素の濃度勾配を形成するかどちらかを施し
た物質を少なくとも一度以上繰り返した膜を形成した構
造の半導体素子ζ′！、プラズマＣＶＤ法を一回のみで
構成でき、工程数が減り生産性が向上する。また 現状
での歩留まりに大きな影響を及ぼしているプロセス不良
の一つであるｎ” ａ−３ｉ剥離という問題点がなくな
る。まｔ：、 ｎ″ａ−３ｉ膜を含んだ多層膜のエツ
チングにおいてｎ′″ａ−８ｉ膜のオーバーエツチング
がなくなり、プロセス的に安定になる。
また 非金属族元素を含んだＭｏＳｉ層（友 加熱処理
あるいは光などの電磁波照射処理を施した時に膜剥がれ
が生じやすいので、その上か板 非金属族元素を含まな
いＭｏＳｉ層を形成して、加熱処理あるいは光などの電
磁波照射処理を施してもＭｏＳｉ層が剥がれないように
していも 実施例 以下に 本発明の実施例について図面を参照しながら説
明する。
あるいは光などの電磁波照射処理を施した時に膜剥がれ
が生じやすいので、その上か板 非金属族元素を含まな
いＭｏＳｉ層を形成して、加熱処理あるいは光などの電
磁波照射処理を施してもＭｏＳｉ層が剥がれないように
していも 実施例 以下に 本発明の実施例について図面を参照しながら説
明する。
（実施例１）
本発明は 非単結晶シリコンを用いた半導体装置におけ
る配線と半導体層との接続に関するものであるが下記に
ＴＰＴを例にとって説明すも第１図！；ＬＴＦＴの工程
断面図であも 同図（ａ）の工程はゲート電極形成工程
であり、例えばＣｒ金属２をスパッタにより、 １００
ＯＡ被着形５ｉｊ、、Ｃｒを硝酸セリウムアンモニウム
を主成分とした溶液で選択的にエツチングを行なう工程
である。同図（ｂ）の工程は三層デボ工程で、例えば４
０００Ａ１５００Ａ／１０００Ａの膜厚で第１のＳｉＮ
ｘ層３、不純物をほとんど含まないａ−３ｉ層４そして
再び第２の５ＩＮＸ層５を好ましくは連続的に被着する
。これらの薄膜はいずれもＳｉＨ４層ガスを主成分とす
る原料ガスを３００℃前後の温度で高周波グロー放電に
より分脈 合成するプラズマＣ■Ｄによって作製される
。同図（Ｃ）の工程は半導体層保護膜形成工程で、第２
のＳｉＮｘ層５をゲート上にのみ選択的に残した後、Ｍ
ｏＳｉ２をスパッタ装置で形成するときにＰＨ３７ＰＨ
Ｉ ＋ Ａｒの比が０．０１から０．５０までの間の混
合ガスでＲＦ放電を行い、リン元素を含有したＭｏＳｉ
２６を１００Ａ形成する。そして、肘ガスだけでＲＦ放
電を行いＭｏＳｉ２７を１００Ａ形戊する。この前記二
層のＭｏＳｉ２層を同一真空中で５回連続で繰り返す。
る配線と半導体層との接続に関するものであるが下記に
ＴＰＴを例にとって説明すも第１図！；ＬＴＦＴの工程
断面図であも 同図（ａ）の工程はゲート電極形成工程
であり、例えばＣｒ金属２をスパッタにより、 １００
ＯＡ被着形５ｉｊ、、Ｃｒを硝酸セリウムアンモニウム
を主成分とした溶液で選択的にエツチングを行なう工程
である。同図（ｂ）の工程は三層デボ工程で、例えば４
０００Ａ１５００Ａ／１０００Ａの膜厚で第１のＳｉＮ
ｘ層３、不純物をほとんど含まないａ−３ｉ層４そして
再び第２の５ＩＮＸ層５を好ましくは連続的に被着する
。これらの薄膜はいずれもＳｉＨ４層ガスを主成分とす
る原料ガスを３００℃前後の温度で高周波グロー放電に
より分脈 合成するプラズマＣ■Ｄによって作製される
。同図（Ｃ）の工程は半導体層保護膜形成工程で、第２
のＳｉＮｘ層５をゲート上にのみ選択的に残した後、Ｍ
ｏＳｉ２をスパッタ装置で形成するときにＰＨ３７ＰＨ
Ｉ ＋ Ａｒの比が０．０１から０．５０までの間の混
合ガスでＲＦ放電を行い、リン元素を含有したＭｏＳｉ
２６を１００Ａ形成する。そして、肘ガスだけでＲＦ放
電を行いＭｏＳｉ２７を１００Ａ形戊する。この前記二
層のＭｏＳｉ２層を同一真空中で５回連続で繰り返す。
同図（ｄ）の工程はソース・ドレイン電極形成工程で、
例えば全面にＡ１８、９をスパッタで７００ＯＡ被着し
燐酸系の溶液でＡｌを選択的に食刻し 形成したＡｌパ
ターンをマスクとして’、 ＭｏＳｉ２、ａ−３ｉ層
をフッ硝酸系の溶液で選択的に食刻する工程である。最
後に、加熱処理を施す。これにより、Ｍｏ５ｉａからａ
−３ｉ層にＰ元素を拡散させ、Ｐイオンの活性化が図れ
る。
例えば全面にＡ１８、９をスパッタで７００ＯＡ被着し
燐酸系の溶液でＡｌを選択的に食刻し 形成したＡｌパ
ターンをマスクとして’、 ＭｏＳｉ２、ａ−３ｉ層
をフッ硝酸系の溶液で選択的に食刻する工程である。最
後に、加熱処理を施す。これにより、Ｍｏ５ｉａからａ
−３ｉ層にＰ元素を拡散させ、Ｐイオンの活性化が図れ
る。
な抵 本実施例（友 第１図（ａ）の工程で、Ｃｒのゲ
ート配線を形成するのにスパッタ法を使用した力上 金
属層２が形成できるならば 蒸着方法を問わず、例えば
電子ビームａ ＣＶＤａ 抵抗加熱法等でもかま
わな（１また 材料の種類（よ高温処理を行っても半導
体層または絶縁体層に拡散しない物質であれ１１ Ｉ
Ｔ Ｏ，ＭｏＳｉ２、ＭｏＴａ等でも本発明の特許請
求の範囲に適用する。また 本実施例では非金属元素を
含有する膜としてＰＨｓガスを混入したＲＦ放電スパッ
タ法によるＭｏＳｉ２膜を形成した力丈 本発明（よ
蒸着方法を問わず、例え（Ｌ非金属元素を含有したター
ゲットをスパッタする方ｍ ＣＶＤａ イオンシャ
ワー法等でもかまわな賎 そして、膜として、ＭｏＳｉ
２だけでなく、高融点金属を主成分とした物質であれば
あるい（友Ｔａ、 Ｗ、 Ｃｒ、 Ｔｉ、 Ｃｏ、
Ｎｉ、 Ｚｒ、 Ｒｈ、 Ｐｄ、 Ｐｔのうちいずれか
一つの硅化物あるいは高融点金属同士の化合物であれば
、任意のものでよい。また、本実施例ではＭｏＳｉ２膜
を５回ずつ蒸着した力＜、１回以上で、高融点金属を主
成分とした物質の膜であれ（渋 任意の膜厚で任意の回
数でも構わな鶏 本実施例では加熱処理を施した力交
光などの電磁波照射処理でも構わなく、本実施例を例に
とるならｌ；！： ＭｏＳｉ２からａ−３ｉ層にＰ元
素を拡散させる力＼ 拡散しなくてもＰイオンの活性化
が図れれば本発明の特許請求の範囲に適用する。
ート配線を形成するのにスパッタ法を使用した力上 金
属層２が形成できるならば 蒸着方法を問わず、例えば
電子ビームａ ＣＶＤａ 抵抗加熱法等でもかま
わな（１また 材料の種類（よ高温処理を行っても半導
体層または絶縁体層に拡散しない物質であれ１１ Ｉ
Ｔ Ｏ，ＭｏＳｉ２、ＭｏＴａ等でも本発明の特許請
求の範囲に適用する。また 本実施例では非金属元素を
含有する膜としてＰＨｓガスを混入したＲＦ放電スパッ
タ法によるＭｏＳｉ２膜を形成した力丈 本発明（よ
蒸着方法を問わず、例え（Ｌ非金属元素を含有したター
ゲットをスパッタする方ｍ ＣＶＤａ イオンシャ
ワー法等でもかまわな賎 そして、膜として、ＭｏＳｉ
２だけでなく、高融点金属を主成分とした物質であれば
あるい（友Ｔａ、 Ｗ、 Ｃｒ、 Ｔｉ、 Ｃｏ、
Ｎｉ、 Ｚｒ、 Ｒｈ、 Ｐｄ、 Ｐｔのうちいずれか
一つの硅化物あるいは高融点金属同士の化合物であれば
、任意のものでよい。また、本実施例ではＭｏＳｉ２膜
を５回ずつ蒸着した力＜、１回以上で、高融点金属を主
成分とした物質の膜であれ（渋 任意の膜厚で任意の回
数でも構わな鶏 本実施例では加熱処理を施した力交
光などの電磁波照射処理でも構わなく、本実施例を例に
とるならｌ；！： ＭｏＳｉ２からａ−３ｉ層にＰ元
素を拡散させる力＼ 拡散しなくてもＰイオンの活性化
が図れれば本発明の特許請求の範囲に適用する。
また 本実施例では基板としてガラスを用いた力支 絶
縁基板であれば任意のものでよく、絶縁膜としてＳｉＮ
ｘ層を使用した力交 少なくとも一層以上の絶縁膜であ
れば材料の種類・蒸着方法を問わず任意のものであって
もよＩ、％ 本実施例では非晶質シリコンを用いた薄
膜トランジスタアレーについて説明した力丈 非単結晶
シリコン膜を用いた半導体装置あれば 多結晶質シリコ
ン等でも本発明の特許請求の範囲に適用する。最後に
ＡＩを本実施例では導電膜に採用した力交 少なくとも
導電体が一層以上あり、かス 絶縁膜のコンタクトホー
ルの断差をカバーするものであれば任意のものでよく、
非金属元素としてＰ元素を例にとったため、ＰＨ３ガス
を使用した力交 本発明の特許請求の範囲は非金属元素
を含有するガスであれば 例えＩｔ Ｂ２Ｈｅ等、任
意のものでよ（℃ （実施例２） 実施例２の工程断面図を第２図に示す。実施例１の工程
とほぼ同じである力ｔ 同図（Ｃ）の工程ｉｔ ＰＨ
３＋ Ａｒの混合ガスでＲＦ放電を行うときに放電開始
と同時にＰＨ３７ＰＨ３＋ Ａｒの比を０．１５の状態
にしておき放電終了時には０．０１になるように混合ガ
スのガス比を時間に関して変化させてＭｏＳｉ２を２０
０Ａ形戒し このＭｏＳｉ２層１０を同一真空中で５回
連続で繰り返す。本実施例は、不純物を含まないａ−３
ｉ層とＭｏＳｉ２１０との界面にＰ元素の濃度を高くす
ることにより接続抵抗を下げると同時にＭｏ５ｉａ １
０とＡ１８． ９の界面はＰ元素濃度をＯにすることに
より配線抵抗を下げることができも まｔ； ＰＨｓ
ガスの濃度比を０．１５に記述しである力＜、 ０．
１０〜０．５０までの比であれば また 本実施例では
高融点金属を主成分とした物質に非金属族元素を深さ方
向に濃度勾配を形成した力丈 不純物を含まないａ−３
ｉ層に近接するにしたがって元素の濃度勾配を形成した
構造の半導体素子であれば 本発明の特許請求の範囲に
適用する。
縁基板であれば任意のものでよく、絶縁膜としてＳｉＮ
ｘ層を使用した力交 少なくとも一層以上の絶縁膜であ
れば材料の種類・蒸着方法を問わず任意のものであって
もよＩ、％ 本実施例では非晶質シリコンを用いた薄
膜トランジスタアレーについて説明した力丈 非単結晶
シリコン膜を用いた半導体装置あれば 多結晶質シリコ
ン等でも本発明の特許請求の範囲に適用する。最後に
ＡＩを本実施例では導電膜に採用した力交 少なくとも
導電体が一層以上あり、かス 絶縁膜のコンタクトホー
ルの断差をカバーするものであれば任意のものでよく、
非金属元素としてＰ元素を例にとったため、ＰＨ３ガス
を使用した力交 本発明の特許請求の範囲は非金属元素
を含有するガスであれば 例えＩｔ Ｂ２Ｈｅ等、任
意のものでよ（℃ （実施例２） 実施例２の工程断面図を第２図に示す。実施例１の工程
とほぼ同じである力ｔ 同図（Ｃ）の工程ｉｔ ＰＨ
３＋ Ａｒの混合ガスでＲＦ放電を行うときに放電開始
と同時にＰＨ３７ＰＨ３＋ Ａｒの比を０．１５の状態
にしておき放電終了時には０．０１になるように混合ガ
スのガス比を時間に関して変化させてＭｏＳｉ２を２０
０Ａ形戒し このＭｏＳｉ２層１０を同一真空中で５回
連続で繰り返す。本実施例は、不純物を含まないａ−３
ｉ層とＭｏＳｉ２１０との界面にＰ元素の濃度を高くす
ることにより接続抵抗を下げると同時にＭｏ５ｉａ １
０とＡ１８． ９の界面はＰ元素濃度をＯにすることに
より配線抵抗を下げることができも まｔ； ＰＨｓ
ガスの濃度比を０．１５に記述しである力＜、 ０．
１０〜０．５０までの比であれば また 本実施例では
高融点金属を主成分とした物質に非金属族元素を深さ方
向に濃度勾配を形成した力丈 不純物を含まないａ−３
ｉ層に近接するにしたがって元素の濃度勾配を形成した
構造の半導体素子であれば 本発明の特許請求の範囲に
適用する。
このように 本発明は プラズマＣＶＤ法による製膜回
数を減らし 不純物を含まないａ−３ｉ層と金属配線と
の接続のオーミック性を保板 金属とａ−８ｉ層との間
のバリア層を形成して、歩留まりを向上させるものであ
る。あるいｊｌ ａ−３ｉ層と金属配線の接続抵抗を
下げＴＰＴアレー〇特性を改良し 歩留の向上させるも
のである。
数を減らし 不純物を含まないａ−３ｉ層と金属配線と
の接続のオーミック性を保板 金属とａ−８ｉ層との間
のバリア層を形成して、歩留まりを向上させるものであ
る。あるいｊｌ ａ−３ｉ層と金属配線の接続抵抗を
下げＴＰＴアレー〇特性を改良し 歩留の向上させるも
のである。
発明の効果
本発明にかかる製造方法によって、製造した半導体装置
（主 従来のＴＰＴ構造とは違（＼ この構造を用いた
ＴＰＴアレーを液晶表示装置に採用するとＴＰＴアレー
の不良原因の一つであるｎ″ａ−３ｉ剥離という問題点
が解決し 歩留まりを向上させるものである。ｎ′″ａ
−３ｉ膜を形成しない半導体素子ζよ 不純物を含まな
いａ−３ｉ層と金属配線との接続のオーミック性を保ち
っつＣＶＤの製膜工程が短縮できるた△ 量産性に富水
技術的に工場導入が可能である。そして、非金属族元
素を深さ方向に濃度勾配を形成したものや不純物を含ま
ないａＳｉ層に近接するにしたがって元素の濃度勾配を
形成したもα あるい（よ 加熱処理あるいは電磁波照
射処理を施してｋ 同様の効果が得られる。最後に 半
導体層のオーミック接続を必要とするＭ○Ｓ構造にも適
用できる。
（主 従来のＴＰＴ構造とは違（＼ この構造を用いた
ＴＰＴアレーを液晶表示装置に採用するとＴＰＴアレー
の不良原因の一つであるｎ″ａ−３ｉ剥離という問題点
が解決し 歩留まりを向上させるものである。ｎ′″ａ
−３ｉ膜を形成しない半導体素子ζよ 不純物を含まな
いａ−３ｉ層と金属配線との接続のオーミック性を保ち
っつＣＶＤの製膜工程が短縮できるた△ 量産性に富水
技術的に工場導入が可能である。そして、非金属族元
素を深さ方向に濃度勾配を形成したものや不純物を含ま
ないａＳｉ層に近接するにしたがって元素の濃度勾配を
形成したもα あるい（よ 加熱処理あるいは電磁波照
射処理を施してｋ 同様の効果が得られる。最後に 半
導体層のオーミック接続を必要とするＭ○Ｓ構造にも適
用できる。
第１図は本発明の実施例１のＴＰＴの工程断面は 第２
図は本発明の実施例２のＴＰＴの工程断面は 第３図は
従来のＴＰＴの工程断面図である。 ２・−Ｃｒ凰 ３−・−第１のＳｉＮｘ、４ ・・・ａ
−８ｉＪｌ？、Ｉ ５・・・第２のＳｉＮｘ、６・・
・第１のＭｏＳｉ２．７・・・Ｐドープ第２のＭｏＳｉ
２゜
図は本発明の実施例２のＴＰＴの工程断面は 第３図は
従来のＴＰＴの工程断面図である。 ２・−Ｃｒ凰 ３−・−第１のＳｉＮｘ、４ ・・・ａ
−８ｉＪｌ？、Ｉ ５・・・第２のＳｉＮｘ、６・・
・第１のＭｏＳｉ２．７・・・Ｐドープ第２のＭｏＳｉ
２゜
Claims (4)
- （１）基板上に非単結晶シリコン膜を形成する工程と、
前記膜上に高融点金属を主成分とした物質に非金属族元
素を含有させた膜を形成する工程と、前記膜上に高融点
金属を主成分とした膜を形成する工程と、前記高融点金
属形成の二つの工程を少なくとも一回以上繰り返す工程
と、それら工程後に加熱処理あるいは電磁波照射処理の
少なくともどちらか一方を施す工程とを含むことを特徴
とする半導体装置の製造方法。 - （２）絶縁性物質上に高融点金属を主成分とした物質に
非金属族元素を濃度勾配形成させた膜を形成する工程と
、前記膜上に同一工程を少なくとも１回以上繰り返し形
成する工程と、前記膜上に非単結晶シリコン膜を形成す
る工程と、前記工程後に加熱処理あるいは電磁波照射処
理の少なくともどちらか一方を施すことにより前記高融
点金属を主成分とした物質に近接する非単結晶シリコン
膜に前記非金属族元素を濃度勾配生成する拡散工程を含
むことを特徴とする半導体装置の製造方法。 - （３）絶縁性物質上に高融点金属を主成分とした物質に
非金属族元素を含有させた膜を形成する工程と、前記膜
上に高融点金属を主成分とした膜を形成する工程と、前
記二つの工程を少なくとも一回以上繰り返す工程と、前
記膜上に非単結晶シリコン膜を形成する工程と、前記工
程後に加熱処理あるいは電磁波照射処理の少なくともど
ちらか一方を施すことにより前記高融点金属を主成分と
した物質に近接する非単結晶シリコン膜に前記非金属族
元素を濃度勾配生成する拡散工程を含むことを特徴とす
る半導体装置の製造方法。 - （４）高融点金属を主成分とした物質をＭｏ、Ｔａ、Ｗ
、Ｃｒ、Ｔｉ、Ｃｏ、Ｎｉ、Ｚｒ、Ｒｈ、Ｐｄ、Ｐｔの
うちいずれか一つの硅化物あるいは高融点金属同士の化
合物であることを特徴とする請求項１、２、または３の
いずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181141A JPH0344939A (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1181141A JPH0344939A (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344939A true JPH0344939A (ja) | 1991-02-26 |
Family
ID=16095607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1181141A Pending JPH0344939A (ja) | 1989-07-12 | 1989-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344939A (ja) |
-
1989
- 1989-07-12 JP JP1181141A patent/JPH0344939A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| KR100898694B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| US5766977A (en) | Method for producing semiconductor device | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| JPH05160153A (ja) | 半導体装置の作製方法 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06267988A (ja) | 半導体回路の作製方法 | |
| KR100305255B1 (ko) | 다결정실리콘박막의제조방법 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JP2811765B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0344939A (ja) | 半導体装置の製造方法 | |
| JPS6083373A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| JP2797361B2 (ja) | 半導体装置 | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPS62254467A (ja) | 薄膜トランジスタの製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100375390B1 (ko) | 박막 트랜지스터 및 그 제조방법 |