JPH0345013A - スイッチング回路およびゲートターンオフサイリスタのゲート駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、大電力を高速度でスイッチングするスイッチ
ング回路およびゲートターンオフサイリスタのゲート駆
動回路に関する。

［従来の技術］ 一般的に、大電力をスイッチングするには電力用のバイ
ポーラトランジスタ、サイリスタ、ゲートターンオフサ
イリスタが利用されているが、高速スイッチングには限
界がある。

一方、高速スイッチングには電界効果トランジスタか優
れているが高電圧にやや不利で、前者にも後者にも一長
一短がある。

また、平成元年電気学会全国大会講演論文集第５分冊３
．７−１９ページ以下に記載された論文ｒＳ、７−６　
　バイポーラ形デバイス・ｌ１Ｏ８形デバイスのモジュ
ール技術による複合化」に、各種素子の特性の長所を複
合させたバイモス型（Ｂｉ−１ｌｌＯ８）素子が提案さ
れている。

提案されているバイモス（Ｂｉ−ＭＯＳ）型素子は電界
効果トランジスタとバイポーラトランジスタとの組み合
せである。

［発明が解決しようとする課題］ しかしながら、前記論文に提案されているバイモス（Ｂ
１−１０３）型素子は電界効果トランジスタとバイポー
ラトランジスタとの組み合せであり、サイリスタのよう
な容量がなく、高耐圧・大電流の複合素子は得られてい
なかった。

そして、゛前記論文のバイポーラトランジスタを単にサ
イリスタに置き換えても、サイリスタを含む複合素子の
ターンオンおよびターンオフさせるための回路が大型化
したり１回路が複雑化したりして容易には行かないとい
う問題点があった（実公昭６３−４１８３６号公報参照
）。

本発明は、このような従来の問題点に着目してなされた
もので、サイリスタを含むバイモス（ＢｉｌｏＳ）型素
子において、簡単な構成で高耐圧、大電流化を図ったス
イッチング回路を提供するとともに、ゲートターンオフ
サイリスタのゲート駆動回路を提供することを目的とし
ている。

［課題を解決するための手段］ かかる目的を遠戚するための本発明の要旨とするところ
は。

１　大電力を高速度でスイッチングするためのスイッチ
ング回路において。

ゲートターンオフサイリスタのカソードと、電界効果ト
ランジスタのドレインとを直列接続し。

前記ゲートターンオフサイリスタのゲートと前記電界効
果トランジスタのソース間に、ゲートターンオフサイリ
スタのゲートからターンオフ時に電流を引き抜けるよう
電界効果トランジスタのオン電圧より少なくとも数倍高
い順方向電圧を有する引き抜き用のダイオードまたは、
電界効果トランジスタのオン電圧より数倍高いツェナー
電圧を有するツェナーダイオードを介挿し、前記ゲート
ターンオフサイリスタのアノードと電界効果トランジス
タのソースとに電源および負荷を接続する主端子を設け
、前記電界効果トランジスタのゲートにスイッチング駆
動端子を設け、前記電界効果トランジスタと同期してス
イッチ動作するスイッチング素子の一方の端子を前記ゲ
ートターンオフサイリスタのゲートに接続し、他方の端
子と前記電界効果トランジスタのソースとの間にターン
オン電力蓄積用の第１のコンデンサを接続するとともに
、前記ゲートターンオフサイリスタのゲートからの電流
をスイッチング素子を越えて該第１のコンデンサに送る
ジャンプ用ダイオードを前記スイッチング素子の一方の
端子と他方の端子との間に設け、 さらに、前記第１のコンデンサと並列に時定数を異なら
しめた第２．第３以下所要数のコンデンサを接続したこ
とを特徴とするスイッチング回路。

２　ゲートターンオフサイリスタのゲートに接続したス
イッチング素子は第２の電界効果トランジスタであって
、ジャンプ用ダイオードは該第２の電界効果トランジス
タの寄生ダイオードである１項記載のスイッチング回路
。

３　大電力を高速度でスイッチングするゲートターンオ
フサイリスタのゲート駆動回路において。

スイッチング駆動入力がそのゲートに入力される電界効
果トランジスタを前記ゲートターンオフサイリスタのカ
ソードに接続し。

前記ゲートターンオフサイリスタのゲートと前記電界効
果トランジスタのソース間に、ゲートターンオフサイリ
スタのゲートからターンオフ時に電流を引き抜くための
タイオートまたはツェナーダイオードを介挿し、 前記ゲートターンオフサイリスタのゲートに前記電界効
果トランジスタと同期してスイッチ動作するスイッチン
グ素子の一方の端子を接続し、他方の端子と前記電界効
果トランジスタのソースとの間にターンオン電力蓄積用
の第゛１のコンデンサを接続するとともに、前記前記ゲ
ートターンオフサイリスタのゲートからの電流を該第１
のコンデンサに送るジャンプ用ダイオードを前記スイッ
チング素子の一方の端子と他方の端子との間に設け。

さらに、前記＄１のコンデンサと並列に時定数を異なら
しめた第２．第３以下所要数のコンデンサを接続したこ
とを特徴とするゲートターンオフサイリスタのゲート駆
動回路に存する。

［作用］ 複合半導体装置には、主端子を介してゲートターンオフ
サイリスタのアノードと電界効果トランジスタのソース
とに電源および負荷を接続し、電界効果トランジスタの
ゲートのスイッチング駆動端子にスイッチング駆動回路
を接続し、ターンオン電力蓄積用の第１．第２・・・の
コンデンサは蓄電した状態にしておく。

複合半導体装置によるスイッチング回路をターンオンさ
せるには、スイッチング駆動回路から電界効果トランジ
スタのゲートに駆動電圧を印加して電界効果トランジス
タをオンにする。

上記電界効果トランジスタがオンになるのに同期してタ
ーンオン用直流電源の接続端子とゲートターンオフサイ
リスタのゲートとの間に介挿したスイッチング素子もオ
ンになる。このスイッチング素子が第２の電界効果トラ
ンジスタである場合は、前記駆動電圧が同時に第２の電
界効果トランジスタのゲートに印加し同期してオンにな
る。

これにより、ターンオン電力蓄積用の第１．第２・・・
のコンデンサの子種からスイッチング素子〜ゲートター
ンオフサイリスタのゲートルカソードルミ界効果トラン
ジスタのドレイン〜ソース〜ターンオン電力蓄積用の第
１．第２・・・のコンデンサの一極とが閉回路を形威し
、ゲートターンオフサイリスタのゲート〜カソード間が
順バイアスされてゲートターンオフサイリスタがターン
オンする。

ターンオン電力蓄積用の第１．第２・・・のコンデンサ
は第１のコンデンサより第２のコンデンサの放電時定数
を大きくするようにしてあり、ゲートターンオフサイリ
スタをターンオンさせるのに十分な時間だけゲートにタ
ーンオン電流が流入する。さらに必要により第３．第４
のコンデンサを設定してターンオンを円滑確実にするこ
とができる。

ところでターンオフ状態にあるとき、ターンオン電力蓄
積用の第１．第２・・・のコンデンサの接続端子とゲー
トターンオフサイリスタのゲートとの間に介挿したスイ
ッチング素子はターンオン電力蓄積用の第１．第２・・
・のコンデンサと引き抜き用のダイオードおよびゲート
ターンオフサイリスタのゲートとを遮断しており、第１
．第２・・・のコンデンサに蓄積した電力が引き抜き用
のダイオードに違げることばない。

ターンオンすると、ゲートターンオフサイリスタのアノ
−ドルカソードルミ界効果トランジスタのドレイン−ソ
ースと主電流が流れて電源から負荷に電力が供給される
。

次に、スイッチング回路をターンオフさせるには、スイ
ッチング駆動回路から電界効果トランジスタのゲートに
印加していた駆動電圧を停止して電界効果トランジスタ
をオフにする。

この電界効果トランジスタのオフ動作に連動してターン
オン電力蓄積用の第１．第２・・・のコンデンサの接続
端子とゲートターンオフサイリスタのゲートとの間に介
挿したスイッチング素子もオフになる。このスイッチン
グ素子が第２の電界効果トランジスタである場合は、前
記駆動電圧がゲートに印加しなくなり、第２の電界効果
トランジスタは同期してオフになる。

ゲートターンオフサイリスタのアノードから電界効果ト
ランジスタのソースへと流れていた主電流は電界効果ト
ランジスタのドレイン−ソース間がオフして流れること
ができなくなる。

このため、主電流は、ゲートターンオフサイリスタのア
ノ−ドルゲートルダイオードまたはツェナーダイオード
を流れ、主電流がゲートから引き抜かれてゲートターン
オフサイリスタがターンオフする。すなわち、主電流が
断たれて複合半導体装置がターンオフする。

また、主電流の一部はジャンプ用ダイオードによりスイ
ッチング素子を越えてターンオン電力蓄積用の第１．第
２・・・のコンデンサに分流する。スイッチング素子が
第２の電界効果トランジスタである場合はその寄生ダイ
オードがジャンプ用ダイオードとなっている。

前記分流によりターンオン電力蓄積用の第１゜第２・・
・のコンデンサは充電され、ゲートターンオフサイリス
タが完全にターンオフしたとき、スイッチング素子はす
でにオフ状態にあり、ジャンプ用ダイオードは逆方向は
規制しているので、電流が逆流することはなく、ターン
オン電力蓄積用の第１．第２・・・のコンデンサは放電
することなく電力を蓄積している。

ターンオン電力蓄積用の第１．第２・・・のコンデンサ
に電力が蓄積されている状態で電界効果トランジスタの
ゲートに駆動電圧を印加すれば、前記のように動作して
ゲートターンオフサイリスタがターンオンする。

１ｍを別々にしてディスクリートでスイッチング回路を
構成しても、前記と同様に、スイッチング駆動回路から
電界効果トランジスタのゲートに駆動電圧を印加したり
停止することにより電界効果トランジスタをオン、オフ
させ、それによりゲートターンオフサイリスタをターン
オン、オフさせ負荷への電力を制御することができる。

電源をスイッチング制御するに際し、主電源電圧は電界
効果トランジスタとゲートターンオフサイリスタによっ
て分圧されるため、電界効果トランジスタだけでは受は
得ない高電圧の電源電圧を制御可能であり、オン、オフ
の切換時間は高速の電界効果トランジスタに依ることと
なって高速なスイッチングスピードとなる。

かつ、ゲートターンオフサイリスタがターンオフする時
にゲートから主ＴｒＬ流がバイパスして引き抜かれるの
で、この電流が大きくターンオフ時間は顕著に短縮され
る。

［実施例］ 以下１図面に基づき本発明の一実施例を説明する。

ｔ５１図は本発明の一実施例を示している。

本実施例は、高耐圧・大電流化を図るためのゲートター
ンオフサイリスタ（以下ＧＴＯと称する。）と、高速化
のための電界効果トランジスタ（以下ＭＯ３Ｆ　Ｅ　Ｔ
と称する。）Ｑｌとを直列とした要素を有するカスコー
ドＢｉ−ＭＯ３である複合半導体装置Ｃ５を主体として
いる。

ＧＴＯのカソードにと　ＭＯ３ＦＥＴＱＩのドレインＤ
、とが接続され、ＧＴＯのアノードＡとＭＯ３ＦＥＴＱ
ＩのソースＳＩとには主電源ＰＳおよび負荷りが接続さ
れる主端子ＴＩ、Ｔ２が設けられ、　ＭＯ３ＦＥＴＱＩ
のゲートＧにスイッチング駆動回路Ｂを接続するスイッ
チング駆動端子Ｔ３が設けられている。

ＧＴＯのゲートＧ。とＭＯ３ＦＥＴＱＩのソースＳ、と
の間に、ＧＴＯのゲートＧ０にアノード側を接続し、　
ｌｌ０３ＦＥＴＱＩのソースＳ、側にカソード側を接続
して複数個の直列接続された引き抜き用のダイオードＤ
が接続されている。引き抜き用のダイオードＤの両端（
はターンオン電力蓄積用の第１のコンデンサＣＩの接続
端子Ｔ４゜Ｔ５が設けられている。接続端子Ｔ５は主端
子Ｔ２と同電位であって共用することができる。

接続端子Ｔ４とＧＴＯのゲートＧ。との間にＭＯ３ＦＥ
ＴＱＩと同期してスイッチ動作するスイッチング素子と
して第２の電界効果トランジスタ（ＭＯＳＦＥＴ）Ｑ２
が介挿されている。

ＭＯ３Ｆ　Ｅ　Ｔ　Ｑ　２のソースＳ２はＧＴＯのゲー
トＧ、に接続され、ドレインＤ２は接続端子Ｔ４に接続
され、ゲートＧ２はスイッチング駆動回路Ｂを接続する
スイッチング駆動端子Ｔ３に接続されている。

ＩｇＯ３ＦＥＴＱＺ内にはソースＳ２とドレインＤよと
の間にソースＳ２からドレインＤ２に向かう寄生ダイオ
ードＤＴが内包されており、この寄生ダイオードＤＴが
ジャンプ用ダイオードを構成している。

ターンオン電力蓄積用の第１のコンデンサＣ１に並列に
、第２のコンデンサＣ２と抵抗Ｒ２およびダイオードＤ
Ｓ２を並列にしたものとの直列体が接続されている。

さらに必要により、第３のコンデンサＣ３と抵抗Ｒ３お
よびダイオードＤＳ３を並列にしたものとの直列体をタ
ーンオン電力蓄積用の第１のコンデンサＣＩに並列に接
続し、さらに第４．第５のコンデンサを接続してもよい
。

第１〜第３のコンデンサＣ１、Ｃ２、Ｃ３の容量はＣＩ
　＜Ｃ２＜Ｃ３とし、抵抗Ｒ１、Ｒ２の値は放電時間が
第１のコンデンサ〈第２のコンデンサく第３のコンデン
サとなるように設定する。

ダイオードＤＳ２．　ＤＳ３は後述のに動作時にコンデ
ンサＣ２、Ｃ３を充電するときに抵抗Ｒ２゜Ｒ３の影響
を受けずにこのダイオードを介して充電が急速に行なわ
れるようにするためのものである。

第２図に示すように、第１．第２・・・のコンデンサＣ
１、Ｃ２・・・の放電特性は次第に長く、それらの包結
線を取ると最初は放電電圧が高く、次第に小さくなるよ
うになっている。

第１図において破線内のＧ　Ｔ　Ｏ、ＭＯ３ＦＥＴＱＩ
、ＭＯ３ＦＥＴＱ２．引き抜き用のダイオードＤの各素
子が複合半導体装置Ｃ５を構威し、各素子は放熱板上に
載置された絶縁基板にチップとして搭載され、内部リー
ドによって結線され外部端子として主端子ＴＩ、Ｔ２．
スイッチング駆動端子Ｔ３．ターンオン電力蓄積用の第
１、第２・・・のコンデンサＣＩ　、Ｃ２・・・の接続
端子Ｔ４．Ｔ５￥設け、５端子構造にして封止される。

なお、主端子Ｔ２とターンオン電力蓄積用の第１、第２
・・・のコンデンサＣ１、Ｃ２・・・の接続端子Ｔ５と
を共用化して４端子構造としてもよい。

直列接続した引き抜き用のダイオードＤの順方向を圧Ｖ
Ｆは、　　Ｔｈ１Ｏ３ＦＥＴＱ１４１オン電圧Ｖｎ５よ
りも高くなるようにしてあり、引き抜き用のダイオード
Ｄは所定の順方向電圧になるよう適当個数を直列接続し
である。実施例ではＶｏｓが略０．７Ｖ、Ｖ、を略５ｖ
としたので、ダイオードは４〜５個を接続しである。

ターンオン電力蓄積用の第１．第２・・・のコンデンサ
ＣＩ　、Ｃ２・・・の接続端子Ｔ４．Ｔ５間に接続する
ターンオン電力蓄積用の第１．第２・・・のコンデンサ
ＣＩ、Ｃ２−・・の蓄積時の電圧ｖｔは上記のＶ、より
も低くてもよいが、高くしてＧＴＯをターンオンさせる
ときに高速スイッチング動作が得られるようにするほう
がよい。

次に作用を説明する。

複合半導体装置ＣＳには、主電源ｐｓおよび負荷りを主
端子ＴＩ、Ｔ２に接続し、−〇５ＦＥＴＱＩのゲートＧ
ｌに設けたスイッチング駆動端子Ｔ３にスイッチング駆
動回路Ｂを接続して動作させる。

複合半導体装ＷＣ８のＧＴＯをターンオンさせるにはＭ
Ｏ３ＦＥＴＱＩのゲートＧ１にスイッチング駆動回ｉ＆
Ｂから駆動電圧を印加して　ＭＯ８ＦＥＴＱＩをオンに
してドレインＤ、とソースＳｌとを導通させる。同時に
ｌ１ｌＯ３ＦＥＴＱ２のゲートＧ２にも駆動電圧が印加
してドレインＤ２とソースＳ黛とが導通する。

これにより、ターンオン電力蓄積用の第１．第２・・・
のコンデンサＣＩ　、Ｃ２・・・によって、第１゜第２
・・・のコンデンサＣＩ　、Ｃ２・・・の子種→端子Ｔ
４→　−０３ＦＥＴＱ２のドレインＤｔ→ソースＳ２→
ＧＴＯのゲートＧｏ−＋力’／−トに一＋ＭＯ３ＦＥＴ
ＱＩのドレインＤｌ→ソースＳ、→端子Ｔ５→第１．第
２・・・のコンデンサＣ１，Ｃ２・・・の−極の閉回路
が形成され、ＧＴＯのゲートＧ。とカソードに間は順バ
イアスされＧＴＯがターンオンする。

ＧＴＯがターンオンする際、各コンデンサからは第２図
に示すように放電する。

第１のコンデンサＣ１は放電電圧は他のＣ２゜Ｃ３より
高いが、放電時間は最も短い、第２のコンデンサＣ２は
図示のとおり第１のコンデンサＣ１より電圧は低いか時
間は長い、第３のコンデンサＣ３は放電型圧出は低いが
、放電時間が最も長い、これらの関係はＣ２、Ｃ３とＲ
２、Ｒ３との値を前述したように設定しであるからであ
る。

ＧＴＯはゲートＧ。に図２に示す状態でゲート電流が流
入するので、第１のコンデンサＣ１の放電電流でターン
オンする。第１のコンデンサＣ１の放電電流の一部はダ
イオードＤをバイパスして流れるがダイオードＤの順電
圧をＶｒ、コンデンサＣ１の電圧をｖｃヨとするとＶ　
ｒ　＜　Ｖ　ｃｍであっても、ターンオン初期において
は、ダイオードの接続部のインダクタンスによってダイ
オード側に流れる電流は少なく、はとんどＧＴＯのゲー
トＧ。

へ流入する。

ＧＴＯのターンオンによって主電流はＴＩ。

１２間に流れ負荷に電力を供給する。負荷りが例えば抵
抗性負荷の場合は通常は第１のコンデンサＣＩの放電に
よるターンオンで充分であるが誘導性負荷の場合は電圧
と電流の波形に移相がズレるため、ＧＴＯのゲートＧ。

には広幅のゲートｉｙｔ流を流してＧＴＯのターンオン
を確実にする必要がある。

これを満足させるのが第２のコンデンサｃ２の放電であ
りこれによって、ＧＴＯのゲートＧ。には、図２のＣ！
とＣ２の合成された波形の広幅ゲート電流が流せること
になる。

さらに必要に応じて第３のコンデンサＣ３を付加して放
電波形を合成すればさらに広幅のゲート電流が流せ、誘
導性負荷に対しても充分対応が可能となる。

このようにして土竜＠ｐｓからの主電流■。

は、主端子ＴＩ−＋ＧＴＯのアノードＡ→カソードに、
ＭＯ３ＦＥＴＱＩのドレインＤ＋　−＋７−スｓｌ→主
端子Ｔ２と流れ、主電源Ｐｓから負荷りに電力が供給さ
れる。

次にこの複合半導体装置Ｃ８のＴ１．７２間に流れてい
る主電流をオフさせる場合の動作について説明する。

先ず、スイッチング駆動回路Ｂから　ＭＯ３ＦＥＴＱＩ
のゲートＧ１に印加されている駆動電圧を停止すると一
０３ＦＥＴＱＩのドレインＤ、とソースＳ１間はオフと
なるとともに、　ＭＯ３ＦＥＴＱ２のドレインＤ２とソ
ースＳ２との間もオフになり、ターンオン電力蓄積用の
第１．第２・・・のコンデンサＣＩ、Ｃ２−・・がＧＴ
ＯのゲートＧ０から遮断される。

すると１Ｍ０３ＦＥ丁Ｑ１を介して主端子ＴＩ。

Ｔ２間に流れていた主電流はバイパスし、電流■、とな
って主端子Ｔｌ→ＧＴＯのアノードＡ→ゲートＧ。→引
き抜き用のダイオードＤ→主端子Ｔ２と流れ、主電流が
ＧＴＯのゲートＧ。から引抜かれ、ＧＴＯはターンオフ
する。

主端子ＴＩ、７２１ｍはオフされ負荷りへの電力は停止
される。

第１〜第３のコンデンサＣ１〜Ｃ３はＧＴＯのゲートＧ
。から流出した電流によって充電される。すなわち１Ｍ
０９ＦＥＴＱ　２がターンオフしても寄生ダイオードＤ
ＴによってソースＳ２からドレインＤ２への方向には導
通していて、ＧＴＯからの引き抜き電流か分流して流れ
る。第２および第３のコンデンサＣ２、Ｃ３はダイオー
ドＤＳ２゜ＤＳ’Ｊによる電圧降下はあるものの大略第
１のコンデンサＣＩと同じ条件で充電される。

ＧＴＯが完全にターンオフした状態ではｌｌｌ０３ＦＥ
ＴＱ２はすでにオフ状態であるから各コンデンサに充電
されたエネルギは放電することなく蓄積されている。

ＧＴＯをターンオフさせるときのゲート引抜き電流は従
来の通常の場合は主電流の数分の−であるのに、この複
合半導体装置ｃｓでは１ｏｏ％引抜くので、ターンオフ
時間は著しく短い。

また、ダイオードにバイパスされた主電流によって引き
抜き用のダイオードＤのアノード・カソード間には順方
向電圧が発生し、　　ＭＯ３ＦＥＴＱＩのドレインＤ、
とソースＳ８間には破線で示すように寄生のダイオード
が内包されているので、ＧＴＯのゲートＧ。とカソード
に間にはこの順方向電圧台の逆バイアス電圧が印加され
たのと等価になる。

以上のようにｌｌｌ０３ＦＥＴＱＩのゲートＧ１に印加
されている駆動電圧を停止するだけで。

ＧＴＯがターンオフし、主端子ＴＩ、７２間はオフする
。

ターンオン電力蓄積用の第１．第２・・・のコンデンサ
ＣＩ　、Ｃ２・・・は１ｌＯ３Ｆ　Ｅ　Ｔ　Ｑ　２がオ
フのときは複合半導体装！Ｃ８への電流流入が無く、し
たがって、この電圧はダイオードＤの順電圧よりも高く
任意に設定可能となり、ＧＴＯのゲートＧ。

に充分なゲート電流を流して高速化を図ることができる
。

図示を省略したが、コンデンサＣＩ　　Ｃ２Ｃ５に充電
されていない状態から本願装置を最初に運転する場合に
は、これらコンデンサに直流電源をスイッチを介して接
続して充電してもよいし、この直流電源を最初から接続
したままでもよい。

コンデンサの両端電圧をモニタして所定値以下のときだ
けこの駆動電源からコンデンサＣｌＣ２・・・に充電す
るようスイッチを動作させるようにしてもよい。

なお、引き抜き用のダイオードＤを、ツェナーダイオー
ドに置き換えることが可能であり、その場合、ツェナー
ダイオードのツェナー電圧は引き抜き用のダイオードＤ
の場合と同様に約５ｖ位のものを使用することによって
ＭＯ３Ｆ　Ｅ　Ｔ　Ｑ　１のオン電圧Ｖ、、よりも高く
設定する。

また、ターンオン電力蓄積用の第１．第２・・・のコン
デンサの′１１ｉ続端子とゲートターンオフサイリスタ
のゲートとの間に介挿したスイッチング素子はバイポー
ラトランジスタ、サイリスタ等でもよい、この場合寄生
ダイオードが無いので別にジャンプ用ダイオードを装着
する。

また、前記実施例は、スイッチング回路について説明し
たが、複合半導体装置による、あるいはソリッドステー
トによるスイッチング回路に適用できる。さらに本発明
は第１図の１点鎖線で示すように、ゲートターンオフサ
イリスタのゲート駆動回路ＢＣとして本発明の思想を実
現することができる。

［発明の効果］ 本発明に係るスイッチング回路およびゲートターンオフ
サイリスタのゲート駆動回路によれば次のような多くの
効果を奏する。

■、主電源電圧はＧＴＯとＭＯ５Ｆ　Ｅ　Ｔによって分
圧されるため、　　ＭＯ３Ｆ　Ｅ　Ｔだけでは不可能な
高電圧の主電源にも対応することができる。

■、　　ＭＯ３Ｆ　Ｅ　Ｔに主電流を流して制御するよ
うにしたので、ＧＴＯと共働する大容量のＭＯＳＦＥＴ
によって高速のスイッチングを行なうことができる。

■、ＧＴＯがターンオフする時にゲートから引抜かれる
電流は主電流のバイパスとなるので、主電流と同じであ
り、ＧＴＯをターンオフさせるときのゲート引抜き電流
が従来の通常の場合は主電流の数分の−であるのに１本
願の場合は１００％引抜くので、ターンオフ時間は著し
く短縮され、スイッチングスピードは早い。

■、複合半導体装置のターンオン、ターンオフ回路が簡
素化され小型化されるＧＴＯのゲートに逆電流を流すた
めの特別のゲート電源が不要である。

■、初期駆動用電源を用意しさえすればスイッチング駆
動回路の電源として特に用意する必要がない。

■、簡単な構成でＧＴＯのゲートに広幅のターンオンゲ
ート電流が流せる。

■、ＧＴＯに本発明のゲート駆動回路を付加すれば直ち
にバイモス（Ｂｉ−ＭＯＳ）型素子が構成できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るゲート駆動回路を備え
たスイッチング回路の回路図、第２図はターンオン電力
蓄積用の第１．第２・・・のコンデンサの放電特性を示
す線図である。 ＣＳ−・・複合半導体装置 Ｇ　Ｔ　Ｏ−・・ゲートターンオフサイリスタＱｌ−・
・電界効果トランジスタ Ｑ　２−・・第２の電界効果トランジスタＤ・・・引き
抜き用のダイオード ＣＩ　、Ｃ２、Ｃ３・・・ターンオン電力蓄積用のコン
デンサ

Claims (1)

1. 【特許請求の範囲】 １大電力を高速度でスイッチングするためのスイッチン
   グ回路において、 ゲートターンオフサイリスタのカソードと、電界効果ト
   ランジスタのドレインとを直列接続し、前記ゲートター
   ンオフサイリスタのゲートと前記電界効果トランジスタ
   のソース間に、ゲートターンオフサイリスタのゲートか
   らターンオフ時に電流を引き抜けるよう電界効果トラン
   ジスタのオン電圧より少なくとも数倍高い順方向電圧を
   有する引き抜き用のダイオードまたは、電界効果トラン
   ジスタのオン電圧より数倍高いツェナー電圧を有するツ
   ェナーダイオードを介挿し、 前記ゲートターンオフサイリスタのアノードと電界効果
   トランジスタのソースとに電源および負荷を接続する主
   端子を設け、前記電界効果トランジスタのゲートにスイ
   ッチング駆動端子を設け、前記電界効果トランジスタと
   同期してスイッチ動作するスイッチング素子の一方の端
   子を前記ゲートターンオフサイリスタのゲートに接続し
   、他方の端子と前記電界効果トランジスタのソースとの
   間にターンオン電力蓄積用の第１のコンデンサを接続す
   るとともに、前記ゲートターンオフサイリスタのゲート
   からの電流をスイッチング素子を越えて該第１のコンデ
   ンサに送るジャンプ用ダイオードを前記スイッチング素
   子の一方の端子と他方の端子との間に設け、 さらに、前記第１のコンデンサと並列に時定数を異なら
   しめた第２、第３以下所要数のコンデンサを接続したこ
   とを特徴とするスイッチング回路。 ２ゲートターンオフサイリスタのゲートに接続したスイ
   ッチング素子は第２の電界効果トランジスタであって、
   ジャンプ用ダイオードは該第２の電界効果トランジスタ
   の寄生ダイオードである請求項１記載のスイッチング回
   路。 ３大電力を高速度でスイッチングするゲートターンオフ
   サイリスタのゲート駆動回路において、 スイッチング駆動入力がそのゲートに入力される電界効
   果トランジスタを前記ゲートターンオフサイリスタのカ
   ソードに接続し、 前記ゲートターンオフサイリスタのゲートと前記電界効
   果トランジスタのソース間に、ゲートターンオフサイリ
   スタのゲートからターンオフ時に電流を引き抜くための
   ダイオードまたはツェナーダイオードを介挿し、 前記ゲートターンオフサイリスタのゲートに前記電界効
   果トランジスタと同期してスイッチ動作するスイッチン
   グ素子の一方の端子を接続し、他方の端子と前記電界効
   果トランジスタのソースとの間にターンオン電力蓄積用
   の第１のコンデンサを接続するとともに、前記前記ゲー
   トターンオフサイリスタのゲートからの電流を該第１の
   コンデンサに送るジャンプ用ダイオードを前記スイッチ
   ング素子の一方の端子と他方の端子との間に設け、 さらに、前記第１のコンデンサと並列に時定数を異なら
   しめた第２、第３以下所要数のコンデンサを接続したこ
   とを特徴とするゲートターンオフサイリスタのゲート駆
   動回路。