JPS6121015B2 - - Google Patents
Info
- Publication number
- JPS6121015B2 JPS6121015B2 JP53118970A JP11897078A JPS6121015B2 JP S6121015 B2 JPS6121015 B2 JP S6121015B2 JP 53118970 A JP53118970 A JP 53118970A JP 11897078 A JP11897078 A JP 11897078A JP S6121015 B2 JPS6121015 B2 JP S6121015B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gpff
- gto
- current
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明はゲートターンオフサイリスタ（以下
「GTO」と記す）のゲート回路に係り、特に損失
が小さく、小形、簡単、安価な回路構成によつ
て、GTOのターンオフ、ターンオフを加速させ
得ると供に、GTOのスイツチング時の信頼性を
向上させ得るゲート回路に関する。
「GTO」と記す）のゲート回路に係り、特に損失
が小さく、小形、簡単、安価な回路構成によつ
て、GTOのターンオフ、ターンオフを加速させ
得ると供に、GTOのスイツチング時の信頼性を
向上させ得るゲート回路に関する。
第１図に、GTOをターンオフさせるためのゲ
ート電流（以下「オンゲート電流」と記す）ｉgp
ｏと、ターンオンタイムｔpoとの関係を示す。図
のようにオンゲート電流ｉgpoが大きい程ターン
オンタイムｔpoが短縮していることから、ｉgpoが
大きい程GTOのターンオンを加速でき、しかも
ターンオン時のスイツチング損失を低減させるこ
とができることが判る。
ート電流（以下「オンゲート電流」と記す）ｉgp
ｏと、ターンオンタイムｔpoとの関係を示す。図
のようにオンゲート電流ｉgpoが大きい程ターン
オンタイムｔpoが短縮していることから、ｉgpoが
大きい程GTOのターンオンを加速でき、しかも
ターンオン時のスイツチング損失を低減させるこ
とができることが判る。
第２図に、多くのGTOを用いて測定したｉgpo
とｔpoのばらつきの関係を示す。図において、
AAはターンオンの遅いGTO、BBはターンオン
の速いGTO、CCはターンオンタイムのばらつき
範囲をそれぞれ示す。図から判るように、ｉgpo
が大きくなる程、ｔpoのばらつき範囲は小さくな
り、ターンオン特性が揃つてくる。大容量GTO
の内部は等価的に、多数のGTOが並列接続され
ていると見ることができる。GTO内部にターン
オン特性のばらつきがあると、速くターンオンし
た部分に電流が集中して流れるため、di／dtの大
きな電流が流れた場合、熱破壊の危険が生ずる。
とｔpoのばらつきの関係を示す。図において、
AAはターンオンの遅いGTO、BBはターンオン
の速いGTO、CCはターンオンタイムのばらつき
範囲をそれぞれ示す。図から判るように、ｉgpo
が大きくなる程、ｔpoのばらつき範囲は小さくな
り、ターンオン特性が揃つてくる。大容量GTO
の内部は等価的に、多数のGTOが並列接続され
ていると見ることができる。GTO内部にターン
オン特性のばらつきがあると、速くターンオンし
た部分に電流が集中して流れるため、di／dtの大
きな電流が流れた場合、熱破壊の危険が生ずる。
これ等のことから、GTOをターンオンさせる
時は、大きなｉgpoを流すことが重要である。ま
た、GTOは通常のサイリスタよりも保持電流が
大きいこと、遅れ力率負荷を取る装置へ適用する
こと等を考えると、GTOを導通させておくべき
期間中、GTOを確実に導通状態に保てる程度の
オンゲート電流を流し続けることが好ましい。
時は、大きなｉgpoを流すことが重要である。ま
た、GTOは通常のサイリスタよりも保持電流が
大きいこと、遅れ力率負荷を取る装置へ適用する
こと等を考えると、GTOを導通させておくべき
期間中、GTOを確実に導通状態に保てる程度の
オンゲート電流を流し続けることが好ましい。
第３図に、GTOをターンオフさせるためのゲ
ート電流（以下「オフゲート電流」と記す）ｉgp
ｆｆの立上りdigpff／dtとターンオフタイムｔpffの関
係を示す。図のようにdigpff／dtが大きい程、ｔpf
ｆは短縮し、ターンオフの加速が可能である他、
ターンオフ時の損失も低減することが判る第４図
に、多くのGTOを用いて測定したdigpff／dtとｔp
ｆｆのばらつきとの関係を示す。図において、
AA，BB，CCはそれぞれ第２図の符号に等し
い。図から判るように、digpff／dtが大きい程ば
らつき範囲は小さく、ターンオフ特性が揃つてく
る。第２図で述べたと同様、GTO内部でターン
オフ特性に差があると、最もターンオフタイムの
長い部分に電流が集中して流れ、熱破壊の危険が
生ずる。
ート電流（以下「オフゲート電流」と記す）ｉgp
ｆｆの立上りdigpff／dtとターンオフタイムｔpffの関
係を示す。図のようにdigpff／dtが大きい程、ｔpf
ｆは短縮し、ターンオフの加速が可能である他、
ターンオフ時の損失も低減することが判る第４図
に、多くのGTOを用いて測定したdigpff／dtとｔp
ｆｆのばらつきとの関係を示す。図において、
AA，BB，CCはそれぞれ第２図の符号に等し
い。図から判るように、digpff／dtが大きい程ば
らつき範囲は小さく、ターンオフ特性が揃つてく
る。第２図で述べたと同様、GTO内部でターン
オフ特性に差があると、最もターンオフタイムの
長い部分に電流が集中して流れ、熱破壊の危険が
生ずる。
これ等のことから、GTOのターンオフ時には
digpff／dtの大きなオフゲート電流を流してター
ンオフさせることが重要である。
digpff／dtの大きなオフゲート電流を流してター
ンオフさせることが重要である。
以上のことから、GTOの駆動に適するゲート
電流波形は、第５図に示す様になる。つまり、
GTOターンオフ当初は図のＤ部分のように大き
なターンオン加速用ゲート電流を流し、その後は
GTOを確実にオン状態に保つためにＥ部分のよ
うなゲート電流を流し続ける。一方、GTOのタ
ーンオフ時は図のＦ部分のような大きなオフゲー
ト電流を流す。
電流波形は、第５図に示す様になる。つまり、
GTOターンオフ当初は図のＤ部分のように大き
なターンオン加速用ゲート電流を流し、その後は
GTOを確実にオン状態に保つためにＥ部分のよ
うなゲート電流を流し続ける。一方、GTOのタ
ーンオフ時は図のＦ部分のような大きなオフゲー
ト電流を流す。
ここでオフゲート電流の立上りdigpff／dtは、
GTOをターンオフさせるための電源（以下「オ
フゲート電源」と記す）電圧をｅgpffとし、ゲー
ト回路の配線のインダクタンスをＬgとする時、
次式で与えられる。
GTOをターンオフさせるための電源（以下「オ
フゲート電源」と記す）電圧をｅgpffとし、ゲー
ト回路の配線のインダクタンスをＬgとする時、
次式で与えられる。
digpff／dt＝ｅgpff／Ｌg ………(1)
(1)式から、digpff／dtを大きくするにはＬgをで
きるだけ小さくする構成にし、ｅgpffを大きくす
れば良い。ｅgpffはGTOのゲート、カソード間に
逆電圧として印加されるが、GTOのゲート、カ
ソード間逆耐電圧が18〜20V程度であるため、ｅ
gpffはこれよりも低い電圧に選定する必要があ
る。ｅgpffを15Vとし、Ｌgをできるだけ小さくす
る様に構成したゲート回路では、digpff／dtは20
〜30A／μｓ程度が限界に近い。この問題点を解
決するため、第６図に示す構成のゲート回路が発
表されている。
きるだけ小さくする構成にし、ｅgpffを大きくす
れば良い。ｅgpffはGTOのゲート、カソード間に
逆電圧として印加されるが、GTOのゲート、カ
ソード間逆耐電圧が18〜20V程度であるため、ｅ
gpffはこれよりも低い電圧に選定する必要があ
る。ｅgpffを15Vとし、Ｌgをできるだけ小さくす
る様に構成したゲート回路では、digpff／dtは20
〜30A／μｓ程度が限界に近い。この問題点を解
決するため、第６図に示す構成のゲート回路が発
表されている。
Ｅgpo，Ｅgpffはそれぞれオンゲート電源、オフ
ゲート電源であり、T1，T2はそれぞれオンゲー
ト電流、オフゲート電流をスイツチングするため
のトランジスタ、R1はGTOを導通状態に保つた
めのゲート電流を制限する抵抗、R2はコンデン
サＣの充電抵抗、D1はコンデンサＣの放電防止
用ダイオード、D2はＥgpffに逆電流を流さないよ
うにするために設けたダイオードである。
ゲート電源であり、T1，T2はそれぞれオンゲー
ト電流、オフゲート電流をスイツチングするため
のトランジスタ、R1はGTOを導通状態に保つた
めのゲート電流を制限する抵抗、R2はコンデン
サＣの充電抵抗、D1はコンデンサＣの放電防止
用ダイオード、D2はＥgpffに逆電流を流さないよ
うにするために設けたダイオードである。
次に本回路の動作を略述する。まず、T1がオ
ンするとＥgpoからR1、GTOのゲート、カソード
に電流が流れると供に、D1，R2，Ｃ，GTOのゲ
ート、カソードにも電流が流れ、Ｃは図示の極性
に充電される。コンデンサＣの充電電流がGTO
のターンオン加速用のゲート電流となり、R1を
流れる電流によつてGTOは確実に導通状態を保
持する。ここで、ＥgpoはGTOのゲート、カソー
ドの順方向に電流を流す電源であるため、高い電
圧に選定できる。そこでＥgpffよりもＥgpoの電圧
を大きく選定しておくことによつて、コンデンサ
Ｃの充電電圧もＥgpffより大きくできる。
ンするとＥgpoからR1、GTOのゲート、カソード
に電流が流れると供に、D1，R2，Ｃ，GTOのゲ
ート、カソードにも電流が流れ、Ｃは図示の極性
に充電される。コンデンサＣの充電電流がGTO
のターンオン加速用のゲート電流となり、R1を
流れる電流によつてGTOは確実に導通状態を保
持する。ここで、ＥgpoはGTOのゲート、カソー
ドの順方向に電流を流す電源であるため、高い電
圧に選定できる。そこでＥgpffよりもＥgpoの電圧
を大きく選定しておくことによつて、コンデンサ
Ｃの充電電圧もＥgpffより大きくできる。
逆に、T1をオフさせると供に、T2をオンする
と、ＥgpffよりもコンデンサＣの充電電圧が高く
なつているため、始めはＣからT2、GTOのカソ
ード、ゲートに放電電流を流す。Ｃは放電によつ
て電圧が低下し、Ｅgpffと等しい電圧に至つた時
点からはＥgpffから主にT2、GTOのカソード、ゲ
ートに電流を流し、GTOをターンオフさせる。
本構成によれば、T2が導通した直後はＥgpffより
も高い電圧に充電されたＣから放電電流が流れる
ため、digpff／dtを大きくすることができ、Ｅgpo
を24Vとした時、digpff／dtは40〜50A／μｓまで
高くすることができた。
と、ＥgpffよりもコンデンサＣの充電電圧が高く
なつているため、始めはＣからT2、GTOのカソ
ード、ゲートに放電電流を流す。Ｃは放電によつ
て電圧が低下し、Ｅgpffと等しい電圧に至つた時
点からはＥgpffから主にT2、GTOのカソード、ゲ
ートに電流を流し、GTOをターンオフさせる。
本構成によれば、T2が導通した直後はＥgpffより
も高い電圧に充電されたＣから放電電流が流れる
ため、digpff／dtを大きくすることができ、Ｅgpo
を24Vとした時、digpff／dtは40〜50A／μｓまで
高くすることができた。
しかし、本構成のゲート回路には次の欠点があ
つた。
つた。
(i) Ｅgpoを大きくしているため、R1で生ずる損
失が大きく、効率を低下させると供に、R1の
体積が大きくなつて回路の大形化を招く。
失が大きく、効率を低下させると供に、R1の
体積が大きくなつて回路の大形化を招く。
(ii) 初期状態ではコンデンサＣの電圧は0Vであ
るが、定常運転時にはＣの電圧はＥgpffよりも
低くならない。このため、第１回目のＣの充電
電流ピーク値ｉC1と、定常状態でのＣの充電電
流ピーク値ｉC２はそれぞれ次式で表わされる
ようになる。
るが、定常運転時にはＣの電圧はＥgpffよりも
低くならない。このため、第１回目のＣの充電
電流ピーク値ｉC1と、定常状態でのＣの充電電
流ピーク値ｉC２はそれぞれ次式で表わされる
ようになる。
ｉC１＝Ｅgpo／R2 ………(2)
ｉC２＝（Ｅgpo−Ｅgpff）／R2 ………(3)
定常状態で、GTOのターンオンを加速する
ためには、ｉC２をGTOのターンオン加速に十
分な電流値とするようにR2を決める必要があ
る。しかし、(2)式で示すように、第１回目のＣ
の充電電流が大きくなり、トランジスタT1、
GTOのゲートに過電流を流す危険がある。
ためには、ｉC２をGTOのターンオン加速に十
分な電流値とするようにR2を決める必要があ
る。しかし、(2)式で示すように、第１回目のＣ
の充電電流が大きくなり、トランジスタT1、
GTOのゲートに過電流を流す危険がある。
本発明の目的は、Ｅgpoの電圧が低くても、
digpff／dtを十分大きくでき、抵抗R1の損失を低
減させて効率の向上を図るとともに、回路の小形
化、低価格化を可能とし、しかもトランジスタ
T1に流れるピーク電流を抵減させたGTOのゲー
ト回路を提供することにある。
digpff／dtを十分大きくでき、抵抗R1の損失を低
減させて効率の向上を図るとともに、回路の小形
化、低価格化を可能とし、しかもトランジスタ
T1に流れるピーク電流を抵減させたGTOのゲー
ト回路を提供することにある。
そこで本発明では、GTOのターンオフ時に、
第６図に示すコンデンサＣと、オフゲート電源Ｅ
gpffとが直列に接続される回路から、オフゲート
電流ｉgpffを流す様に構成すれば、ｉgpffの流れ始
めには、Ｅgpffの電圧と、コンデンサＣの充電電
圧の和の電圧によつてｉgpffを流すことになり、
オンゲート電源Ｅgpoを小さくても十分大きな
digpff／dtを得ることができるということに注目
した。Ｅgpoが小さくできればR1で生ずる損失も
低減できる。また、Ｅgpffは電圧源と考え得る電
源であり、ＥgpffとＣが直列に接続された状態で
は、ｉgpffを流すことによつてＣの電圧は、ほぼ
0Vとなり、Ｃの充電電流は第１回目も、定常運
転時も(2)式で示されるようになる。以上のことか
ら、従来回路の(i)、(ii)の欠点は無くなり、しかも
GTOの駆動に適するゲート電流を得ることがで
きる。
第６図に示すコンデンサＣと、オフゲート電源Ｅ
gpffとが直列に接続される回路から、オフゲート
電流ｉgpffを流す様に構成すれば、ｉgpffの流れ始
めには、Ｅgpffの電圧と、コンデンサＣの充電電
圧の和の電圧によつてｉgpffを流すことになり、
オンゲート電源Ｅgpoを小さくても十分大きな
digpff／dtを得ることができるということに注目
した。Ｅgpoが小さくできればR1で生ずる損失も
低減できる。また、Ｅgpffは電圧源と考え得る電
源であり、ＥgpffとＣが直列に接続された状態で
は、ｉgpffを流すことによつてＣの電圧は、ほぼ
0Vとなり、Ｃの充電電流は第１回目も、定常運
転時も(2)式で示されるようになる。以上のことか
ら、従来回路の(i)、(ii)の欠点は無くなり、しかも
GTOの駆動に適するゲート電流を得ることがで
きる。
第７図に、本発明の一実施例を示す。図におい
て、第６図に対応する符号は同一物を表わす。図
でT1がオンすると、ＥgpoからT1，R1，GTOのゲ
ート、カソードに電流を流すと共に、R2，Ｃ，
GTOのゲート、カソードにも電流を流してGTO
をターンオンする。この時コンデンサＣは図示の
極性にＥgpoの電圧まで充電され、この充電電流
がGTOのターンオンを加速する。次に、T1をオ
フすると共にT2をオンするとＣ，T2，Ｅgpff，
GTOのカソード、ゲートに電流を流す。この
時、ＣとＥgpffは直列に接続されるため、ｉgpffの
流れ始めはＣの充電電圧とＥgpffの電圧の和で電
流を流すことになり、digpff／dtを高めることが
できる。ｉgpffを流すことによつてＣの電圧は低
下し、0Vとなつた後はＥgpffからGTOのカソー
ド、ゲート、ダイオードD3，T2の回路に電流を
流し、GTOをターンオフさせる。
て、第６図に対応する符号は同一物を表わす。図
でT1がオンすると、ＥgpoからT1，R1，GTOのゲ
ート、カソードに電流を流すと共に、R2，Ｃ，
GTOのゲート、カソードにも電流を流してGTO
をターンオンする。この時コンデンサＣは図示の
極性にＥgpoの電圧まで充電され、この充電電流
がGTOのターンオンを加速する。次に、T1をオ
フすると共にT2をオンするとＣ，T2，Ｅgpff，
GTOのカソード、ゲートに電流を流す。この
時、ＣとＥgpffは直列に接続されるため、ｉgpffの
流れ始めはＣの充電電圧とＥgpffの電圧の和で電
流を流すことになり、digpff／dtを高めることが
できる。ｉgpffを流すことによつてＣの電圧は低
下し、0Vとなつた後はＥgpffからGTOのカソー
ド、ゲート、ダイオードD3，T2の回路に電流を
流し、GTOをターンオフさせる。
いま、GTOのターンオンを加速するためのゲ
ート電流のピーク値を10A、GTOのオン状態を
確実に保つために流すゲート電流を3A、GTOの
オンdutyを50％として、本実施例と第６図の回
路を具体的に比較してみる。Ｅgpffは両回路方式
ともGTOのゲート、カソード間逆耐電圧の制限
を受けるため、15Vとする。第６図の例ではＥgpo
を24Vとした時、digpff／dtが40〜50A／μｓとな
つたので、Ｅgpoは24Vとする。また、トランジス
タ、ダイオードの電圧降下は無視することにす
る。
ート電流のピーク値を10A、GTOのオン状態を
確実に保つために流すゲート電流を3A、GTOの
オンdutyを50％として、本実施例と第６図の回
路を具体的に比較してみる。Ｅgpffは両回路方式
ともGTOのゲート、カソード間逆耐電圧の制限
を受けるため、15Vとする。第６図の例ではＥgpo
を24Vとした時、digpff／dtが40〜50A／μｓとな
つたので、Ｅgpoは24Vとする。また、トランジス
タ、ダイオードの電圧降下は無視することにす
る。
第６図の回路例で、3Aのゲート電流を流し続
けるためにはR1は８Ωとなり、損失は 32×８×１／２＝36（Ｗ） となる。また、10Aのターンオン加速ゲート電流
を得るためにはＣの充電電流ピーク値を7Aとす
る必要があり、(3)式からR2は1.29Ωとなる。R2を
1.29Ωとすると、第１回目のＣの充電電流ピーク
値は(2)式から11.63Aとなり、R1を流れる電流を
加味すると、第１回目にT1がオンした時の電流
ピーク値は14.63Aとなる。
けるためにはR1は８Ωとなり、損失は 32×８×１／２＝36（Ｗ） となる。また、10Aのターンオン加速ゲート電流
を得るためにはＣの充電電流ピーク値を7Aとす
る必要があり、(3)式からR2は1.29Ωとなる。R2を
1.29Ωとすると、第１回目のＣの充電電流ピーク
値は(2)式から11.63Aとなり、R1を流れる電流を
加味すると、第１回目にT1がオンした時の電流
ピーク値は14.63Aとなる。
第７図の実施例では、digpff／dtを第６図の場
合と同等にするには、Ｅgpffと、Ｅpoの和を24Vと
すれば良く、Ｅpoは9Vとなる。第６図の場合と同
様、R1に3Aの電流を流す時R1の損失は 32×３×１／２＝13.5（Ｗ） となる。また10Aのターンオン加速ゲート電流を
得るためには、Ｃの充電電流ピーク値を7Aとす
ればよく、R2は1.29Ωとなる。本実施例ではＣは
ｉgpffを流すことによつて0Vとなるため、Ｃの充
電電流ピーク値は第１回目も、定常運転時も7A
となり、T1には10Aのピーク電流以上流れること
はない。
合と同等にするには、Ｅgpffと、Ｅpoの和を24Vと
すれば良く、Ｅpoは9Vとなる。第６図の場合と同
様、R1に3Aの電流を流す時R1の損失は 32×３×１／２＝13.5（Ｗ） となる。また10Aのターンオン加速ゲート電流を
得るためには、Ｃの充電電流ピーク値を7Aとす
ればよく、R2は1.29Ωとなる。本実施例ではＣは
ｉgpffを流すことによつて0Vとなるため、Ｃの充
電電流ピーク値は第１回目も、定常運転時も7A
となり、T1には10Aのピーク電流以上流れること
はない。
以上のことから、第６図ではT1の電流として
14.63Aのピーク値を考慮する必要があるが、本
実施例では10Aで良く、更に、第６図ではR1の損
失が36Wであるものが、本実施例では13.5Wとな
り、損失が62％程度低減する。このため、本実施
例では損失許容量の小さな抵抗を使用でき、抵抗
の体積が60％程度小さくなり、回路９小形化が可
能となる他、低価格化も図れる。
14.63Aのピーク値を考慮する必要があるが、本
実施例では10Aで良く、更に、第６図ではR1の損
失が36Wであるものが、本実施例では13.5Wとな
り、損失が62％程度低減する。このため、本実施
例では損失許容量の小さな抵抗を使用でき、抵抗
の体積が60％程度小さくなり、回路９小形化が可
能となる他、低価格化も図れる。
第８図に他の実施例を示す。本実施例はT2を
Ｅgpffの正極性側に移したものであり、回路動作
及び効果は第７図の実施例と同様である。
Ｅgpffの正極性側に移したものであり、回路動作
及び効果は第７図の実施例と同様である。
第７図、第８図の実施例とも、第６図の例と同
様、Ｃの放電防止用ダイオードD1を附加しても
良く、また、T1，T2はトランジスタ以外でも
GTO、通常のサイリスタなどの様なスイツチン
グ素子を用いても同様の効果を得ることができ
る。しかし、通常のサイリスタは自己消弧能力が
無いため、転流回路を付加する必要がある。
様、Ｃの放電防止用ダイオードD1を附加しても
良く、また、T1，T2はトランジスタ以外でも
GTO、通常のサイリスタなどの様なスイツチン
グ素子を用いても同様の効果を得ることができ
る。しかし、通常のサイリスタは自己消弧能力が
無いため、転流回路を付加する必要がある。
以上のように本発明によれば、低いオンゲート
電源の電圧でも、digpff／dtを十分大きくできる
他、回路損失を低減させることができ、体積の小
さな抵抗の使用が可能となつて、回路の小形化、
低価格化を図ることができる効果がある。その
他、オンゲート電流を流すスイツチング素子のピ
ーク電流を低下させることができ、しかも効率を
向上させることができる効果がある。
電源の電圧でも、digpff／dtを十分大きくできる
他、回路損失を低減させることができ、体積の小
さな抵抗の使用が可能となつて、回路の小形化、
低価格化を図ることができる効果がある。その
他、オンゲート電流を流すスイツチング素子のピ
ーク電流を低下させることができ、しかも効率を
向上させることができる効果がある。
第１図乃至第４図はそれぞれGTOの基本的な
スイツチング特性の（ｍ）例を示す図、第５図は
GTOの駆動に適するゲート電流波形を示す図、
第６図は従来のゲート回路の１例を示す図、第７
図及び第８図はそれぞれ本発明の実施例を示す図
である。 Ｅgpo…オンゲート電源、Ｅgpff…オフゲート電
源、T1，T2…トランジスタ、Ｃ…コンデンサ、
R1，R2…抵抗。
スイツチング特性の（ｍ）例を示す図、第５図は
GTOの駆動に適するゲート電流波形を示す図、
第６図は従来のゲート回路の１例を示す図、第７
図及び第８図はそれぞれ本発明の実施例を示す図
である。 Ｅgpo…オンゲート電源、Ｅgpff…オフゲート電
源、T1，T2…トランジスタ、Ｃ…コンデンサ、
R1，R2…抵抗。
Claims (1)
- 【特許請求の範囲】 １ ゲートターンオフサイリスタをターンオフさ
せるための第１のスイツチ素子を有する第１のゲ
ート電源と、ターンオフさせるための第２のスイ
ツチ素子を有する第２のゲート電源とを備え、第
１のゲート電源は、第１の抵抗と、第２の抵抗及
びコンデンサよりなる直列体との並列回路を介し
てゲートターンオフサイリスタの制御電極に接続
され、上記第２のゲート電源は上記第２の抵抗と
上記コンデンサとの接続点に接続され、ゲートタ
ーンオフサイリスタをターンオフする時は上記第
２のスイツチ素子を導通させて上記第２のゲート
電源と上記コンデンサとが直列に接続される回路
によつてターンオフ用のゲート電流を流すことを
特徴とするゲートターンオフサイリスタのゲート
回路。 ２ 特許請求の範囲第１項において、上記コンデ
ンサを充電する電流が、ゲートターンオフサイリ
スタをターンオフさせるためのゲート電流の１部
となる様に構成したことを特徴とするゲートター
ンオフサイリスタのゲート回路。 ３ 特許請求の範囲第２項において、上記コンデ
ンサと並列に、上記コンデンサの正極性に充電さ
れた電極がカソード側となるようにダイオードを
接続し、この回路と直列に抵抗を接続したことを
特徴とするゲートターンオフサイリスタのゲート
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11897078A JPS5545274A (en) | 1978-09-26 | 1978-09-26 | Gate circuit of gate turn-off thyristor |
| US06/078,470 US4298809A (en) | 1978-09-26 | 1979-09-24 | Gate circuit for gate turn-off thyristor |
| DE2938736A DE2938736C2 (de) | 1978-09-26 | 1979-09-25 | Steuerschaltung für Abschalt- Thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11897078A JPS5545274A (en) | 1978-09-26 | 1978-09-26 | Gate circuit of gate turn-off thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5545274A JPS5545274A (en) | 1980-03-29 |
| JPS6121015B2 true JPS6121015B2 (ja) | 1986-05-24 |
Family
ID=14749781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11897078A Granted JPS5545274A (en) | 1978-09-26 | 1978-09-26 | Gate circuit of gate turn-off thyristor |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4298809A (ja) |
| JP (1) | JPS5545274A (ja) |
| DE (1) | DE2938736C2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859379U (ja) * | 1981-10-16 | 1983-04-21 | 株式会社明電舎 | ゲ−トタ−ンオフサイリスタの故障検出装置 |
| JPS58175970A (ja) * | 1982-04-08 | 1983-10-15 | Fuji Electric Co Ltd | スイッチング半導体素子への逆バイアス電流供給装置 |
| DE3230741A1 (de) * | 1982-08-18 | 1984-02-23 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterschalter mit einem abschaltbaren thyristor |
| DE3230760A1 (de) * | 1982-08-18 | 1984-02-23 | Siemens AG, 1000 Berlin und 8000 München | Abschaltbarer thyristor |
| US4551643A (en) * | 1983-10-24 | 1985-11-05 | Rca Corporation | Power switching circuitry |
| US4593204A (en) * | 1983-12-27 | 1986-06-03 | General Electric Company | Driver circuits for gate turn-off thyristors and bipolar transistors |
| JPS61230519A (ja) * | 1985-04-05 | 1986-10-14 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタの駆動回路 |
| JPS62256529A (ja) * | 1986-04-22 | 1987-11-09 | アレン−ブラツドリイ カンパニ−，インコ−ポレ−テツド | サイリスタ回路 |
| JPH01126016A (ja) * | 1987-11-11 | 1989-05-18 | Hitachi Ltd | 直流スイッチ |
| JPH0799931B2 (ja) * | 1989-09-08 | 1995-10-25 | 東洋電機製造株式会社 | スイッチング素子の駆動回路 |
| US5684426A (en) * | 1995-12-21 | 1997-11-04 | General Electric Company | GTO gate driver circuits for snubbered and zero voltage soft switching converters |
| DE19731836A1 (de) * | 1997-07-24 | 1999-01-28 | Asea Brown Boveri | Verfahren und Vorrichtung zum Ansteuern eines Abschaltthyristors |
| US6404265B1 (en) * | 1999-08-13 | 2002-06-11 | York International Corporation | Highly efficient driver circuit for a solid state switch |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2323258A1 (de) * | 1972-05-15 | 1973-11-29 | Westinghouse Electric Corp | Schaltungsanordnung zur gateunterstuetzten abschaltung eines gategesteuerten halbleiterschalters |
| DE2336287A1 (de) * | 1973-07-17 | 1975-02-06 | Deutsche Bundespost | Leicht abschaltbarer thyristor |
| DE2706200A1 (de) * | 1977-02-14 | 1978-08-17 | Brell Siegfried | Schaltung fuer einen thyristor |
-
1978
- 1978-09-26 JP JP11897078A patent/JPS5545274A/ja active Granted
-
1979
- 1979-09-24 US US06/078,470 patent/US4298809A/en not_active Expired - Lifetime
- 1979-09-25 DE DE2938736A patent/DE2938736C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5545274A (en) | 1980-03-29 |
| DE2938736C2 (de) | 1990-06-21 |
| DE2938736A1 (de) | 1980-04-17 |
| US4298809A (en) | 1981-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| JP6742528B2 (ja) | 電力変換装置 | |
| JP3666843B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| JP3568823B2 (ja) | 絶縁ゲート型半導体素子のゲート制御回路 | |
| KR101730636B1 (ko) | 안정성이 향상된 양방향 비절연 dc-dc 컨버터 | |
| CN104247263A (zh) | 电力变换器 | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US4298809A (en) | Gate circuit for gate turn-off thyristor | |
| JP2002281737A (ja) | Ｉｇｂｔ直列接続式ゲート駆動回路 | |
| JP7099199B2 (ja) | 駆動対象スイッチの駆動回路 | |
| JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP4455090B2 (ja) | コンデンサの放電回路 | |
| JP3602011B2 (ja) | 制御回路 | |
| JPH08195664A (ja) | 半導体装置のスナバ回路 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JP7717019B2 (ja) | 半導体装置 | |
| JP3391095B2 (ja) | 電力変換装置の制御方法 | |
| KR20010049768A (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2023136689A (ja) | スイッチング素子の駆動回路及びインテリジェントパワーモジュール | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JPH07143733A (ja) | スナバ回路 | |
| JP2002044934A (ja) | 半導体電力変換装置 | |
| JPH0947013A (ja) | スナバ回路及びそれを用いた電力変換装置 |