JPH0345187Y2

JPH0345187Y2 -

Info

Publication number: JPH0345187Y2
Application number: JP19195785U
Authority: JP
Priority date: 1985-12-13
Filing date: 1985-12-13
Publication date: 1991-09-24
Also published as: JPS6299866U

Description

【考案の詳細な説明】 (a) 考案の技術分野マイクロプロセツサの特性を測定する場合は、
ロジツクアナライザのプロ−ブをマイクロプロセ
ツサに接続する。[Detailed explanation of the invention] (a) Technical field of the invention When measuring the characteristics of a microprocessor,
Connect the logic analyzer probe to the microprocessor.

マイクロプロセツサの端子数は30本以上になる
場合があり、ロジツクアナライザのプロ−ブをこ
れらの端子に１本ずつ接続していたのでは作業効
率が悪くなる。また、マイクロプロセツサによつ
ては、信号用の端子がパツケ−ジの下に隠れるよ
うな形状のものもあり、プロ−ブの接続が困難に
なる。 A microprocessor may have 30 or more terminals, and connecting a logic analyzer probe to each of these terminals one by one reduces work efficiency. Furthermore, some microprocessors have signal terminals hidden under the package, making it difficult to connect probes.

そこで、マイクロプロセツサにプロ−ブを接続
する場合は、プロ−ブの先端にコネクタを取り付
けるとともに、プロ−ブの中間にソケツトを設
け、測定しようとするマイクロプロセツサをこの
ソケツトに差し込み、先端のコネクタをマイクロ
プロセツサが挿入されていた箇所に差し込むよう
する。このようにすれば、パツケ−ジの違うマイ
クロプロセツサにもロジツクアナライザのプロ−
ブを接続することができるようになる。 Therefore, when connecting a probe to a microprocessor, attach a connector to the tip of the probe, provide a socket in the middle of the probe, insert the microprocessor to be measured into this socket, and connect the tip of the probe to the socket. Insert the connector into the location where the microprocessor was inserted. In this way, the logic analyzer can be used even with microprocessors with different packages.
You will be able to connect the

この考案は、このような場合に使用するロジツ
クアナライザ用プロ−ブを改良したものである。 This invention is an improvement on the logic analyzer probe used in such cases.

(b) 従来技術と問題点マイクロプロセツサにプロ−ブを接続する場合
の構成図を第２図に示す。(b) Prior art and problems Figure 2 shows a configuration diagram when a probe is connected to a microprocessor.

第２図の１１はプリント板、１２はマイクロプ
ロセツサ、１３はコネクタ、１４はソケツト、１
５はポツド、１６と１７は接続線である。 In Fig. 2, 11 is a printed board, 12 is a microprocessor, 13 is a connector, 14 is a socket, 1
5 is a pot, and 16 and 17 are connection lines.

マイクロプロセツサ１２はロジツクアナライザ
で測定される部品であり、プリント板１１に装着
されている。 The microprocessor 12 is a component that is measured by a logic analyzer, and is mounted on the printed board 11.

第２図のコネクタ１３はソケツト１４に挿入で
きる形状になつている。 The connector 13 shown in FIG. 2 is shaped so that it can be inserted into a socket 14.

第２図では、接続線１６がコネクタ１３とポツ
ド１５の間を接続しており、接続線１７がポツド
１５と図示を省略したロジツクアナライザの間を
接続している。 In FIG. 2, a connection line 16 connects the connector 13 and the pod 15, and a connection line 17 connects the pod 15 and a logic analyzer (not shown).

第２図の１３〜１７がロジツクアナライザ用プ
ロ−ブを構成しており、第２図の１２〜１４を次
のａ〜ｃのように接続すれば、マイクロプロセツ
サ１２の信号を接続線１７からロジツクアナライ
ザに供給することができる。 13 to 17 in FIG. 2 constitute a logic analyzer probe, and if 12 to 14 in FIG. 17 to the logic analyzer.

ａマイクロプロセツサ１２をプリント板１１か
ら外す。a. Remove the microprocessor 12 from the printed board 11.

ｂプリント板１１のマイクロプロセツサ１２を
外した所へコネクタ１３を接続する。b. Connect the connector 13 to the printed board 11 where the microprocessor 12 was removed.

ｃ取り外したマイクロプロセツサ１２をポツド
１５上のソケツト１４に接続する。c. Connect the removed microprocessor 12 to the socket 14 on the pod 15.

次に、第２図のコネクタ１３とソケツト１４の
結線図を第３図に示す。 Next, a wiring diagram of the connector 13 and socket 14 shown in FIG. 2 is shown in FIG.

第３図から明らかなように、コネクタ１３の各
端子とソケツト１４の各端子は一対一で対応して
おり、コネクタ１３をプリント板１１に差し込
み、マイクロプロセツサ１２をソケツト１４に差
し込めば、マイクロプロセツサ１２の各端子をロ
ジツクアナライザに接続することができる。 As is clear from FIG. 3, each terminal of the connector 13 and each terminal of the socket 14 have a one-to-one correspondence, and if the connector 13 is inserted into the printed circuit board 11 and the microprocessor 12 is inserted into the socket 14, the microprocessor Each terminal of processor 12 can be connected to a logic analyzer.

次に、マイクロプロセツサ用プロ−ブの構成図
を第４図と第５図に示す。 Next, the configuration diagrams of the microprocessor probe are shown in FIGS. 4 and 5.

第４図はマイクロプロセツサがリ−ドレス・チ
ツプキヤリアで構成されている場合のプロ−ブで
あり、第５図はマイクロプロセツサがピングリツ
ドアレイで構成されている場合のプロ−ブであ
る。 Figure 4 shows a probe when the microprocessor is configured with a leadless chip carrier, and Figure 5 shows a probe when the microprocessor is configured with a pin grid array. .

例えば、インテル社製のマイクロプロセツサ
80286には、パツケ−ジがリ−ドレス・チツプキ
ヤリアのものと、ピングリツドアレイのものがあ
る。リ−ドレス・チツプキヤリアの場合は、外形
がほぼ正方形で、底面にチツプが68個つけられて
いる。ピングリツドアレイの場合は、外形がほぼ
正方形で、底面に二層構造のピンが68個つけられ
ている。 For example, Intel's microprocessor
The 80286 has a leadless chip carrier package and a pin grid array package. In the case of leadless chip carriers, the outer shape is almost square and 68 chips are attached to the bottom. In the case of a pin grid array, the outer shape is approximately square, with 68 double-layered pins attached to the bottom.

マイクロプロセツサのパツケ−ジには、この他
にジユアルインラインパツケ−ジなどがある。 Other types of microprocessor packages include dual in-line packages.

第４図のプロ−ブはコネクタ２１、ソケツト２
２およびポツド２３で構成されており、第５図の
プロ−ブはコネクタ３１、ソケツト３２およびポ
ツド３３で構成されている。 The probe in Figure 4 has connector 21 and socket 2.
The probe shown in FIG. 5 is composed of a connector 31, a socket 32 and a pod 33.

第４図と第５図ではコネクタとソケツトの形状
が違うので、第４図のプロ−ブを第５図のプロ−
ブに使用することはできない。 The shapes of the connectors and sockets in Figures 4 and 5 are different, so the probe in Figure 4 should be replaced with the probe in Figure 5.
It cannot be used for

したがつて、第２図のような構成にするために
は、マイクロプロセツサのパツケ−ジに対応した
第４図や第５図のプロ−ブを用意しなければなら
ないという問題がある。 Therefore, in order to obtain the configuration shown in FIG. 2, there is a problem in that the probes shown in FIGS. 4 and 5 must be prepared in correspondence with the microprocessor package.

(c) 考案の目的この考案は、マイクロプロセツサのパツケ−ジ
が違う場合でも、パツケージに対応したアダプタ
を使用し、このアダプタが取り付けられるように
構成したプロ−ブにより、一つのプロ−ブで第２
図のような構成を実現できるようにすることを目
的とする。(c) Purpose of the invention This invention uses an adapter that is compatible with the package, even if the microprocessor packages are different, and uses a probe that is configured so that the adapter can be attached to it. And the second
The purpose is to make it possible to realize the configuration shown in the figure.

(d) 考案の実施例まず、マイクロプロセツサのパツケ−ジの一例
を第８図に示す。(d) Embodiment of the invention First, an example of a microprocessor package is shown in FIG.

第８図の４１はパツケ−ジがリ−ドレス・チツ
プキヤリアの場合の例であり、端子Ａが取り付け
られている。また、第８図の４２はパツケ−ジが
ピングリツドアレイの場合の例であり、端子Ｃが
取り付けられている。 Reference numeral 41 in FIG. 8 is an example in which the package is a leadless chip carrier, and the terminal A is attached. Further, 42 in FIG. 8 is an example in which the package is a pin grid array, and the terminal C is attached.

次に、この考案による実施例の構成図を第１図
に示す。 Next, a block diagram of an embodiment according to this invention is shown in FIG.

第１図の１はコネクタ、２はソケツト、３はポ
ツド、４はアダプタ、５はソケツト、６と７は接
続線である。 In FIG. 1, 1 is a connector, 2 is a socket, 3 is a pot, 4 is an adapter, 5 is a socket, and 6 and 7 are connecting wires.

コネクタ１は端子Ａと同じ配列の端子Ｅを取り
付けたものであり、ソケツト２は端子Ｃが挿入で
きるように端子Ｆを取り付けている。 Connector 1 has terminals E attached thereto in the same arrangement as terminals A, and socket 2 has terminal F attached thereto so that terminal C can be inserted therein.

コネクタ１の端子Ｅとソケツト２の端子Ｆ間は
電気的に導通するように接続される。 Terminal E of the connector 1 and terminal F of the socket 2 are connected to be electrically conductive.

第１図では、接続線６がコネクタ１とポツド３
の間を接続しており、接続線７がポツド３と図示
を省略したロジツクアナライザの間を接続してい
る。 In Figure 1, connecting wire 6 connects connector 1 and pot 3.
A connecting line 7 connects between the pod 3 and a logic analyzer (not shown).

アダプタ４は端子Ｄとソケツト５から構成され
ており、ソケツト５の端子Ｂと端子Ｄの間は電気
的に導通するように接続される。 The adapter 4 is composed of a terminal D and a socket 5, and the terminals B and D of the socket 5 are connected so as to be electrically conductive.

端子Ｄは端子Ｃと同じ配列で構成されており、
ソケツト５は端子Ａが挿入できるように端子Ｂを
取り付けている。 Terminal D has the same arrangement as terminal C,
Terminal B is attached to socket 5 so that terminal A can be inserted therein.

コネクタ１の端子Ｅはソケツト５の端子Ｂに挿
入できるようになつており、アダプタ４の端子Ｄ
はソケツト２の端子Ｆに挿入できるようになつて
いる。 Terminal E of connector 1 can be inserted into terminal B of socket 5, and terminal D of adapter 4 can be inserted into terminal B of socket 5.
can be inserted into terminal F of socket 2.

次に、この考案による実施例の使用状態説明図
を第６図と第７図に示す。 Next, FIGS. 6 and 7 are diagrams illustrating the usage state of the embodiment according to this invention.

第６図はアダプタ４をポツド３のソケツト２に
挿入した場合のプロ−ブの構成図であり、第７図
はアダプタ４のソケツト５にコネクタ１を挿入し
た場合のプロ−ブの構成図である。 Figure 6 is a configuration diagram of the probe when adapter 4 is inserted into socket 2 of pot 3, and Figure 7 is a configuration diagram of the probe when connector 1 is inserted into socket 5 of adapter 4. be.

すなわち、第６図はマイクロプロセツサがリー
ドレス・チツプキヤリアの場合のプロ−ブにな
り、第７図はマイクロプロセツサがピングリツド
アレイの場合のプローブになる。 That is, FIG. 6 is a probe when the microprocessor is a leadless chip carrier, and FIG. 7 is a probe when the microprocessor is a pin grid array.

いいかえると、アダプタ４をポツド３のソケツ
ト２に挿入すれば、リ−ドレス・チツプキヤリア
用プロ−ブになり、アダプタ４にコネクタ１を接
続すれば、ピングリツドアレイ用プロ−ブにな
る。 In other words, when the adapter 4 is inserted into the socket 2 of the pot 3, it becomes a probe for a leadless chip carrier, and when the connector 1 is connected to the adapter 4, it becomes a probe for a pin grid array.

第１図はマイクロプロセツサがピングリツドア
レイリ−ドレス・チツプキヤリアの場合の実施例
であるが、ジユアルインラインパツケ−ジのマイ
クロプロセツサに対しても、第１図のコネクタ
１、ソケツト２よびアダプタ４を適合させるによ
り、使用することができるようになる。 Although FIG. 1 shows an embodiment in which the microprocessor is a pin grid array lead-less chip carrier, connector 1 and socket 2 shown in FIG. It can be used by adapting the adapter 4 and the adapter 4.

(e) 考案の効果の考案によれば、第１のパツケ−ジ用のコネク
タと第２のパツケ−ジ用のソケツトで構成するプ
ロ−ブにアダプタを取り付けるようにしているの
で、マイクロプロセツサのパツケ−ジが違う場合
でも、第１のパツケ−ジ用または第２のパツケ−
ジ用のプロ−ブを構成することができる。(e) Effects of the invention According to the invention, since the adapter is attached to the probe consisting of the connector for the first package and the socket for the second package, the microprocessor Even if the packages are different, the first package or the second package
It is possible to construct a probe for this purpose.

[Brief explanation of the drawing]

第１図はこの考案による実施例の構成図、第２
図はマイクロプロセツサにプロ−ブを接続する場
合の構成図、第３図は第２図のコネクタ１３とソ
ケツト１４の結線図、第４図と第５図はマイクロ
プロセツサ用プロ−ブの構成図、第６図と第７図
はこの考案による実施例の使用状態説明図、第８
図はマイクロプロセツサのパツケ−ジの一例。１……コネクタ、２……ソケツト、３……ポツ
ド、４……アダプタ、５……ソケツト、６……接
続線、７……接続線、１１……プリント板、１２
……マイクロプロセツサ、１３……コネクタ、１
４……ソケツト、１５……ポツド、１６……接続
線、１７……接続線、２１……コネクタ、２２…
…ソケツト、２３……ポツド、２４……接続線、
２５……接続線、３１……コネクタ、３２……ソ
ケツト、３３……ポツド、３４……接続線、３５
……接続線、４１……マイクロプロセツサ、４２
……マイクロプロセツサ、Ａ〜Ｆ……端子。 Figure 1 is a configuration diagram of an embodiment according to this invention, Figure 2
The figure is a configuration diagram when connecting a probe to a microprocessor, Figure 3 is a connection diagram of the connector 13 and socket 14 in Figure 2, and Figures 4 and 5 are a diagram of the probe for a microprocessor. The configuration diagram, Figures 6 and 7 are explanatory diagrams of the usage state of the embodiment according to this invention, and Figure 8
The figure shows an example of a microprocessor package. 1... Connector, 2... Socket, 3... Pot, 4... Adapter, 5... Socket, 6... Connection line, 7... Connection line, 11... Printed board, 12
... Microprocessor, 13 ... Connector, 1
4...Socket, 15...Pot, 16...Connection line, 17...Connection line, 21...Connector, 22...
...socket, 23...pot, 24...connection line,
25... Connection line, 31... Connector, 32... Socket, 33... Pot, 34... Connection line, 35
... Connection line, 41 ... Microprocessor, 42
...Microprocessor, A to F...terminals.

Claims

[Claims for Utility Model Registration] A first socket configured with a terminal B into which a terminal A of a first package can be inserted and which is electrically connected to the terminal A, and a second socket having a structure different from that of the first package. An adapter to which terminals D in the same arrangement as the terminals C of the package are attached, and conduction is established between the terminals D and the terminal B, a connector to which terminals E are attached in the same arrangement as the terminals A, and the terminals D are connected to each other. A second socket configured with a terminal F that can be inserted and is electrically conductive with the terminal D is connected to the probe by a connecting wire, and the probe is provided with a probe that is electrically conductive between the terminal E and the terminal F, and the terminal D is connected to the terminal F. A probe for a logic analyzer, characterized in that the probe is formed by inserting the terminal E into the terminal B or by inserting the terminal E into the terminal B.