JPH0345396B2

JPH0345396B2 -

Info

Publication number: JPH0345396B2
Application number: JP60259714A
Authority: JP
Inventors: Juichi Takashima
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1985-11-21
Filing date: 1985-11-21
Publication date: 1991-07-10
Also published as: JPS62121491A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、複数フレームを表示優先順位に従つ
て、重ね合せて合成表示する画面合成回路に関す
る。

〔発明の技術的背景〕

近年、ビデオテツクス等の画像表示端末では、
表示機能向上が著しく、複数のフレームを持ち、
それらを重ね合せ表示する方式や、カラー・ルツ
クアツプテーブルを使用して表示できる着色種類
を多くする方式が採用され始めている。また以上
２つの方式を併用する方式もあり、画像メモリ出
力部の回路構成が増々複雑となる傾向にある。

上記併用方式として例えば、CAPTAIN
PLPS（Presentation Level Protocol Syntax）
方式があり、この方式の端末では、コードで伝送
される文字等の情報を記憶するコードフレーム、
図形を図形要素に分解して一連のジオメトリツク
コマンドで伝送される図形データを記憶するコマ
ンドフレーム、及び図形を画素単位に分解してパ
ターンデータとして伝送される図形データを記憶
するフオトフレームの３枚のフレームを持つてい
る。この３枚のフレームには表示優先順位があ
り、コードフレーム、コマンドフレーム、フオト
フレームの順になつている。表示優先度が下位の
フレームは、上位のフレームで着色指定として
「透明」となつている部分のみに現れる。よつて、
フオトフレームが表示されるのは、コードフレー
ム及びコマンドフレームが同時に「透明」指定さ
れている部分になる。一方、着色指定はカラール
ツクアツプテーブル方式になつており、各フレー
ムのメモリには直接原色信号が記憶されているの
ではなく、各々のフレームに用意されているカラ
ールツクアツプテーブル（以下CLUTという）へ
のアドレス（以下エントリアドレスという）が記
憶されている。この場合、各フレームのエントリ
アドレスは４ビツトであり、2⁴＝16種の着色指定
が可能である。CLUTは、通常ランダムアクセス
メモリ（以下RAMという）で構成され、各エン
トリアドレスに対し、赤（Ｒ）、緑(G)、青(B)の強
さ（輝度）が設定されている。各原色が４ビツト
で設定される場合には、色の種類として、2⁴×2⁴
×2⁴＝4096が可能で、そのうちの16種類が選択さ
れ使用されることになる。複数フレームの場合、
上述したように「透明」指定が必要であるが、通
常CLUTに設定されたＲ，Ｇ，Ｂ信号が全て
“０”の時に「透明」と割り当てる。

また、上記端末は、マイクロプロセツサ（以下
MPUという）により制御されており、電源投入
時にMPUが、上述のCLUTに予め決められてい
るデフオルト値を各エントリアドレスに対する記
憶番地に設定する。第３図に示すCLUTのデフオ
ルト値の場合、エントリアドレスが“1000”のと
き、Ｒ，Ｇ，Ｂ全てが“０”で「透明」となる。

次に、上述した従来端末の画面合成動作を、第
４図に示す回路を参照して説明する。

コードフレーム、コマンドフーム及びフオトフ
レームからCRTのラスタースキヤンに同期して
出力される４ビツトデータ（すなわちエントリア
ドレス）は、各々データセレクタ１０，１１及び
１２の一方側に入力される。データセレクタ１０
〜１２の他方側の入力は共通で、MPUのアドレ
スバスからのアドレスデータ４ビツトが入力して
いる。これらのセレクタ１０〜１２は表示期間に
は各フレームからのエントリアドレスを、その他
期間はカラー値を設定するためMPUのアドレス
を選択出力する。データセレクタ１０の出力は、
コードフレーム用のCLUTであるRAM２０ａ〜
２０ｃのアドレス入力端子に共通に供給される。
また、データセレクタ１１，１２の出力は、夫々
コマンドフレーム及びフオトフレーム用のCLUT
であるRAM２１ａ〜２１ｃ、２２ａ〜２２ｃの
アドレス入力端子に共通に供給される。

これらのRAM２０〜２２は全て４ビツト×16
ワード構成であり、ａにはＲ成分、ｂにはＧ成
分、ｃにはＢ成分が、非表示期間にMPUによつ
て夫々設定されている。

CLUT用RAM２０ａ〜２０ｃの各４ビツト出
力CR，CG，CBは更に、透明指定検出回路３０
及びラツチ回路４０ａ〜４０ｃに入力する。同様
にCLUT用RAM２１ａ〜２１ｃ、２２ａ〜２２
ｃの各ビツト出力は夫々透明指定検出回路３１，
３２及びラツチ回路４１ａ〜４１ｃ、４２ａ〜４
２ｃに入力する。

透明指定検出回路３０〜３２は負論理の12入力
アンドゲートから成る同一回路であり、12本の入
力が全て“０”の時にのみその出力に“１”が得
られるよう構成されている。

透明指定検出回路３０〜３２各々の出力
CTRP、MTRP、PTRPは、対応するラツチ回
路５０〜５２に入力する。ここで、ラツチ回路４
０〜４２、５０〜５２のラツチクロツクは、全て
共通で表示クロツクCPである。これは、CLUT
用RAM２０〜２２及び透明検出回路３０〜３２
で出力信号のタイミングが遅延し、不揃いになる
のを修正するのに必要となるものである。ラツチ
回路５０〜５２の各出力CTRP、MTRP、
PTRPは更にフレーム選択回路６０に入り、フレ
ーム選択回路６０は３種の選択信号SC，SM，
SPのいずれか一つを発生する。選択信号SCは、
上記ラツチ回路４０ａ〜４０ｃ出力を入力とする
３ステートバツフア７０ａ〜７０ｃの出力制御端
子に共通に入力し、同様に選択信号SM，SPは、
ラツチ回路４１ａ〜４１ｃ、４２ａ〜４２ｃ出力
を夫々入力とする３ステートバツフア７１ａ〜７
１ｃ、７２ａ〜７２ｃの出力制御端子に共通に入
力する。各３ステートバツフア７０〜７２は、そ
の出力制御端子のレベルが“１”になつた時のみ
活性になり、その他はハイインピーダンス状態と
なるものである。

上記フレーム選択回路６０は、各フレームの表
示優先順位及び各フレームからの透明指定信号
CTRP、MTRP、PTRPに従つて、表示フレー
ムを決定するもので、以下の論理式を満足する回
路により構成される。

SC＝ ……(1) SM＝CTRP・ ……(2) SP＝CTRP・MTRP・ ……(3) つまり、表示優先順位が下位のフレームは、上
位のフレームが透明のときに限つて表示されるこ
とになる。

上記３ステートバツフア７０〜７２の各々ビツ
ト対応する出力は、ワイヤードオア接続され、さ
らに表示クロツクCPをラツチパルスとするラツ
チ回路８０〜８２に入力される。表示クロツク
CP毎にフレーム選択されてバツフア７０〜７２
のいずれか１組から出力されるＲ成分、Ｇ成分、
Ｂ成分のデイジタルデータは、上記ラツチ回路８
０〜８２で表示クロツクCPにタイミングを合わ
され、Ｄ／Ａ変換器９０〜９２に入力する。この
Ｄ／Ａ変換器９０〜９２の出力から、アナログレ
ベルのＲ，Ｇ，Ｂ出力が得られ、CRTモニタで
表示されることになる。

〔背景技術の問題点〕

以上述べた従来端末の画面合成回路では、画面
合成時のフレーム選択に必要な各フレームの透明
指定信号を、各フレームからのエントリアドレス
をCLUTによつて変換した原色信号から検出して
得ている。ところが、フレーム選択は表示クロツ
ク毎に行なわなければならないので、CLUT及び
透明検出回路による遅延が問題となる。そこで、
上記端末では遅延を吸収してデータ間の同期をと
るため、ラツチ回路を挿入している。しかし、各
フレームの原色信号は４ビツト構成であるため、
ラツチ回路のゲート数が増大し、複雑になつてし
まうという欠点があつた。

また、フレーム選択回路６０の選択時間が極め
て速くなければ、タイミング同期のためのラツチ
回路がフレーム選択回路６０、及びラツチ回路４
０〜４２の次段に必要となり、さらに回路規模が
増大してしまう。

さらに、複数フレームのCLUTが同一であつた
場合、例えばコードフレームとフオトフレームの
CLUTが同一であつた場合でも、夫々に同一の
CLUTを具備しなければならず、回路規模が増大
していた。これは、各フレームの透明指定信号を
得るためには、必ず各フレームからのエントリア
ドレスを、対応するCLUTを通さなければならな
いことに起因する。

〔発明の目的〕

本発明の目的は、複数フレームからのエントリ
アドレスをCLUTで原色信号に変換し、表示優先
順位に従う画面合成を、小回路規模で行ないうる
画面合成回路を提供することにある。

〔発明の概要〕

この発明では、上記目的を達成するために、
CLUTにカラー値を設定する時、同時にそのカラ
ー値が透明か否かを検出して透明指定有無の情報
をCLUTと並列に設けた透明指定記憶手段に書き
込んでいる。各フレームからのエントリアドレス
は、まずこの透明指定記憶手段に与えて透明指定
の有無を検出し、この透明指定信号と所定の表示
優先順位とからフレーム選択を行ない、選択され
たフレームのCLUTのみを活性にして原色信号を
読み出すことによつて、画面合成を行なつてい
る。

〔発明の実施例〕

以下、本発明の画面合成回路に係る実施例につ
いて、図面を参照して説明する。

本発明の一実施例を示す第１図において、コー
ドフレーム、コマンドフレーム及びフオトフレー
ムからCRTのラスタースキヤンに同期して出力
される４ビツトデータ（すなわちエントリアドレ
ス）は、各々データセレクタ１００〜１０２の一
方側に入力される。又同時にラツチ回路１１０〜
１１２にも入力される。データセレクタ１００〜
１０２の他方側の入力は共通で、MPUのアドレ
スバスからのアドレスデータ４ビツトが入力して
いる。データセレクタ１００〜１０２の出力は、
夫々RAM１２０〜１２２のアドレス端子に入力
する。このRAM１２０〜１２２は１ビツト×16
ワード構成となつている。データセレクタ１００
〜１０２のセレクト端子には表示期間信号が入つ
ているので、表示期間にRAM１２０〜１２２の
アドレス入力端子には、夫々コードフレームデー
タ、コマンドフレームデータ、フオトフレームデ
ータが入力することになる。そして表示期間以外
には、MPUのアドレスバスからのアドレスデー
タが与えられることから、これらのRAM１２０
〜１２２はMPUの支配下に入つている。

上記ラツチ回路１１０〜１１２は後述のラツチ
回路１７０と共に、入力データを表示クロツク
CPに同期して出力する機能を有する。ラツチ回
路１１０〜１１２の出力は、夫々データセレクタ
１３０〜１３２の一方側の入力に与えられ、他方
側の入力は共通でMPUのアドレスデータが入力
している。また、セレクト端子には上記データセ
レクタ１００〜１０２と同様に、表示期間信号が
入つている。

データセレクタ１３０〜１３２の出力は、夫々
コードフレーム用、コマンドフレーム用、フオト
フレーム用のCLUTであるRMA１４０〜１４２
のアドレス入力端子に供給される。また、データ
入力端子にはMPUのデータバスからのデータ
（４ビツト×３）が入力している。これらRAM
１４０〜１４２のａにはＲ成分、ｂにはＧ成分、
ＣにはＢ成分が夫々に設定され、全て４ビツト×
16ワード構成である。さらに、これらRAM１４
０〜１４２へのカラー値の設定は、各RAM１４
０〜１４２に対応するライト許可信号W₁〜W₃が
発生した時に行なわれる。このライト許可信号
W₁〜W₃は、CLUT用RAM１４０〜１４２が
MPUの支配下にある非表示期間に出力される。

透明指定判別回路１５０は、負論理の12入力ア
ンドゲートから構成され、上記RAM１４０〜１
４２へ設定されたカラー値が全て“０”の時のみ
その出力を“１”として透明指定の判別を行な
う。この透明指定判別回路１５０の出力がデータ
入力端子に与えられるRAM１２０〜１２２は、
上記CLUT用１４０〜１４２と同様、RAM１２
０〜１２２に対応するライト許可信号W₁〜W₃が
非表示期間に発生した時のみデータの書き込みを
行なう。表示期間に出力されるRAM１２０〜１
２２からの透明指定信号CTRP、MTRP、
PTRPを受けて、フレーム選択回路１６０は上述
した式(1)〜(3)に基く３種の選択信号SC，SM，
SPのいずれか一つを発生する。フレーム選択信
号SC，SM，SPは表示クロツクCPをラツチクロ
ツクとするラツチ回路１７０で、各フレームの
CLUT用RAM１４０〜１４２に入力するエント
リアドレスと同期がとられる。

エントリアドレスと同期したフレーム選択信号
SCI、SMI、SPIは、夫々CLUT用RAM１４０〜
１４２の出力制御端子に供給される。

これにより、選択されたフレームに対する
CLUTの出力のみが活性となり、他のフレームの
CLUTの出力はハイインピーダンス状態のままに
なつている。

各フレームのCLUT用RAM１４０〜１４２の
各々のビツト対応する出力は、ワイヤードオア接
続され、さらに表示クロツクCPをラツチパルス
とするラツチ回路１８０〜１８２に入力される。

表示クロツクCP毎にフレーム選択されて
CLUT用RAM１４０〜１４２のいずれか１組か
ら出力されるＲ成分、Ｇ成分、Ｂ成分のデイジタ
ルデータは、上記ラツチ回路１８０〜１８２で表
示クロツクCPにタイミングを合わされ、Ｄ／Ａ
変換器１９０〜１９２に入力する。このＤ／Ａ変
換器１９０〜１９２の出力から、アナログレベル
のＲ，Ｇ，Ｂ出力が得られ、CRTモニタで表示
されることになる。

次に、CLUT用RAM１４０〜１４２へのカラ
ー値の設定、及びRAM１２０〜１２２への透明
指定信号の設定動作について説明する。

CLUTへのカラー値設定は、MPUのアドレス
からのアドレスデータが、RAM１４０〜１４２
のアドレス入力端子に入力される非表示期間に行
なわれる。この制御は、MPUの割り込み処理で
可能である。各フレームのCLUT用RAM１４０
〜１４２は、夫々16のアドレスが割り当てられ、
１つのアドレスにカラー値としてＲ，Ｇ，Ｂ各４
ビツトの計12ビツトが設定される。例えば、
MPUがコードフレームCLUT用RAM１４０ａ
〜１４０ｃの“０”番地へカラー値を設定する命
令を実行すると、アドレスデコーダ（図示せず）
によりRAM１４０ａ〜１４０ｃが指定され、同
時にMPUが出力するライトパルスによりライト
許可パルスW₁が発生する。これにより、データ
バス上に出力されたカラー値がRAM１４０ａ〜
１４０ｃの“０”番地に書き込まれることにな
る。

この時ライト許可信号W₁は、同時にRAM１２
０にも入力しているので、同様にそのデータ入力
端子に供給されているレベルが、“０”番地に書
き込まれる。このとき、透明指定判別回路１５０
の入力は、コードフレーム用CLUTに設定しよう
とするカラー値である。従つて、カラー値がＲ＝
Ｇ＝Ｂ＝“0000”の透明であれば、その出力は
“１”となつてRAM１２０の“０”番地に“１”
が書き込まれる。一方、カラー値が透明でない時
は、“０”が書き込まれる。

このように、本実施例ではCLUT用RAM１４
０〜１４２へカラー値を設定するときに、そのエ
ントリアドレスに対応するカラー値が透明か否か
を判定して、RAM１２０〜１２２に透明指定信
号を設定しているので、CLUTを読み出す前に透
明指定検出及びフレーム選択を行なうことが可能
となる。従つて、フレーム選択されたCLUTのみ
から原色信号を読み出すことが可能となる。その
ため、フレーム選択時の遅延に対するラツチ回路
挿入も、ビツト数の少ないエントリアドレス段階
で行なえ、回路が大幅に削減できる。

また、通常のRAMに具備されている出力制御
端子を用いてフレーム選択を行ないうるので、画
面合成時の出力制御バツフアも削減可能となり、
大幅に部品点数を減らすことができる。

さらに、透明指定判別を表示期間ではなく、非
表示期間内に行なつているため、低速の判別でも
充分機能する利点を有する。また、フレーム選択
出力とエントリアドレスとを表示クロツクに同期
しているため、フレーム選択のタイミングに余裕
ができる。

次に、本発明の他の実施例について、第２図を
参照して説明する。なお、第１図に示す回路と対
応機能を有する部分には、対応符号を付して説明
を省略する。

この実施例は、CLUTがコードフレーム及びフ
オトフレームで同一であるシステム、例えば上述
したCAPTAIN PLPS方式に、本発明を適用し
たものである。

第２図において、CLUT用RAM２４０はコー
ドフレーム及びフオトフレームで併用され、
RAM２４１はコマンドフレーム専用である。

一方、RAM２２０〜２２２は前実施例同様、
各フレームに対する透明指定信号が非表示期間に
書き込まれている。ここで、RAM２２０，２２
２及びCLUT用RAM２４０はライト許可信号
W₁₁が発生した時、またRAM２２１及びCLUT
用RAM２４１はライト許可信号W₁₂が発生した
時のみに、夫々書き込みがなされる。

表示期間に出力されるRAM２２０〜２２２か
らの透明指定信号CTRP、MTRP、PTRPを受
けて、フレーム選択回路２６０は表示フレームを
決定するもので、以下の論理式を満足する回路構
成となつている。

SCP＝SC＋SP ＝＋CTRP・MTRP・ ……(4) SM＝CTRP・ ……(5) つまり、コードフレーム又はフオトフレームが
選択された時はCLUT用RAM２４０が活性とな
り、コマンドフレームが選択された時はCLUT用
RAM２４１が活性となる。そこで、CLUT用
RAM２４０に対するエントリアドレスは、コー
ドフレームからのエントリアドレスを一方入力と
し、フオトフレームからのエントリアドレスを他
方入力とするデータセレクタ３００によつて与え
ている。

このデータセレクタ３００のセレクト端子には
透明指定信号CTRPが入つているので、その出力
は、コードフレームが透明の時にはフオトフレー
ムのエントリアドレスとなる。従つて、コードフ
レーム又はフオートフレームが選択されたとき
は、CLUT用RAM２４０が活性となり、そのエ
ントリアドレスは選択されたフレームに応じてデ
ータセレクタ３００から供給される。

以上説明したように、この実施例では透明指定
信号を格納しているRAM２２０〜２２２によつ
て、フレーム選択を事前に行なつているので、フ
レーム間でCLUTが同一のときにはCLUTを共有
することができる。従つて、さらに回路規模を大
幅に縮少することが可能となる。

なお、上記実施例では、原色信号としてＲ，
Ｇ，Ｂ成分各４ビツトの計12ビツトを採用した場
合について説明したが、これよりも多いビツト構
成の場合には、上述した回路規模の削減効果はさ
らに顕著となる。

また、本発明はビデオテツクスシステムに限定
されるものではなく、文字放送システムやパソコ
ンシステム等にも適用可能である。

〔発明の効果〕

本発明によれば、CLUTを読み出す前に透明指
定有無が判別可能であるので、フレーム選択回路
等の遅延に対する同期補正用のラツチ回路挿入が
ビツト数の少ないエントリアドレス段階で行なえ
る為に、大幅な回路削り減ができる。又通常の
RAMに有る出力制御端子を利用することによ
り、画面合成の為の出力制御バツフアも削減で
き、大幅に部品数を減らすことができる。

【図面の簡単な説明】

第１図は本発明の画面合成回路に係る一実施例
を示す回路図、第２図は本発明の他の実施例を示
す回路図、第３図はCLUTを説明するための図、
第４図は従来の画面合成回路を示す回路図であ
る。１２０，１２１，１２２，２２０，２２１，２
２２…RAM、１４０，１４１，１４２，２４
０，２４１…CLUT、１５０，２５０…透明指定
判別回路、１６０，２６０…フレーム選択回路。

Claims

【特許請求の範囲】１複数フレームの各フレームに対応し、各フレ
ームからのエントリアドレスを設定された原色信
号に変換するカラールツクアツプテーブルと、このカラールツクアツプテーブルに対し前記エ
ントリアドレス毎に設定する原色信号が、透明指
定か否かを判別する透明指定判別手段と、この透明指定判別手段から出力される透明指定
信号を前記各フレームに一対一に対応して、前記
カラールツクアツプテーブルに設定される原色信
号と同一アドレスに記憶する透明指定記憶手段
と、この透明指定記憶手段から前記エントリアドレ
スに対応して出力される透明指定信号、及び各フ
レームが有する表示優先順位に従つて、表示すべ
きフレームを選択するフレーム選択手段と、このフレーム選択手段によつて選択されたフレ
ームに対応する前記カラールツクアツプテーブル
のみから原色信号を読み出して、画面合成を行な
う合成手段とを具備することを特徴とした画面合
成回路。