JPH0664440B2 - カラー表示制御回路 - Google Patents
カラー表示制御回路Info
- Publication number
- JPH0664440B2 JPH0664440B2 JP59062734A JP6273484A JPH0664440B2 JP H0664440 B2 JPH0664440 B2 JP H0664440B2 JP 59062734 A JP59062734 A JP 59062734A JP 6273484 A JP6273484 A JP 6273484A JP H0664440 B2 JPH0664440 B2 JP H0664440B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- color data
- memory
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、色データを記憶した複数のメモリを制御す
るカラー表示制御回路に関する。
るカラー表示制御回路に関する。
色データを複数のメモリ、いわゆるカラールックアップ
テーブルメモリに記憶させておき、これらに対するメモ
リのデータ読み出しアドレスデータとして色をあらわす
エントリアドレスデータを与え、カラー画像を表示する
システムが開発されている。例えば、色データをＲ，
Ｇ，Ｂ各４ビットの合計１２ビットとし、エントリアド
レスを４ビットとすると、４０９６（＝２12）色から１
６（＝２４）色を選択することができ、少ないビット数
で豊富な色彩を実現することが可能となる。第１図はこ
の種のカラー表示制御回路を示す。
テーブルメモリに記憶させておき、これらに対するメモ
リのデータ読み出しアドレスデータとして色をあらわす
エントリアドレスデータを与え、カラー画像を表示する
システムが開発されている。例えば、色データをＲ，
Ｇ，Ｂ各４ビットの合計１２ビットとし、エントリアド
レスを４ビットとすると、４０９６（＝２12）色から１
６（＝２４）色を選択することができ、少ないビット数
で豊富な色彩を実現することが可能となる。第１図はこ
の種のカラー表示制御回路を示す。
第１図において１１Ａ，１１Ｂ，１１Ｃ，１１Ｄは、各
フレームの色データを記憶するメモリであり、１２Ａ，
１２Ｂ，１２Ｃ，１２Ｄは、そのアドレス指定データを
書き込みモードと読み出しモードとで切りかえるアドレ
スデータ選択スイッチである。まず書き込みモードにつ
いて説明する。書き込みモードは、表示装置（カラーテ
レビジョン受像機）の非表示期間（ブランキング期間）
に設定されるもので、モード切替ライン２０からの切替
信号Ｓによってメモリ１１Ａ〜１１Ｄは書き込みモード
に設定され、また、モード切替ライン２１からの切替信
号Ｑによってアドレスデータ選択スイッチ１２Ａ〜１２
Ｄは、マイクロプロセッサに接続されたアドレスバスＰ
をメモリ１１Ａ〜１１Ｄに接続する。これによって、メ
モリ１１Ａ〜１１Ｄには、マイクロプロセッサに接続さ
れたデータバスＲを通して、色データを記憶させること
ができる。
フレームの色データを記憶するメモリであり、１２Ａ，
１２Ｂ，１２Ｃ，１２Ｄは、そのアドレス指定データを
書き込みモードと読み出しモードとで切りかえるアドレ
スデータ選択スイッチである。まず書き込みモードにつ
いて説明する。書き込みモードは、表示装置（カラーテ
レビジョン受像機）の非表示期間（ブランキング期間）
に設定されるもので、モード切替ライン２０からの切替
信号Ｓによってメモリ１１Ａ〜１１Ｄは書き込みモード
に設定され、また、モード切替ライン２１からの切替信
号Ｑによってアドレスデータ選択スイッチ１２Ａ〜１２
Ｄは、マイクロプロセッサに接続されたアドレスバスＰ
をメモリ１１Ａ〜１１Ｄに接続する。これによって、メ
モリ１１Ａ〜１１Ｄには、マイクロプロセッサに接続さ
れたデータバスＲを通して、色データを記憶させること
ができる。
次にメモリ１１Ａ〜１１Ｄの読み出しモードについて説
明する。この場合、切替信号Ｑによって、アドレスデー
タ選択スイッチ１２Ａ〜１２Ｄは、例えば、フレームメ
モリからのエントリーアドレスバス１７Ａ，１７Ｂ，１
７Ｃ，１７Ｄを各々対応するメモリ１１Ａ，１１Ｂ，１
１Ｃ，１１Ｄに接続する。またメモリ１１Ａ〜１１Ｄは
読み出しモードに設定される。なおエントリーアドレス
データは、そのタイミングをとるために一旦Ｄタイプフ
リップフロップ回路１６Ａ〜１６Ｄに入力してからメモ
リ１１Ａ〜１１Ｄに与えられる。
明する。この場合、切替信号Ｑによって、アドレスデー
タ選択スイッチ１２Ａ〜１２Ｄは、例えば、フレームメ
モリからのエントリーアドレスバス１７Ａ，１７Ｂ，１
７Ｃ，１７Ｄを各々対応するメモリ１１Ａ，１１Ｂ，１
１Ｃ，１１Ｄに接続する。またメモリ１１Ａ〜１１Ｄは
読み出しモードに設定される。なおエントリーアドレス
データは、そのタイミングをとるために一旦Ｄタイプフ
リップフロップ回路１６Ａ〜１６Ｄに入力してからメモ
リ１１Ａ〜１１Ｄに与えられる。
メモリ１１Ａ〜１１Ｄの各出力色データは、データセレ
クタ１５の入力端子に与えられ、何れか１つのメモリの
出力色データが選択され、出力バス１８に導出される。
データセレクタ１５は、デコーダ１４からの選択信号１
４１に基づいて、何れか１つのメモリからの出力色デー
タを選択する。
クタ１５の入力端子に与えられ、何れか１つのメモリの
出力色データが選択され、出力バス１８に導出される。
データセレクタ１５は、デコーダ１４からの選択信号１
４１に基づいて、何れか１つのメモリからの出力色デー
タを選択する。
つまり、各メモリ１１Ａ〜１１Ｄの出力色データは、そ
れぞれ、透明判定回路１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ
に入力され、そのときのトランスペアレント状態が判定
され、判定結果を示す信号Ｇ１，Ｇ２，Ｇ３，Ｇ４がデ
コーダ１４に入力される。ここで、デコーダ１４は、判
定結果を示す信号Ｇ１，Ｇ２，Ｇ３，Ｇ４をみて、優先
度の高い判定信号に対応した色データをデータセレクタ
１５が選択するように制御する。この選択は、優先順位
の高いフレームからの色データが有色であればこのフレ
ームの色データを選択し、透明であれば次に優先順位の
高いフレームからの色データを選択することによって行
われる。
れぞれ、透明判定回路１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ
に入力され、そのときのトランスペアレント状態が判定
され、判定結果を示す信号Ｇ１，Ｇ２，Ｇ３，Ｇ４がデ
コーダ１４に入力される。ここで、デコーダ１４は、判
定結果を示す信号Ｇ１，Ｇ２，Ｇ３，Ｇ４をみて、優先
度の高い判定信号に対応した色データをデータセレクタ
１５が選択するように制御する。この選択は、優先順位
の高いフレームからの色データが有色であればこのフレ
ームの色データを選択し、透明であれば次に優先順位の
高いフレームからの色データを選択することによって行
われる。
以下、概略的に、前記メモリ１１Ａ〜１１Ｄとそのエン
トリーアドレスから出力された色データの優先順位につ
いて説明する。今、カラー映像が第２図(a)に示すよう
に、青い空１９Ａを背景にした茶色の山１９Ｂの映像で
あるものとする。このような場合は背景色を出すための
色データを優先順位の低いメモリ側から出力するように
し、優先順位の高いメモリからは近く位置する物のデー
タを読み出すように設定される。今、メモリ１１Ａが最
も優先順位が高く、順次メモリ１１Ｂ〜１１Ｄと優先順
位が低くなっているものとする。そして、メモリ１１Ｃ
に青の色データを読み出すためのアドレスデータが与え
られているものとする。この状態では、他のメモリの出
力は零つまり透明を意味するデータが出力される。これ
によって、画像の走査ラインnI〜nxまでは、青の色デー
タが出力される。次に走査ラインｎ（ｘ＋１）以上にな
ると、山の映像位置に合わせて茶色のデータを読み出す
必要があるが、この場合は、メモリ１１Ｂから茶色のデ
ータが読み出される。従って、優先度の高いメモリ１１
Ｂの色データが選択される。つまり、各メモリ１１Ａ〜
１１Ｄの色データの相当分野を示すと、第２図(b)に示
すようにメモリ１１Ａは透明、メモリ１１Ｂは茶色の
山、メモリ１１Ｃは青色の空、メモリ１１Ｄは透明とい
うことになる。なお、この場合、メモリ１１Ｄからどの
ようなデータが出力されても優先順位の高いメモリから
の出力で画面が満たされれば、メモリ１１Ｄの出力は関
係ない。
トリーアドレスから出力された色データの優先順位につ
いて説明する。今、カラー映像が第２図(a)に示すよう
に、青い空１９Ａを背景にした茶色の山１９Ｂの映像で
あるものとする。このような場合は背景色を出すための
色データを優先順位の低いメモリ側から出力するように
し、優先順位の高いメモリからは近く位置する物のデー
タを読み出すように設定される。今、メモリ１１Ａが最
も優先順位が高く、順次メモリ１１Ｂ〜１１Ｄと優先順
位が低くなっているものとする。そして、メモリ１１Ｃ
に青の色データを読み出すためのアドレスデータが与え
られているものとする。この状態では、他のメモリの出
力は零つまり透明を意味するデータが出力される。これ
によって、画像の走査ラインnI〜nxまでは、青の色デー
タが出力される。次に走査ラインｎ（ｘ＋１）以上にな
ると、山の映像位置に合わせて茶色のデータを読み出す
必要があるが、この場合は、メモリ１１Ｂから茶色のデ
ータが読み出される。従って、優先度の高いメモリ１１
Ｂの色データが選択される。つまり、各メモリ１１Ａ〜
１１Ｄの色データの相当分野を示すと、第２図(b)に示
すようにメモリ１１Ａは透明、メモリ１１Ｂは茶色の
山、メモリ１１Ｃは青色の空、メモリ１１Ｄは透明とい
うことになる。なお、この場合、メモリ１１Ｄからどの
ようなデータが出力されても優先順位の高いメモリから
の出力で画面が満たされれば、メモリ１１Ｄの出力は関
係ない。
上記した従来のカラー表示制御回路によると、配線数、
部品点数が多くその簡素化が望まれている。また、画像
出力は、その性格上周波数がMHzオーダーであり高く、
スイッチなどの回路を通した後には必ずそのタイミング
を合わせる為のＤタイプフリップフロップ回路を必要と
し、切換えるビット数が多いとそれに比例してフリップ
フロップ回路の数も増加しなければならないという問題
がある。
部品点数が多くその簡素化が望まれている。また、画像
出力は、その性格上周波数がMHzオーダーであり高く、
スイッチなどの回路を通した後には必ずそのタイミング
を合わせる為のＤタイプフリップフロップ回路を必要と
し、切換えるビット数が多いとそれに比例してフリップ
フロップ回路の数も増加しなければならないという問題
がある。
この発明は上記の事情に鑑みてなされたもので、従来に
比べて配線及び部品数を大幅に削減し得るカラー表示制
御回路を提供することを目的とする。
比べて配線及び部品数を大幅に削減し得るカラー表示制
御回路を提供することを目的とする。
この発明では、複数の並列アドレスデータパスから入力
する色指定アドレスデータによって、特定の優先度の高
い色データを得るのに、複数の色データを複数のメモリ
から読み出して優先度を判定するのではなく、アドレス
データの段階で判定し、データバスの配線数、このバス
に設けられるラッチ回路のビット数、メモリ数を格段と
低減したものである。
する色指定アドレスデータによって、特定の優先度の高
い色データを得るのに、複数の色データを複数のメモリ
から読み出して優先度を判定するのではなく、アドレス
データの段階で判定し、データバスの配線数、このバス
に設けられるラッチ回路のビット数、メモリ数を格段と
低減したものである。
以下この発明の実施例を図面を参照して説明する。
第３図はこの発明の一実施例であり、アドレスバス１７
Ａ，１７Ｂ，１７Ｃ，１７Ｄ、Ｄタイプフリップフロッ
プ回路１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ、アドレスデー
タ選択スイッチ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ等の構
成は、第１図の回路と異なることはない。しかし本発明
の場合、アドレスデータ選択スイッチ１２Ａ〜１２Ｄの
出力バス２１Ａ〜２１Ｄは、それぞれ透明判定回路２２
Ａ〜２２Ｄに接続されるとともに、アドレスデータセレ
クタ２３に接続されている。ここで、透明判定回路２２
Ａ〜２２Ｄは、入力アドレスデータの段階でトランスペ
アレント（透明度）の状態を判定し、その判定結果の信
号Ｇ１，Ｇ２，Ｇ３，Ｇ４をデコーダ２４に与える。こ
こで、エントリアドレス“１０００”を透明（“００…
００”）とすれば、透明判定回路２２Ａ〜２２Ｄの“１
０００”番地に“１”（透明）、それ以外の番地に
“０”（有色）を設定しておくことにより、エントリア
ドレスの段階で上記判定が行える。なお、メモリ２６の
“１０００”番地に“００…００”（透明）を設定して
おく必要がある。デコーダ２４は、判定結果の信号Ｇ１
〜Ｇ４及び予め定められているフレームの表示優先順位
に基づいて、何れか１つのアドレスデータ選択スイッチ
からの出力をアドレスデータセレクタ２３が選択するよ
うにこれを制御する。そして、このアドレスデータセレ
クタ２３によって選択されたアドレスデータは、アドレ
ススイッチ回路２５を通して、カラールックアップテー
ブルに色データを記憶しているメモリ２６のアドレス指
定端子に与えられ、これに対応した色データが出力端子
（図示せず）に出力される。
Ａ，１７Ｂ，１７Ｃ，１７Ｄ、Ｄタイプフリップフロッ
プ回路１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ、アドレスデー
タ選択スイッチ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ等の構
成は、第１図の回路と異なることはない。しかし本発明
の場合、アドレスデータ選択スイッチ１２Ａ〜１２Ｄの
出力バス２１Ａ〜２１Ｄは、それぞれ透明判定回路２２
Ａ〜２２Ｄに接続されるとともに、アドレスデータセレ
クタ２３に接続されている。ここで、透明判定回路２２
Ａ〜２２Ｄは、入力アドレスデータの段階でトランスペ
アレント（透明度）の状態を判定し、その判定結果の信
号Ｇ１，Ｇ２，Ｇ３，Ｇ４をデコーダ２４に与える。こ
こで、エントリアドレス“１０００”を透明（“００…
００”）とすれば、透明判定回路２２Ａ〜２２Ｄの“１
０００”番地に“１”（透明）、それ以外の番地に
“０”（有色）を設定しておくことにより、エントリア
ドレスの段階で上記判定が行える。なお、メモリ２６の
“１０００”番地に“００…００”（透明）を設定して
おく必要がある。デコーダ２４は、判定結果の信号Ｇ１
〜Ｇ４及び予め定められているフレームの表示優先順位
に基づいて、何れか１つのアドレスデータ選択スイッチ
からの出力をアドレスデータセレクタ２３が選択するよ
うにこれを制御する。そして、このアドレスデータセレ
クタ２３によって選択されたアドレスデータは、アドレ
ススイッチ回路２５を通して、カラールックアップテー
ブルに色データを記憶しているメモリ２６のアドレス指
定端子に与えられ、これに対応した色データが出力端子
（図示せず）に出力される。
以上は、メモリ２６の読み出し処理に関係する回路を説
明したが、このメモリ２６には、マイクロプロセッサか
ら色データを書き込むこと、即ちルックアップテーブル
のテーブル内容の変更も可能である。メモリ２６の入力
データバス２６１はマイクロプロセッサに接続され、ま
た、モード切替ライン２６２からの切替信号Ｓ１によっ
て、書き込みモード、読み出しモードの何れにも切替え
ることができる。さらに、このときは、マイクロプロセ
ッサから、アドレスバス２５１、アドレススイッチ回路
２５を介して書き込みアドレスが指定される。もちろ
ん、このアドレススイッチ回路２５は、このときは、マ
イクロプロセッサからの切替信号Ｓ２によって、アドレ
スバス２５１側の信号を選択するように設定されてい
る。
明したが、このメモリ２６には、マイクロプロセッサか
ら色データを書き込むこと、即ちルックアップテーブル
のテーブル内容の変更も可能である。メモリ２６の入力
データバス２６１はマイクロプロセッサに接続され、ま
た、モード切替ライン２６２からの切替信号Ｓ１によっ
て、書き込みモード、読み出しモードの何れにも切替え
ることができる。さらに、このときは、マイクロプロセ
ッサから、アドレスバス２５１、アドレススイッチ回路
２５を介して書き込みアドレスが指定される。もちろ
ん、このアドレススイッチ回路２５は、このときは、マ
イクロプロセッサからの切替信号Ｓ２によって、アドレ
スバス２５１側の信号を選択するように設定されてい
る。
さらに、本実施例のシステムにおいては、透明判定回路
２２Ａ〜２２Ｄは、ランダムアクセスメモリによって構
成されているため、その内容を、上記メモリ２６の変更
に応じて変更することができる。透明判定回路２２Ａ〜
２２Ｄも、切替ライン２２１を通じての切替信号Ｓ３に
よって、書き込みモード又は読み出しモードに切替える
ことができる。書き込みモードにあるときは、データバ
ス２２２を介して各透明判定回路２２Ａ〜２２Ｄにマイ
クロプロセッサからの判定基準データが入力される。ま
た、このときは、透明判定回路２２Ａ〜２２Ｄの書き込
みアドレスは、アドレスバスＰ、アドレスデータ選択ス
イッチ１２Ａ〜１２Ｄを介してマイクロプロセッサから
のアドレス指定データが与えられる。
２２Ａ〜２２Ｄは、ランダムアクセスメモリによって構
成されているため、その内容を、上記メモリ２６の変更
に応じて変更することができる。透明判定回路２２Ａ〜
２２Ｄも、切替ライン２２１を通じての切替信号Ｓ３に
よって、書き込みモード又は読み出しモードに切替える
ことができる。書き込みモードにあるときは、データバ
ス２２２を介して各透明判定回路２２Ａ〜２２Ｄにマイ
クロプロセッサからの判定基準データが入力される。ま
た、このときは、透明判定回路２２Ａ〜２２Ｄの書き込
みアドレスは、アドレスバスＰ、アドレスデータ選択ス
イッチ１２Ａ〜１２Ｄを介してマイクロプロセッサから
のアドレス指定データが与えられる。
この発明は上記の実施例に限らず、デコーダ２４の出力
で直接メモリ２６のアドレスをアクセスしても良い。こ
の場合は、デコーダ２４をランダムアクセスメモリにし
た方が融通性がある。
で直接メモリ２６のアドレスをアクセスしても良い。こ
の場合は、デコーダ２４をランダムアクセスメモリにし
た方が融通性がある。
この発明の一実施例は上記の如く構成されるもので、出
力しようとする色データの決定を、アドレスデータの段
階で行なっている。このため、従来の如くビット数の多
いデータバスを多数設ける必要がない。通常は、データ
バスに比べてアドレスバスのビット数が格段と少ない。
力しようとする色データの決定を、アドレスデータの段
階で行なっている。このため、従来の如くビット数の多
いデータバスを多数設ける必要がない。通常は、データ
バスに比べてアドレスバスのビット数が格段と少ない。
従来は、第１図で示したように、一旦カラーデータを各
フレームのメモリ１１Ａ〜１１Ｄから読み出して優先度
を決定していたが、本発明では、４つのアドレスデータ
の段階で、それに対応するカラーデータの透明を判定す
るようにしている。従って、各フレームのカラールック
アップテーブルを共通化できる場合、色データのメモリ
２６は、１個で良く、従来の如く４つのメモリ１１Ａ〜
１１Ｄを設ける必要もなくなる。
フレームのメモリ１１Ａ〜１１Ｄから読み出して優先度
を決定していたが、本発明では、４つのアドレスデータ
の段階で、それに対応するカラーデータの透明を判定す
るようにしている。従って、各フレームのカラールック
アップテーブルを共通化できる場合、色データのメモリ
２６は、１個で良く、従来の如く４つのメモリ１１Ａ〜
１１Ｄを設ける必要もなくなる。
通常この種のシステムにおいては、データの入出力のタ
イミングを正確なものとするため、第１図、第３図の破
線で示す位置にＤタイプフリップフロップを利用したラ
ッチ回路が設けられる。以下このラッチ回路のビット数
を第１図の従来回路と第３図の本発明回路とで比較して
説明する。なおアドレスバスのビット数はｎ、データバ
スのビット数をｍとして説明する。
イミングを正確なものとするため、第１図、第３図の破
線で示す位置にＤタイプフリップフロップを利用したラ
ッチ回路が設けられる。以下このラッチ回路のビット数
を第１図の従来回路と第３図の本発明回路とで比較して
説明する。なおアドレスバスのビット数はｎ、データバ
スのビット数をｍとして説明する。
従来の４フレーム構成の回路の場合、データバスに９
個、アドレスバスに４個、判定結果を示す信号ラインに
１個のラッチ回路が設けられるので、 （4n＋9m＋４）ビット のラッチ回路が必要となる。また、アドレスの配線箇所
は１３、データバスの配線箇所は１５、それに判定結果
の信号ライン、切替信号のライン等があるので、 （13n＋15m＋12）本 となる。これに対して本発明のものは、アドレスバスに
９個、データバスに１個、判定結果の信号ライン上に１
個のラッチ回路が設けられるので、 （9n＋ｍ＋４）ビット のラッチ回路となる。また配線数は、アトレスバスが２
１箇所、データバスが３箇所、その他のライン数が１３
であり、 （21n＋3m＋13）本 となる。従って本発明によれば （4n＋9m＋４）−（9n＋ｍ＋４）＝8m−5nビット の削減ができる。また配線数も （13n＋15m＋12）−（21n＋3m＋13）＝12m−8n−１本の
削減が可能となる。上述のｎ＝４，ｍ＝１２の場合、そ
れぞれ７６ビット、１１１本の削減になる。もちろん、
これに伴って、データセレクタ２３のビット数も従来に
比べて格段と低減される。この効果はm/n比が大きくな
る程大きくなり、一般にはｎ＜＜ｍであるため、その効
果顕著である。
個、アドレスバスに４個、判定結果を示す信号ラインに
１個のラッチ回路が設けられるので、 （4n＋9m＋４）ビット のラッチ回路が必要となる。また、アドレスの配線箇所
は１３、データバスの配線箇所は１５、それに判定結果
の信号ライン、切替信号のライン等があるので、 （13n＋15m＋12）本 となる。これに対して本発明のものは、アドレスバスに
９個、データバスに１個、判定結果の信号ライン上に１
個のラッチ回路が設けられるので、 （9n＋ｍ＋４）ビット のラッチ回路となる。また配線数は、アトレスバスが２
１箇所、データバスが３箇所、その他のライン数が１３
であり、 （21n＋3m＋13）本 となる。従って本発明によれば （4n＋9m＋４）−（9n＋ｍ＋４）＝8m−5nビット の削減ができる。また配線数も （13n＋15m＋12）−（21n＋3m＋13）＝12m−8n−１本の
削減が可能となる。上述のｎ＝４，ｍ＝１２の場合、そ
れぞれ７６ビット、１１１本の削減になる。もちろん、
これに伴って、データセレクタ２３のビット数も従来に
比べて格段と低減される。この効果はm/n比が大きくな
る程大きくなり、一般にはｎ＜＜ｍであるため、その効
果顕著である。
第１図は従来のカラー表示制御回路を示す回路図、第２
図は第１図の回路の動作説明図、第３図はこの発明の一
実施例を示す回路図である。 １２Ａ〜１２Ｄ…アドレスデータ選択スイッチ、２２Ａ
〜２２Ｄ…透明判定回路、２４…デコーダ、２３…アド
レスデータセレクタ、２５…アドレススイッチ回路、２
６…メモリ。
図は第１図の回路の動作説明図、第３図はこの発明の一
実施例を示す回路図である。 １２Ａ〜１２Ｄ…アドレスデータ選択スイッチ、２２Ａ
〜２２Ｄ…透明判定回路、２４…デコーダ、２３…アド
レスデータセレクタ、２５…アドレススイッチ回路、２
６…メモリ。
Claims (1)
- 【請求項１】複数フレームから読出されるエントリーア
ドレスを色データメモリに供給して色データに変換する
とともに、該複数フレームのいずれか一つに対応する色
データを出力手段に出力するカラー表示制御回路におい
て、 複数色の色データを格納した１つの色データメモリと、 前記複数フレームから読出されるエントリーアドが夫々
入力され、これらのエントリーアドレスによって該エン
トリーアドレスに対応する色データが透明か否かを判定
する複数の透明判定手段と、 この複数の透明判定手段からの判定出力と前記複数フレ
ームに与えられた所定の表示優先順位に従って、該複数
フレームのいずれか一つを選択するための選択信号を出
力するデコード手段と、 このデコード手段から出力される選択信号に従って、選
択されたフレームに対応するエントリーアドレスを導出
して前記色データメモリのアドレス入力端に与える選択
手段とを具備したことを特徴とするカラー表示制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062734A JPH0664440B2 (ja) | 1984-03-30 | 1984-03-30 | カラー表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062734A JPH0664440B2 (ja) | 1984-03-30 | 1984-03-30 | カラー表示制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60205582A JPS60205582A (ja) | 1985-10-17 |
| JPH0664440B2 true JPH0664440B2 (ja) | 1994-08-22 |
Family
ID=13208897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59062734A Expired - Lifetime JPH0664440B2 (ja) | 1984-03-30 | 1984-03-30 | カラー表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664440B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2193069B (en) * | 1986-07-17 | 1990-08-29 | Toshiba Kk | Image frame composing circuit utilizing color look-up table |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895787A (ja) * | 1981-12-03 | 1983-06-07 | 富士通株式会社 | 画像表示装置 |
| JPS59229595A (ja) * | 1983-06-13 | 1984-12-24 | ソニー株式会社 | 表示駆動回路 |
-
1984
- 1984-03-30 JP JP59062734A patent/JPH0664440B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60205582A (ja) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236228A (en) | Memory device for processing picture images data | |
| JPS59208586A (ja) | ビデオ画像表示装置 | |
| US5953019A (en) | Image display controlling apparatus | |
| US4853681A (en) | Image frame composing circuit utilizing color look-up table | |
| KR100232144B1 (ko) | 디지탈 티브이의 룩업 테이블 처리장치 및 그 방법 | |
| JPH0441834B2 (ja) | ||
| JPH0664440B2 (ja) | カラー表示制御回路 | |
| US4942389A (en) | Display control circuit | |
| US4940971A (en) | Bit map display apparatus for performing an interruption display among planes at high speed | |
| EP0105724A2 (en) | Data write arrangement for color graphic display unit | |
| JPS638476B2 (ja) | ||
| US6249273B1 (en) | Method of and device for displaying characters with a border | |
| US5543823A (en) | Data storing method of a row buffer in on-screen display and control circuit thereof | |
| JP2690745B2 (ja) | 画像処理装置 | |
| JP3052998B2 (ja) | 映像表示回路 | |
| JPH0214717B2 (ja) | ||
| US5568182A (en) | Teletext and videotex processing system and method | |
| JPS6324290A (ja) | 画面合成回路 | |
| JPH0418048Y2 (ja) | ||
| JPS6339059B2 (ja) | ||
| JPS61214073A (ja) | スム−ジング処理装置 | |
| JPH0367296A (ja) | 表示合成装置 | |
| JPH0236954B2 (ja) | ||
| JPS62232688A (ja) | 画像処理装置 | |
| JPH0343634B2 (ja) |