JPH0345410B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、共通バスを通して情報処理装置の本
体装置と接続されるサービスプロセツサのバス方
式に関する。

従来技術と問題点 情報処理装置の本体装置にサービスプロセツサ
（SVP）を付設し、故障診断その他各種のタスク
を分担させることは周知の通りである。この
SVPからの本体装置のアクセスは従来は直接方
式であり、これは時間待ちすることなく直ちに当
該タスクを実行できるという利点がある反面、タ
スク実行所要時間が長くなる場合は本体装置−
SVP間のバスを長く専有し、その間該バスに接
続された他の装置例えば主記憶、Ｉ／Ｏなどの動
作に支障が生じるという問題がある。

図面で説明すると、第１図で１０はサービスプ
ロセツサ、１２は本体装置で、Ｂはこれらを結ぶ
バスである。１４は該バスＢと本体装置１２との
間に挿入されるインタフエース装置で、制御回路
CNT、セレクトアドレスレジスタSAR、出力デ
ータレジスタODR、入力データレジスタIDR、
セレクタSELを備える。SVPが本体装置にデー
タをロードするときはリード／ライト（読取り／
書込み）線Ｒ／Ｗにデータライトをのせ（Ｒ／Ｗ
線を例えばＨ（ハイ）レベルにしてデータライト
であることを示す）、アドレスバス（１バイト）
ABにロードすべき本体装置のレジスタのアドレ
スをのせ（SARを該アドレスをセツトし）、デー
タバス（２バイト）DBにロードすべきデータを
のせる（ODRに該データをセツトする）。第１図
ａでは上記の該当部分を太線で示した。

インタフエース装置１４と本体装置１２との間
にはアクセスパルス線AP、バイトセレクト線
BS、レジスタセレクト線（１バイト）RS、ロー
ドデータ線（１バイト）LD、センスデータ線
（１バイト）SDが設けられており、制御回路
CNTはＲ／Ｗ線によりデータロードを指示され
るとカウンタCTRをスタートさせて最初は０バ
イト目、次は１バイト目であることをBS線を通
して本体装置に通知しまたセレクタSELを操作し
てODRの０バイト目、１バイト目の各データを
選択し、更にAP線を通してアクセスパルスを送
つて本体装置１２にODRのデータを指定された
アドレスのレジスタへ取込ませる。上記に該当す
る部分を第１図ｂに太線で示した。なお他の図で
も太線は該当部分を示す。

制御回路CNTはカウンタCTRをインクリメン
トして本体装置に０バイト目および１バイト目の
データを送ると、第１図ｃに示すように肯定応答
線ACKを通してSVPにACKを返し、これでSVP
から本体装置への２バイトデータの転送が終る。
次の転送データがあれば同様処理が繰り返され、
なければSVPはバスＢを開放する。

このようにSVPは本体装置へのデータロード
に際し、Ｒ／Ｗ線、AB線、DB線を通してデー
タロードであること、ロードすべき本体装置のレ
ジスタのアドレスは××であること、ロードデー
タは××であることを指示したのち、制御回路
CNTからACKが返すまで応答待ちWAITの状態
にあり、バスＢを専有している。

本体装置からSVPへデータを取込む場合も同
様で、この場合はSVPはＲ／Ｗ線でリードを指
示し、読出すべき本体装置１２のレジスタのアド
レスをAB線にのせてこれをSARに取込ませ、イ
ンタフエース装置１４の制御回路CNTはカウン
タCTRをスタートさせ、BS線を通して最初は０
番目のデータを指示し、かつAD線にアクセスパ
ルスをのせる。このアクセスパルスを受けて本体
装置１２はBS線及びRS線のデータを取込み、指
示アドレスのレジスタの０番目データ（１バイ
ト）を入力データレジスタIDRへSD線を通して
送る。制御回路CNTのカウンタCTRはインクリ
メントして次は１番目のデータを指示し、アクセ
スパルスで本体装置はBS線を読んで１番目のデ
ータをレジスタIDRへ送る。次は制御回路CNT
はレジスタIDRの２バイトデータをSVPへDB線
を通して送り、そしてACK線を通してACKを返
す。このACKが返される迄、SVPはバスＢを専
有している。バスＢは他の装置も使用する共通バ
スである。

発明の目的 本発明はかゝる点を改善し、SVPはインタフ
エース装置に処理を依頼して該処理の実行はイン
タフエース装置に委ねるようにし、自己はバスを
直ちに開放し、またかゝる間接的な処理方法と共
に従来の直接的な処理方法も可能にし、こうして
全体のスループツト向上、処理待ち時間の短縮な
どを図ろうとするものである。

発明の構成 本発明は、共通バスおよびインタフエース装置
を通して情報処理装置の本体装置と接続されるサ
ービスプロセツサのバス方式において、該インタ
フエース装置の制御回路に、サービスプロセツサ
から送られるモード指示信号に従つてサービスプ
ロセツサが本体装置に直接アクセスする直接モー
ドのときは該アクセス終了で肯定応答を返し、サ
ービスプロセツサに代つてインタフエース装置が
本体装置にアクセスする間接モードのときは当該
アクセス要求を受付けた段階で肯定応答を返す機
能を持たせ、サービスプロセツサは該肯定応答が
返つたとき共通バスを開放可能にされたことを特
徴とするが、次に実施例を参照しながらこれを説
明する。

発明の実施例 第２図は本発明の実施例を示し、第１図と同じ
部分には同じ符号が付してある。両者を対比すれ
ば明らかなように、第２図では制御回路CNTに
AB線が入つており、これにより直接モードか間
接モードかの指示がなされる。またセレクトアド
レスレジスタSARの入力側にセレクタSELが設
けられ、該レジスタSALへの入力線をAB線また
はDB線に切換える。またレジスタSARはレジス
タセレクト信号RSの他にロード(L)かセンス（Ｓ）
かを指示する信号を生じる。更に出力レジスタ
ODR、入力レジスタIDRとも４バイトの容量を
持つ。SAR，AB，LD，SDは各１バイト、DB
は２バイトである。この装置では直接モードでの
データ転送及び間接モードでのデータ転送ができ
るが、次に第３図〜第６図を参照しながらこれを
説明する。

先ず間接的データロードを説明するに、第３図
ａに示すようにSVPはDB線を通して４バイトロ
ードデータをレジスタODRに格納するが、これ
はDBに２バイトデータを与え、AB線を通して
制御回路CNTにこれはODRへの１回目又は２回
目のアクセスであることを示し、かつＲ／Ｗ線に
よりライト（Ｗ）を指示するという操作を２回行
なうことにより実行する。この処理が終ると制御
回路CNTはSVPへACKを返す。

次に第３図ｂに示すようにSVPは、ロードす
べき本体装置のレジスタのアドレスとロードであ
ることを示すビツトをDB線にのせ、AB線に間
接モード信号およびセレクト操作信号（SAR入
力側のセレクタSELにDB線を選択させる信号）
をのせて該SARにDB線のデータを取込ませ、か
つＲ／Ｗ線を通してライトを指示する。これを受
けると制御回路CNTはACKを返し、本体装置１
２へのデータ転送を開始する。ACKが返つたの
でSVPはバスを開放する。この状態を第３図ｃ
に示す。バス開放でSVPは待機状態になるが、
勿論このとき本体装置のアクセスを再開してはな
らない。このアクセス禁止処理はSVPソフトウ
エアによる時間監視で行なう。データ転送は１バ
イトずつ従つて４回行なわれ、その何回目かは制
御回路CNTのカウンタCTRが指示する。即ち転
送開始で制御回路のカウンタCTRが動作を開始
し、その計数値こゝでは何回目かをBS線を通し
て本体装置に通知すると共に、ODR出力側セレ
クタSELを操作する。データロードであることは
SARよりＬ／Ｓ線により、またデータ格納レジ
スタのアドレスはSARよりRS線を通して本体装
置に通知され、ストローブ信号となるアクセスパ
ルスは各回毎にAP線を通して、そしてロードデ
ータは１バイトずつLD線を通して本体装置へ送
られる。

次に第４図を参照しながら間接的なセンス動作
を説明するに、この場合SVPは読取るべき本体
装置のレジスタのアドレスとセンスであることを
示す信号をDB線にのせ、AB線にセレクタ操作
信号と間接モード信号をのせ、制御回路CNTに
センス動作を指示する。これを受けると制御回路
CNTはACKを返し、SVPはバスＢを開放する。
この状態を第４図ｂに示す。SVPはバスを開放
しても、所定時間中は本体装置１２をアクセスで
きないことはロードの場合と同様である。制御回
路CNTはカウンタCTRを起動させて今回受取る
データは何回目のものかを指示し、入力データレ
ジスタIDRの入力側のセレクタSELをそれにより
切換え、SARは先にSVPより受取つたアクセス
すべき本体装置のレジスタのアドレス及びセンス
であることを示すビツトをBS線及びRS線を返し
て送出する。本体装置はこれらおよびCNTから
のAPを受けて、アクセスされたレジスタの内容
を１バイトずつSD線を通して４回送出する。こ
れはセレクタSELにより逐次切換えられながら４
バイトレジスタIDRへ逐次詰め込まれる。

入力レジスタIDRへ取込まれた４バイトデータ
はDB線を通してSVPへ２バイトずつ２回に分け
て取込まれる。これを第４図ｃに示す。即ち所定
時間後SVPはバスＢを確保してAB線にレジスタ
IDRのアドレス（何回目のデータ取込みかを示す
信号）をのせ、Ｒ／Ｗ線でリードを指示する。こ
れにより制御回路１４はレジスタIDRの出力側の
セレクタSELを操作し、指定されたレジスタアド
レスのデータをDB線にのせる。SVPはこれを取
込み、次のレジスタアドレスを指定してそのデー
タも受取る。こうして２バイトずつ２回の転送処
理でレジスタIDRの４バイトデータを取込む。こ
の処理が終ると制御回路CNTはACKを返す。

次に第５図を参照しながら直接モードによるデ
ータロードを説明するに、この場合はSVPは２
バイトのロードデータをDB線にのせ、ロードす
べき本体装置のレジスタのアドレス、直接モード
信号、及びセレクタ操作信号をAB線にのせ、
Ｒ／Ｗ線でライトを指示する。これが第５図ａの
状態である。セレクトアドレスレジスタSARに
は本体装置のレジスタのアドレス及びライトであ
ることを示す信号が、また出力レジスタODRに
はロードすべき２バイトデータが格納される。

制御回路は上記のようにして直接モードのライ
ト動作を指示されると、第５図ｂに示すようにカ
ウンタCTRをスタートさせて転送されるデータ
が何バイト目のものかを指示し、またアクセスパ
ルスAPを送出し、レジスタSARはレジスタアド
レス及びロードを指示する。これにより本体装置
は該アドレス及びバイトセレクトBSで指定され
たレジスタへODRの２バイトデータを１バイト
ずつ取込む。これが終了すると第５図ｃに示すよ
うに制御回路CNTはSVPへACKを返す。これで
２バイトデータのロードが終り、ロードデータの
残りがないならSVPはバスＢを解放する。この
バス解放まではバス専有状態にある。

直接モードでのセンス動作は第６図に示すよう
にして行なわれる。即ちSVPは第６図ａに示す
ようにAB線にリードすべき本体装置のレジスタ
のアドレス、直接モード信号、及びセレクタ操作
信号をのせ、またＲ／Ｗ線にリード信号をのせ
る。セレクトアドレスレジスタSARには本体装
置のレジスタアドレス及びリード信号が格納され
る。

制御回路CNTは直接モードのセンスであるこ
とを指示されると第６図ｂに示すように、カウン
タCTRをスタートさせてBS線にアクセス回数を
のせ、またAP線にアクセスパルスをのせ、レジ
スタSARはRS線にアクセスするレジスタのアド
レスをまたＬ／Ｓ線にセンス動作であることを示
す信号をのせる。これにより本体装置は指定され
たレジスタのデータを１バイトずつ２回、SD線
を通して送出し、これは入力データレジスタIDR
へ取込まれる。レジスタIDRにデータが格納され
ると該データがDB線に現われるので、SVPは該
DB線のデータを取込む。この動作が終るとき第
６図ｃに示すように、制御回路CNTはACKを送
り、次にセンスすべきデータがなければSVPは
バスを解放してセンス動作を終了する。

制御回路CNTは上記のように本体装置１２に
バイトセレクトBS信号及びストローブとなるア
クセスパルスAPを送る他、レジスタODR，
IDR、及びセレクタSELの操作、制御を行なう
が、第７図および第８図にこれらを再録する。前
図では示さなかつたが制御回路CNTはデコーダ
DBCも備えており、このデコーダはAB線をデコ
ードして直接／間接モードの弁別、ODRへのア
クセス制御などを行なう。またSVP１０からス
トローブ信号STRが入り、これを受けてカウン
タCTRはステージカウント及びバイトカウント
を始める。ステージカウントとは、１バイトの本
体装置アクセス毎にクリヤされて第８図ａのSC
に示すように０〜５を繰り返すクロツクカウンタ
であり、バイトカウントとは第８図ａのBCに示
すように１バイトのアクセス毎にアツプされて前
述のバイトセレクトBS信号を作るカウンタであ
る。直接モードのときは０、１を繰り返し、間接
モードの時は０〜３を繰り返す。第８図ｂに示す
ようにSVPからストローブSTRが入るとデコー
ダDECでアドレスデコードが行なわれ、ステー
ジカウントSC及びバイトカウントBCが始まり、
アクセスパルスAPが発生する。第７図のCEはク
ロツクイネーブルで、レジスタSAR，ODR，
IDRのデータ入出力を制御する。

第８図ｃに示すようにアドレスバスの８ビツト
０〜７のうちの０〜５がデコード対象であり、第
８図ｄに示すように直接アクセス、SARへのデ
ータバスDBの書込み（間接アクセス時）、ODR
へのライト／IDRへのリードが解読される。間接
アクセスか否かはそのための１ビツトを設けても
よいが、本例では上記「SARへの書込み」がデ
コード出力として得られたか否かにより通知され
る。またこのデコード出力をSAR入力側のセレ
クタSELの切換え信号として利用することがで
き、この場合は第７図に示すようにAB，SEL間
の操作信号線を断つて（×印で示す）SEL，
DECを点線で示すように接続することになる。
セレクトアドレスレジスタSARに格納されるデ
ータの最初のビツト０はロード／センスを示すビ
ツトであり、残りの１〜７ビツトがアクセスされ
る本体装置のレジスタのアドレスである。アドレ
スバスABの第７ビツト６は直接アクセス時にBS
の１ビツトになる。

制御回路CNTは直接モードのデータロード時
には、SARにABの内容をまたODRの上半分ま
たは下半分にDBの内容を書込み、BSは０又は２
にし、CTRでAPを作成して出力し、BSを１又
は３にし、APを出し、SVPにACKを返す、作業
を行なう。また直接モードのデータセンス時には
SARにABの内容を書込み、BSを０または２に
し、APを出し、IDRの０又は２バイトにセンス
データを書込み、１又は３バイトについても同様
の動作でセンスデータを書込み、IDRの出力セレ
クタに２バイトをセレクトさせ、SVPにACKを
返す、作業を行なう。次に間接モードのデータロ
ード時には、ODRにデータがセツトされている
として、SARにDBの内容を書込み、SVPに
ACKを返し、BSを０→３までアツプしながら
APを出す。更に間接モードのデータセンス時に
は、SARにDBの内容を書込み、SVPにACKを
返す。BSをアツプしながらAPを出してセンスデ
ータを得、それを１バイトずつIDRに格納する。

発明の効果 以上説明したように本発明では、共通バスを
SVPが専有する時間を短縮してスループツトを
向上させる必要があるときは本体装置アクセスを
間接モードで行ない、また本体装置との連続デー
タ転送を行ない処理を単純にする場合は直接モー
ドを採用できるようにしたので、適切な、能率的
な、本体装置アクセスが可能になる。

【図面の簡単な説明】

第１図は従来のSVPバス方式を説明するブロ
ツク図、第２図〜第６図は本発明のSVPバス方
式を説明するブロツク図、第７図および第８図は
そのインタフエース部の説明図である。 図面で、Ｂは共通バス、１４はインタフエース
装置、１０はサービスプロセツサ、１２は本体装
置、CNTは制御回路、ACKは肯定応答である。

Claims (1)

1. 【特許請求の範囲】 １ 共通バスおよびインタフエース装置を通して
   情報処理装置の本体装置と接続されるサービスプ
   ロセツサのバス方式において、 該インタフエース装置の制御回路に、サービス
   プロセツサから送られるモード指示信号に従つて
   サービスプロセツサが本体装置に直接アクセスす
   る直接モードのときは該アクセス終了で肯定応答
   を返し、サービスプロセツサに代つてインタフエ
   ース装置が本体装置にアクセスする間接モードの
   ときは当該アクセス要求を受付けた段階で肯定応
   答を返す機能を持たせ、 サービスプロセツサは該肯定応答が返つたとき
   共通バスを開放可能にされたことを特徴とするサ
   ービスプロセツサのバス方式。