JPH0345534B2 - - Google Patents
Info
- Publication number
- JPH0345534B2 JPH0345534B2 JP55084431A JP8443180A JPH0345534B2 JP H0345534 B2 JPH0345534 B2 JP H0345534B2 JP 55084431 A JP55084431 A JP 55084431A JP 8443180 A JP8443180 A JP 8443180A JP H0345534 B2 JPH0345534 B2 JP H0345534B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- film
- substrate
- sio
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
- C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
- H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
- H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
Landscapes
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Description
【発明の詳細な説明】
本発明は、半導体特に熱的に不安定なGaAs等
化合物半導体の結晶表面に良質な絶縁膜を形成す
る場合及びイオン注入領域の活性化に用いて好適
な熱処理方法に係わる。
化合物半導体の結晶表面に良質な絶縁膜を形成す
る場合及びイオン注入領域の活性化に用いて好適
な熱処理方法に係わる。
SiO2膜、Si3N4膜等の絶縁膜は、半導体素子の
構成要素として表面保護膜、多層配線の絶縁層、
MOS素子のゲート絶縁膜等、欠くことの出来な
いものであり、又素子製造工程に於ても選択拡散
用のマスク、アニール時の保護膜、その他に重要
な役割を果している。Si半導体の場合には熱酸化
法をはじめとして種々の方法が目的に応じて用い
られ、夫々良好な結果が得られている。しかし、
GaAs半導体或はこれと類似の−族化合物半
導体の場合には、Si半導体の場合と異なり、半導
体表面が熱的に不安定で容易に分解すること、ま
た半導体自身の酸化膜が電気或は原子に対して充
分絶縁性を有しない等の為に良質な膜を形成する
ことが非常に困難であり、GaAs半導体による
MOS素子が未だ実現されていないのが現状であ
る。以下に従来技術をGaAs半導体等の化合物半
導体に適用した場合の問題点を詳述する。
構成要素として表面保護膜、多層配線の絶縁層、
MOS素子のゲート絶縁膜等、欠くことの出来な
いものであり、又素子製造工程に於ても選択拡散
用のマスク、アニール時の保護膜、その他に重要
な役割を果している。Si半導体の場合には熱酸化
法をはじめとして種々の方法が目的に応じて用い
られ、夫々良好な結果が得られている。しかし、
GaAs半導体或はこれと類似の−族化合物半
導体の場合には、Si半導体の場合と異なり、半導
体表面が熱的に不安定で容易に分解すること、ま
た半導体自身の酸化膜が電気或は原子に対して充
分絶縁性を有しない等の為に良質な膜を形成する
ことが非常に困難であり、GaAs半導体による
MOS素子が未だ実現されていないのが現状であ
る。以下に従来技術をGaAs半導体等の化合物半
導体に適用した場合の問題点を詳述する。
(i) 熱酸化法
Si半導体の場合には非常に良質の絶縁膜即ち
SiO2膜を形成する方法であるが、化合物半導
体（以下GaAsを例として述べる）の場合に
は、半導体自身が高温で分解すること、酸化膜
が電気的に絶縁性が悪く且つ多孔質で膜中での
原子の移動がはげしいこと等の為に殆んど実用
にはならない。
SiO2膜を形成する方法であるが、化合物半導
体（以下GaAsを例として述べる）の場合に
は、半導体自身が高温で分解すること、酸化膜
が電気的に絶縁性が悪く且つ多孔質で膜中での
原子の移動がはげしいこと等の為に殆んど実用
にはならない。
(ii) CVD法（高温）
SiO2膜をGaAs半導体につける場合、目的に
よつては実用できるが、MOS素子としては
GaAs表面の分解のためSiO2−GaAs界面の界
面準位密度が高く素子が働かない。イオン注入
後のアニールの保護膜としてはGaがSiO2膜に
拡散し、またSiがGaAs中に拡散するため使え
ない。Si3N4膜の場合、膜の性質はSiO2膜より
優れているが、成長温度が高くGaAs表面の分
解がはげしく使えない。これはCVD法がGaAs
試料を加熱しておき、そこにSiH4及びO2ある
いはNH3ガスを流すことによりSiO2膜、Si3N4
膜を形成する方法であるからである。
よつては実用できるが、MOS素子としては
GaAs表面の分解のためSiO2−GaAs界面の界
面準位密度が高く素子が働かない。イオン注入
後のアニールの保護膜としてはGaがSiO2膜に
拡散し、またSiがGaAs中に拡散するため使え
ない。Si3N4膜の場合、膜の性質はSiO2膜より
優れているが、成長温度が高くGaAs表面の分
解がはげしく使えない。これはCVD法がGaAs
試料を加熱しておき、そこにSiH4及びO2ある
いはNH3ガスを流すことによりSiO2膜、Si3N4
膜を形成する方法であるからである。
(iii) スパツター法
CVD法よりも低温でSiO2膜、Si3N4膜を形成
することは可能であるが、スパツター時に
GaAs表面が加速粒子により損傷を受け素子の
特性を損う。
することは可能であるが、スパツター時に
GaAs表面が加速粒子により損傷を受け素子の
特性を損う。
(iv) プラズマ酸化法
GaAs半導体のプラズマ陽極酸化により良質
な膜が形成されMOS素子として使用できると
の報告があり、将来有望と思われるが、未だ充
分でなく絶望的という意見もある。
な膜が形成されMOS素子として使用できると
の報告があり、将来有望と思われるが、未だ充
分でなく絶望的という意見もある。
(v) プラズマCVD法
Si3N4膜をプラズマ中でCVD法により成長さ
せる方法は緻密でピンホールのないかなり良質
で、イオン注入後のアニール、素子の保護膜、
絶縁膜等として実用されているが、MOS素子
としては使えない。
せる方法は緻密でピンホールのないかなり良質
で、イオン注入後のアニール、素子の保護膜、
絶縁膜等として実用されているが、MOS素子
としては使えない。
本発明は、熱的に不安定なGaAs等の化合物半
導体に対してその表面に物理的、電気的損傷を与
えずに良質な絶縁膜（例えばSiO2、Si3N4、
Al2O3等）を形成すること及びイオン注入領域の
活性化を行いうることを可能とした熱処理方法を
提供するものである。
導体に対してその表面に物理的、電気的損傷を与
えずに良質な絶縁膜（例えばSiO2、Si3N4、
Al2O3等）を形成すること及びイオン注入領域の
活性化を行いうることを可能とした熱処理方法を
提供するものである。
本発明においては、化合物半導体基体の表面上
に第１の元素を含むガスとこの第１元素と化合し
うる元素を含むガスを有する混合ガスを流し、赤
外線を照射して化合物半導体の分解温度より低い
温度に化合物半導体基体を加熱し、化合物半導体
基体の表面に第１元素の化合物の絶縁膜を成長せ
しめる。この赤外線照射加熱を用いた方法によれ
ば、化合物半導体基体が短時間で急速に所定温度
に達し、直ちに反応して第１元素の化合物の析出
が起り、結晶表面での熱分解を抑えて良質な絶縁
膜が成長するものであり、上述した熱的不安定な
化合物半導体における従来の問題を解決すること
ができる。そして、この化合物半導体基体に対す
るイオン注入領域の活性化に際しては、化合物半
導体基体に不純物をイオン注入したのち、化合物
半導体基体の表面に上記方法で良質の絶縁膜を形
成した後、赤外線を照射して化合物半導体基体を
加熱してイオン注入領域を活性化する。これによ
れば、良質の絶縁膜により化合物半導体基体に対
する所謂キヤツプアニール可能となり、且つ短時
間アニールが可能となり、イオン注入後の良好な
活性化が行える。
に第１の元素を含むガスとこの第１元素と化合し
うる元素を含むガスを有する混合ガスを流し、赤
外線を照射して化合物半導体の分解温度より低い
温度に化合物半導体基体を加熱し、化合物半導体
基体の表面に第１元素の化合物の絶縁膜を成長せ
しめる。この赤外線照射加熱を用いた方法によれ
ば、化合物半導体基体が短時間で急速に所定温度
に達し、直ちに反応して第１元素の化合物の析出
が起り、結晶表面での熱分解を抑えて良質な絶縁
膜が成長するものであり、上述した熱的不安定な
化合物半導体における従来の問題を解決すること
ができる。そして、この化合物半導体基体に対す
るイオン注入領域の活性化に際しては、化合物半
導体基体に不純物をイオン注入したのち、化合物
半導体基体の表面に上記方法で良質の絶縁膜を形
成した後、赤外線を照射して化合物半導体基体を
加熱してイオン注入領域を活性化する。これによ
れば、良質の絶縁膜により化合物半導体基体に対
する所謂キヤツプアニール可能となり、且つ短時
間アニールが可能となり、イオン注入後の良好な
活性化が行える。
以下、実施例を参照しながら本発明を詳細説明
する。
する。
本発明は半導体としてGaAsに限ぎらずInP等
他の−族化合物にも同様に適用でき、さらに
−族化合物以外の半導体にも適用できるが、
本例ではGaAs半導体を用いた場合につき説明
し、また絶縁膜としてSiO2、Si3N4、Al2O3等が
考えられるがSiO2膜についてのみ説明する。
他の−族化合物にも同様に適用でき、さらに
−族化合物以外の半導体にも適用できるが、
本例ではGaAs半導体を用いた場合につき説明
し、また絶縁膜としてSiO2、Si3N4、Al2O3等が
考えられるがSiO2膜についてのみ説明する。
第１図は本発明に適用される放物面反射鏡によ
る均一照射型の赤外線加熱装置の例である。同図
中、１は石英の反応炉、２は炉１内に配された試
料即ちGaAs基板、３は反応炉１の外側上下に放
物面反射鏡４を具備する均一照射の赤外線ランプ
で一対複数連の構成をもつて配される。なお、
GaAs基板２は赤外線５に対して透明であり、あ
まり吸収しないのでサセプタ６として赤外線５を
よく吸収する金属例えばモリブデン（Mo）の板
を用い、このサセプタ６上にGaAs基板２は載置
される。この反応炉１内にシラン（SiH4）と酸
素（O2）とキヤリアガスである窒素（N2）との
混合ガスを供給する。SiH4とO2の濃度は室温で
はこれらのガスが反応してSiO2にならないよう
に低く抑えておく。ガス流が定常状態に達した後
に赤外線ランプ３のスイツチを入れ、赤外線５を
照射しGaAs基板２を数秒〜数10秒以内の短時間
で急速に（例えば100〜200℃／secの昇温速度で）
所定温度即ちGaAsの分解温度より低いSiO2析出
温度400℃〜500℃に加熱する。SiH4とO2のガス
は基板表面で加熱され反応してSiO2としてGaAs
基板２の表面に析出する。
る均一照射型の赤外線加熱装置の例である。同図
中、１は石英の反応炉、２は炉１内に配された試
料即ちGaAs基板、３は反応炉１の外側上下に放
物面反射鏡４を具備する均一照射の赤外線ランプ
で一対複数連の構成をもつて配される。なお、
GaAs基板２は赤外線５に対して透明であり、あ
まり吸収しないのでサセプタ６として赤外線５を
よく吸収する金属例えばモリブデン（Mo）の板
を用い、このサセプタ６上にGaAs基板２は載置
される。この反応炉１内にシラン（SiH4）と酸
素（O2）とキヤリアガスである窒素（N2）との
混合ガスを供給する。SiH4とO2の濃度は室温で
はこれらのガスが反応してSiO2にならないよう
に低く抑えておく。ガス流が定常状態に達した後
に赤外線ランプ３のスイツチを入れ、赤外線５を
照射しGaAs基板２を数秒〜数10秒以内の短時間
で急速に（例えば100〜200℃／secの昇温速度で）
所定温度即ちGaAsの分解温度より低いSiO2析出
温度400℃〜500℃に加熱する。SiH4とO2のガス
は基板表面で加熱され反応してSiO2としてGaAs
基板２の表面に析出する。
本発明方法においては、このようにGaAs基板
２の基板温度が所定の値に達すると同時にSiO2
の析出が起り、GaAs基板２の表面の熱分解が抑
えられるためにSiO2−GaAs界面の電気的、物理
的特性の劣化が生じない。また全体としての加熱
時間も短くできるのでGaAs基板２内の拡散も抑
えられる。成長したSiO2膜は、膜厚の均一性、
ピンホール、エツチング速度等において従来技術
と比べて遜色のない膜であり、界面準位密度が従
来技術のものと比べて極めて少ない等GaAs基板
表面の改善がみられる。さらに、本方法によれ
ば、基板温度を急速かつ容易に制御できるので絶
縁膜の性質、例えば密度の異なる膜を連続的に成
長させたり、或は絶縁膜成長に引き続き高温アニ
ール等の工程をつづけて行うことができ、素子製
造工程を大巾に簡単化することが出来る。
２の基板温度が所定の値に達すると同時にSiO2
の析出が起り、GaAs基板２の表面の熱分解が抑
えられるためにSiO2−GaAs界面の電気的、物理
的特性の劣化が生じない。また全体としての加熱
時間も短くできるのでGaAs基板２内の拡散も抑
えられる。成長したSiO2膜は、膜厚の均一性、
ピンホール、エツチング速度等において従来技術
と比べて遜色のない膜であり、界面準位密度が従
来技術のものと比べて極めて少ない等GaAs基板
表面の改善がみられる。さらに、本方法によれ
ば、基板温度を急速かつ容易に制御できるので絶
縁膜の性質、例えば密度の異なる膜を連続的に成
長させたり、或は絶縁膜成長に引き続き高温アニ
ール等の工程をつづけて行うことができ、素子製
造工程を大巾に簡単化することが出来る。
また、赤外線５はGaAs基板２の両面より照射
される。この場合、サセプタ６によつて基板２の
裏面が加熱されるのは勿論のこと、基板２の表面
で赤外線が吸収されることも期待できるので、
GaAs基板２の表裏面での加熱温度差はほとんど
なくなりGaAs基板２の変形が防止され、また
SiO2膜とGaAs基板２の熱応力の違いによる欠陥
の発生、SiO2膜の剥れ、クラツクの発生を防止
することができる。
される。この場合、サセプタ６によつて基板２の
裏面が加熱されるのは勿論のこと、基板２の表面
で赤外線が吸収されることも期待できるので、
GaAs基板２の表裏面での加熱温度差はほとんど
なくなりGaAs基板２の変形が防止され、また
SiO2膜とGaAs基板２の熱応力の違いによる欠陥
の発生、SiO2膜の剥れ、クラツクの発生を防止
することができる。
尚、第１図において供給ガスとしてSiH4とO2
との混合ガスに代えてSiH4とNH3との混合ガス
をキヤリアガス（例えばアルゴンガス）と共に供
給すれば、Si3N4を成長させることができる。
との混合ガスに代えてSiH4とNH3との混合ガス
をキヤリアガス（例えばアルゴンガス）と共に供
給すれば、Si3N4を成長させることができる。
更に、トリメチルアルミニウム（TMA）或は
トリイソブチルアルミニウム（TIBA）などの有
機アルミニウムとO2との混合ガスを用いれば低
温高速析出のAl2O3膜の成長も可能である。
トリイソブチルアルミニウム（TIBA）などの有
機アルミニウムとO2との混合ガスを用いれば低
温高速析出のAl2O3膜の成長も可能である。
一方、アニール処理について述べると、一般に
イオン注入された半導体はこれを活性化するため
に高温でアニール処理する必要があるが、GaAs
半導体等の−族化合物半導体は上述したよう
に熱的に不安定であり、表面からの分解を防ぐた
めに、SiO2、Si3N4等の絶縁膜をあらかじめ被着
せしめておくか、或はAs蒸気中に保持して熱処
理する方法がとられる。しかし、例えばGaAs基
体にSiO2膜を被着させてアニール処理すると
SiO2膜にGaが拡散し、表面近傍で注入イオンの
活性が妨げられたり、或は過剰のキヤリアが発生
したりして素子製造が困難になる。Si3N4膜を被
着した場合も、Asの蒸発が膜を通して起り、同
様の困難が生じる。これらの事情は当然アニール
処理の時間と温度に依存して異なる。即ち低温で
短時間であれば上記の悪結果は起り難い。勿論注
入イオンの活性化には本質的にある温度である時
間必要であるが、例えば高出力レーザを用いた極
短時間アニール法で判る様にある温度以上であれ
ば１ミリ秒以下という短時間で充分である。適当
なAs蒸気圧のもとでアニールする場合には、膜
との反応による上記の悪結果は生じないが、従来
の抵抗加熱炉を使用するかぎり、半導体試料の昇
温、降温に必要な時間をも含め半導体試料が例え
ば500℃以上になつている時間は少くとも30分以
上となり、この間に注入イオンの拡散、或はCr
ドーブの半絶縁性結晶の場合、Crの拡散、蒸発
等が起り注入イオンの分布が変化を受け素子製造
が困難となる。SiO2膜等を被着してアニール処
理する場合にはこれら上記の悪結果が２重に生じ
ることになる。
イオン注入された半導体はこれを活性化するため
に高温でアニール処理する必要があるが、GaAs
半導体等の−族化合物半導体は上述したよう
に熱的に不安定であり、表面からの分解を防ぐた
めに、SiO2、Si3N4等の絶縁膜をあらかじめ被着
せしめておくか、或はAs蒸気中に保持して熱処
理する方法がとられる。しかし、例えばGaAs基
体にSiO2膜を被着させてアニール処理すると
SiO2膜にGaが拡散し、表面近傍で注入イオンの
活性が妨げられたり、或は過剰のキヤリアが発生
したりして素子製造が困難になる。Si3N4膜を被
着した場合も、Asの蒸発が膜を通して起り、同
様の困難が生じる。これらの事情は当然アニール
処理の時間と温度に依存して異なる。即ち低温で
短時間であれば上記の悪結果は起り難い。勿論注
入イオンの活性化には本質的にある温度である時
間必要であるが、例えば高出力レーザを用いた極
短時間アニール法で判る様にある温度以上であれ
ば１ミリ秒以下という短時間で充分である。適当
なAs蒸気圧のもとでアニールする場合には、膜
との反応による上記の悪結果は生じないが、従来
の抵抗加熱炉を使用するかぎり、半導体試料の昇
温、降温に必要な時間をも含め半導体試料が例え
ば500℃以上になつている時間は少くとも30分以
上となり、この間に注入イオンの拡散、或はCr
ドーブの半絶縁性結晶の場合、Crの拡散、蒸発
等が起り注入イオンの分布が変化を受け素子製造
が困難となる。SiO2膜等を被着してアニール処
理する場合にはこれら上記の悪結果が２重に生じ
ることになる。
本発明では赤外線照射による短時間アニールに
よつて上記欠点を抑えてイオン注入領域の電気的
活性化が計れるものである。
よつて上記欠点を抑えてイオン注入領域の電気的
活性化が計れるものである。
次に、イオン注入後のGaAs基板のアニール処
理として、SiO2保護膜を形成し引き続いて同一
炉内でアニール処理する場合の実施例について、
第２図を用いて述る。
理として、SiO2保護膜を形成し引き続いて同一
炉内でアニール処理する場合の実施例について、
第２図を用いて述る。
先づ、第１図で説明したと同様にGaAs基板２
を配した炉１内に適当な濃度比をもつたSiH4と
O2とN2（キヤリアガス）との混合ガスを供給す
る。そして第２図で示すようにガス流が定常状態
に達した時点t1で赤外線ランプ３をオンし、
GaAs基板２を100〜200℃／secの昇温速度で400
℃〜500℃に急速加熱する。GaAs基板２が上記
高温に達すると直ちにSiO2の析出が始まる（例
えば1500〜3000Å／minの速度で成長する）。
SiO2保護膜が1500Å〜2000Åに成長した時点t2で
直ちに昇温速度を100〜300℃／secとしアニール
温度900℃に昇温して同一炉１内でアニール処理
を行う。この場合、ガスは流したままでも、又は
止めても良い。アニールの保持時間は１〜10sec
程度で、アニール終了後t3は急速冷却する。この
方法によつて、例えばSiを打込みエネルギー
70KeV、ドーズ量3.5×1012cm-2をもつてイオン
注入したGaAs基板をアニール処理したところ、
表面濃度ns１〜３×1012cm-2、移動度μ2500
〜3000を得た。上記と同様の条件でSiの代りにＳ
（硫黄）をイオン注入したGaAs基板を上記アニ
ール処理を施した場合も良好であつた。
を配した炉１内に適当な濃度比をもつたSiH4と
O2とN2（キヤリアガス）との混合ガスを供給す
る。そして第２図で示すようにガス流が定常状態
に達した時点t1で赤外線ランプ３をオンし、
GaAs基板２を100〜200℃／secの昇温速度で400
℃〜500℃に急速加熱する。GaAs基板２が上記
高温に達すると直ちにSiO2の析出が始まる（例
えば1500〜3000Å／minの速度で成長する）。
SiO2保護膜が1500Å〜2000Åに成長した時点t2で
直ちに昇温速度を100〜300℃／secとしアニール
温度900℃に昇温して同一炉１内でアニール処理
を行う。この場合、ガスは流したままでも、又は
止めても良い。アニールの保持時間は１〜10sec
程度で、アニール終了後t3は急速冷却する。この
方法によつて、例えばSiを打込みエネルギー
70KeV、ドーズ量3.5×1012cm-2をもつてイオン
注入したGaAs基板をアニール処理したところ、
表面濃度ns１〜３×1012cm-2、移動度μ2500
〜3000を得た。上記と同様の条件でSiの代りにＳ
（硫黄）をイオン注入したGaAs基板を上記アニ
ール処理を施した場合も良好であつた。
このように赤外線照射アニールはGaAs基板の
昇温、降温速度が著しく速く、アニール時間が短
いため、SiO2、Si3N4等の保護膜とGaAs表面の
反応が軽減され、又Crドープ基板の場合のCr等
GaAs基板内の拡散、反応が軽減され、さらに注
入されたイオンの拡散によるキヤリア分布の変化
が軽減される等の利点を有する。又、赤外線ラン
プ３のパワーの制御によつてアニール処理中に基
板温度を容易に変化し得るため、低温アニールと
高温アニールの組合せ等、多段アニールが可能で
ある。
昇温、降温速度が著しく速く、アニール時間が短
いため、SiO2、Si3N4等の保護膜とGaAs表面の
反応が軽減され、又Crドープ基板の場合のCr等
GaAs基板内の拡散、反応が軽減され、さらに注
入されたイオンの拡散によるキヤリア分布の変化
が軽減される等の利点を有する。又、赤外線ラン
プ３のパワーの制御によつてアニール処理中に基
板温度を容易に変化し得るため、低温アニールと
高温アニールの組合せ等、多段アニールが可能で
ある。
上述せる如く本発明によれば、熱的に不安定な
GaAs等の−族化合物半導体に対して電気
的、物理的損傷のない良質な絶縁膜の形成が可能
となるもので、GaAs等の化合物半導体素子の製
造を容易にし、特にGaAsによるMOS素子の製造
を可能にする。又、絶縁膜の成長後に連続して同
一炉内で短時間アニールが可能となるもので、従
つてイオン注入された半導体基板に対するアニー
ル処理などその工程が簡単且つ容易となる。
GaAs等の−族化合物半導体に対して電気
的、物理的損傷のない良質な絶縁膜の形成が可能
となるもので、GaAs等の化合物半導体素子の製
造を容易にし、特にGaAsによるMOS素子の製造
を可能にする。又、絶縁膜の成長後に連続して同
一炉内で短時間アニールが可能となるもので、従
つてイオン注入された半導体基板に対するアニー
ル処理などその工程が簡単且つ容易となる。
第１図は本発明に適用される赤外線加熱装置の
例を示す配置図、第２図はGaAs半導体基板に対
しSiO2保護膜とアニール処理を同一炉内で行う
場合の加熱温度分布図である。 １は反応炉、２は半導体試料、３は赤外線ラン
プである。
例を示す配置図、第２図はGaAs半導体基板に対
しSiO2保護膜とアニール処理を同一炉内で行う
場合の加熱温度分布図である。 １は反応炉、２は半導体試料、３は赤外線ラン
プである。
Claims (1)
- 【特許請求の範囲】 １ 化合物半導体基体の表面に不純物をイオン注
入する工程と、 前記基体の表面上に第１の元素を含むガスと該
第１元素と化合しうる元素を含むガスを有する混
合ガスを流し、赤外線を照射して前記化合物半導
体の分解温度より低い温度に前記基体を加熱し、
前記基体の表面に前記第１元素の化合物の絶縁膜
を析出させる工程と、 前記基体に赤外線を照射して該基体を加熱し、
イオン注入領域を活性化する工程を有することを
特徴とする熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8443180A JPS5710240A (en) | 1980-06-20 | 1980-06-20 | Forming method of insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8443180A JPS5710240A (en) | 1980-06-20 | 1980-06-20 | Forming method of insulating film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710240A JPS5710240A (en) | 1982-01-19 |
| JPH0345534B2 true JPH0345534B2 (ja) | 1991-07-11 |
Family
ID=13830389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8443180A Granted JPS5710240A (en) | 1980-06-20 | 1980-06-20 | Forming method of insulating film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5710240A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586137A (ja) * | 1981-07-03 | 1983-01-13 | Nec Corp | 化合物半導体上に絶縁膜を形成する方法 |
| US4581248A (en) * | 1984-03-07 | 1986-04-08 | Roche Gregory A | Apparatus and method for laser-induced chemical vapor deposition |
| JP2608049B2 (ja) * | 1985-09-30 | 1997-05-07 | ジェームス エフ キバンズ | 薄いフィルムを形成する方法 |
| JPH0658883B2 (ja) * | 1986-03-24 | 1994-08-03 | 日本電気株式会社 | 気相成長装置 |
| FR2605647B1 (fr) * | 1986-10-27 | 1993-01-29 | Nissim Yves | Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis |
| JP2855978B2 (ja) * | 1992-07-22 | 1999-02-10 | 日本電気株式会社 | 窒化シリコン膜の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1452076A (en) * | 1972-11-29 | 1976-10-06 | Applied Materials Inc | Process and apparatus for preparing semiconductor wafers without crystallographic slip |
-
1980
- 1980-06-20 JP JP8443180A patent/JPS5710240A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710240A (en) | 1982-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970384A (en) | Methods of heat treating silicon oxide films by irradiating ultra-violet light | |
| US4576652A (en) | Incoherent light annealing of gallium arsenide substrate | |
| JPS588128B2 (ja) | 半導体装置作製方法 | |
| JPH0345534B2 (ja) | ||
| JP2003247062A (ja) | 薄膜形成方法及びその装置 | |
| US4762803A (en) | Process for forming crystalline films by glow discharge | |
| JPH0411722A (ja) | 半導体結晶化膜の形成方法 | |
| EP0684632B1 (en) | Method of forming a film at low temperature for a semiconductor device | |
| JP2813990B2 (ja) | 窒化ホウ素を用いた電子装置の作製方法 | |
| JP2758247B2 (ja) | 有機金属ガス利用薄膜形成装置 | |
| JP3082164B2 (ja) | レーザー処理方法及び半導体装置 | |
| JPS6313340B2 (ja) | ||
| JPS58143520A (ja) | 半導体結晶の熱処理方法 | |
| JPH04187597A (ja) | 窒化ガリウム薄膜の製造方法 | |
| JPH11195613A (ja) | 紫外線アニール装置およびアニール方法 | |
| JP3157911B2 (ja) | 化合物半導体基板の熱処理方法及びその熱処理装置 | |
| GB2202236A (en) | Manufacture of electronic devices comprising cadmium mercury telluride involving vapour phase deposition | |
| JP3193333B2 (ja) | マルチチャンバー装置 | |
| JPH0778759A (ja) | 半導体材料の製造方法および製造装置 | |
| JPH0855848A (ja) | 酸化珪素膜の加熱処理方法 | |
| JP3193332B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH05144742A (ja) | 薄膜形成方法 | |
| JPS60239398A (ja) | 化合物半導体のアニ−ル法 | |
| JPH01215019A (ja) | オーミック電極の形成方法 | |
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 |