JPH0345581B2 - - Google Patents
Info
- Publication number
- JPH0345581B2 JPH0345581B2 JP56005011A JP501181A JPH0345581B2 JP H0345581 B2 JPH0345581 B2 JP H0345581B2 JP 56005011 A JP56005011 A JP 56005011A JP 501181 A JP501181 A JP 501181A JP H0345581 B2 JPH0345581 B2 JP H0345581B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- input
- error
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for DC performance, i.e. static testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡ／Ｄ変換器のテスト方法に係り、特
に逐次比較型Ａ／Ｄ変換器のテスト方法に関す
る。
に逐次比較型Ａ／Ｄ変換器のテスト方法に関す
る。
従来、Ｄ／Ａ変換器、電圧比較器及び逐次比較
レジスタを内蔵する逐次比較形Ａ／Ｄ変換器の変
換精度のテストは、単調増加入力電圧を被測定器
であるＡ／Ｄ変換器に加えてデジタル値に変換
し、それを正確な基準Ｄ／Ａ変換器でアナログ電
圧にもどして入力電圧との差をとる云わゆるアナ
ログ測定法や、デジタル設定値を基準Ｄ／Ａ変換
器を介してアナログ電圧とし、それを被測定Ａ／
Ｄ変換器でデジタル値にしてデジタル入、出力値
を突き合わせるデジタル測定法等が知られてい
る。
レジスタを内蔵する逐次比較形Ａ／Ｄ変換器の変
換精度のテストは、単調増加入力電圧を被測定器
であるＡ／Ｄ変換器に加えてデジタル値に変換
し、それを正確な基準Ｄ／Ａ変換器でアナログ電
圧にもどして入力電圧との差をとる云わゆるアナ
ログ測定法や、デジタル設定値を基準Ｄ／Ａ変換
器を介してアナログ電圧とし、それを被測定Ａ／
Ｄ変換器でデジタル値にしてデジタル入、出力値
を突き合わせるデジタル測定法等が知られてい
る。
しかしこのような各測定法においては、例えば
10ビツトのＡ／Ｄ変換器を14ビツトの精度で測定
する場合に10ビツトのＡ／Ｄ変換器を入力レベル
を変えて16384回（214回）繰り返すことが必要
で、高精度の測定には長時間を要す欠点を有して
いた。このように測定時間が長くなることはテス
ト費用の増大と確率的な外来ノイズ混入による測
定精度の低下をもたらすもので好ましくなかつ
た。
10ビツトのＡ／Ｄ変換器を14ビツトの精度で測定
する場合に10ビツトのＡ／Ｄ変換器を入力レベル
を変えて16384回（214回）繰り返すことが必要
で、高精度の測定には長時間を要す欠点を有して
いた。このように測定時間が長くなることはテス
ト費用の増大と確率的な外来ノイズ混入による測
定精度の低下をもたらすもので好ましくなかつ
た。
このため、Ｒ−2Rラダ−抵抗等の重み加重の
Ｄ／Ａ変換器を用いたＡ／Ｄ変換器の測定では、
誤差は重みの大きなビツト、例えばMSBや
MSB-1……で発生する場合が支配的であるとし
て、その前後の変換点を選択的に測定して測定回
数を大幅に低減する方法も行なわれているが、こ
の方法は重みの小さい部分は欠陥がなく正常であ
る場合にのみ有効であり、またこの選択的測定方
法はＤ／Ａ変換器が重みなしの等抵抗を用いた分
圧方式では適用できない欠点があつた。
Ｄ／Ａ変換器を用いたＡ／Ｄ変換器の測定では、
誤差は重みの大きなビツト、例えばMSBや
MSB-1……で発生する場合が支配的であるとし
て、その前後の変換点を選択的に測定して測定回
数を大幅に低減する方法も行なわれているが、こ
の方法は重みの小さい部分は欠陥がなく正常であ
る場合にのみ有効であり、またこの選択的測定方
法はＤ／Ａ変換器が重みなしの等抵抗を用いた分
圧方式では適用できない欠点があつた。
また、例えば、特開昭55−100741号公報には、
Ａ／Ｄ変換器に内装されたＤ／Ａ変換器と電圧比
較器とを組み合わせて、コンパレータとして動作
させる例が記載されているが、Ａ／Ｄ変換器自体
や前記コンパレータとして動作させる系の精度検
定については、何ら記載されていなかつた。
Ａ／Ｄ変換器に内装されたＤ／Ａ変換器と電圧比
較器とを組み合わせて、コンパレータとして動作
させる例が記載されているが、Ａ／Ｄ変換器自体
や前記コンパレータとして動作させる系の精度検
定については、何ら記載されていなかつた。
本発明の目的は大幅に測定時間を短縮できる
Ａ／Ｄ変換器のテスト方法を提供するにある。
Ａ／Ｄ変換器のテスト方法を提供するにある。
本発明はＡ／Ｄ変換器に内蔵されているＤ／Ａ
変換器の動作時間はＡ／Ｄ変換器の動作時間に比
較して格段に短く、かつＡ／Ｄ変換器の誤差は内
部のＤ／Ａ変換器の誤差と電圧比較器の誤差の双
方によつて定めることができることに鑑み、Ａ／
Ｄ変換器をＤ／Ａ変換器と電圧比較器の形で測定
することによりＡ／Ｄ変換器の精度測定時間を短
縮できるようにしたものである。
変換器の動作時間はＡ／Ｄ変換器の動作時間に比
較して格段に短く、かつＡ／Ｄ変換器の誤差は内
部のＤ／Ａ変換器の誤差と電圧比較器の誤差の双
方によつて定めることができることに鑑み、Ａ／
Ｄ変換器をＤ／Ａ変換器と電圧比較器の形で測定
することによりＡ／Ｄ変換器の精度測定時間を短
縮できるようにしたものである。
上記の課題は、少なくとも内部に、Ｄ／Ａ変換
器、電圧比較器、逐次比較レジスタを備えた逐次
比較形Ａ／Ｄ変換器のテスト方法において、 テストを行うために前期Ａ／Ｄ変換器の外部
に前記Ｄ／Ａ変換器よりも高い分解能を持つ基
準Ｄ／Ａ変換器を設け、 前記内部Ｄ／Ａ変換器に測定開始点のデジタ
ル値を外部から設定し、 該デシタル値に対応する前記内部Ｄ／Ａ変換
器の出力を前記電圧比較器の一方の入力とし、 前記基準Ｄ／Ａ変換器に、単位量ずつ変化す
るデジタル値を入力してその出力を前記Ａ／Ｄ
変換器へのアナログ入力として前記電圧比較器
の他方の入力とするとともに、その入力開始値
を、基準Ｄ／Ａ変換器の出力が、測定開始点の
デジタル値を入力された前記内部Ｄ／Ａ変換器
の出力を下回るようになる値とし、 前記電圧比較器の出力を外部に読み出すこと
により、前記電圧比較器への二つの入力値の大
小が反転するまでの基準Ｄ／Ａ変換器への入力
値の実績変化回数を検出し、 前記測定開始点において前記電圧比較器への
二つのアナログ入力値の大小が理想的な変換特
性において反転すべき基準Ｄ／Ａ変換器の入力
変化回数と前記実績入力変化回数との差である
変換誤差を測定開始点における基準誤差として
算出し、 次いで前記内部Ｄ／Ａ変換器に被測定点とし
て設定されるデジタル値を、単位量変化させる
とともに、前記基準Ｄ／Ａ変換器に入力される
デジタル値をも順次単位量づつ変化させて、前
記内部Ｄ／Ａ変換器に設定される被測定点のデ
ジタル値が変化されてから前記電圧比較器への
二つのアナログ入力値の大小が反転するまでの
基準Ｄ／Ａ変換器の実績入力変化回数を検出
し、前記電圧比較器への二つのアナログ入力値
の大小が理想的な変換特性において反転すべき
基準Ｄ／Ａ変換器の入力変化回数と前記実績入
力変化回数との差である変換誤差を算出し、 内部Ｄ／Ａ変換器に被測定点として設定され
るデジタル値が所定値に達するまで上記の手
順を繰返し、 当該被測定点以前の各被測定点における変換
誤差を前記基準誤差に順次累積させて当該被測
定点の誤差とし、前記基準誤差及び各被測定点
でとの誤差を前記Ａ／Ｄ変換器の誤差とする、 ことにより達成される。
器、電圧比較器、逐次比較レジスタを備えた逐次
比較形Ａ／Ｄ変換器のテスト方法において、 テストを行うために前期Ａ／Ｄ変換器の外部
に前記Ｄ／Ａ変換器よりも高い分解能を持つ基
準Ｄ／Ａ変換器を設け、 前記内部Ｄ／Ａ変換器に測定開始点のデジタ
ル値を外部から設定し、 該デシタル値に対応する前記内部Ｄ／Ａ変換
器の出力を前記電圧比較器の一方の入力とし、 前記基準Ｄ／Ａ変換器に、単位量ずつ変化す
るデジタル値を入力してその出力を前記Ａ／Ｄ
変換器へのアナログ入力として前記電圧比較器
の他方の入力とするとともに、その入力開始値
を、基準Ｄ／Ａ変換器の出力が、測定開始点の
デジタル値を入力された前記内部Ｄ／Ａ変換器
の出力を下回るようになる値とし、 前記電圧比較器の出力を外部に読み出すこと
により、前記電圧比較器への二つの入力値の大
小が反転するまでの基準Ｄ／Ａ変換器への入力
値の実績変化回数を検出し、 前記測定開始点において前記電圧比較器への
二つのアナログ入力値の大小が理想的な変換特
性において反転すべき基準Ｄ／Ａ変換器の入力
変化回数と前記実績入力変化回数との差である
変換誤差を測定開始点における基準誤差として
算出し、 次いで前記内部Ｄ／Ａ変換器に被測定点とし
て設定されるデジタル値を、単位量変化させる
とともに、前記基準Ｄ／Ａ変換器に入力される
デジタル値をも順次単位量づつ変化させて、前
記内部Ｄ／Ａ変換器に設定される被測定点のデ
ジタル値が変化されてから前記電圧比較器への
二つのアナログ入力値の大小が反転するまでの
基準Ｄ／Ａ変換器の実績入力変化回数を検出
し、前記電圧比較器への二つのアナログ入力値
の大小が理想的な変換特性において反転すべき
基準Ｄ／Ａ変換器の入力変化回数と前記実績入
力変化回数との差である変換誤差を算出し、 内部Ｄ／Ａ変換器に被測定点として設定され
るデジタル値が所定値に達するまで上記の手
順を繰返し、 当該被測定点以前の各被測定点における変換
誤差を前記基準誤差に順次累積させて当該被測
定点の誤差とし、前記基準誤差及び各被測定点
でとの誤差を前記Ａ／Ｄ変換器の誤差とする、 ことにより達成される。
上記テスト方法によれば、被測定Ａ／Ｄ変換器
に内装されているＤ／Ａ変換器に直接デイジタル
設定値が入力され、該Ｄ／Ａ変換器のアナログ出
力とテスト用に配置される基準Ｄ／Ａ変換器のア
ナログ出力とが、電圧比較器で比較されるので、
１回の比較に要する時間が短く、かつ比較のくり
返し回数も少くてすみ、測定時間が短縮される。
に内装されているＤ／Ａ変換器に直接デイジタル
設定値が入力され、該Ｄ／Ａ変換器のアナログ出
力とテスト用に配置される基準Ｄ／Ａ変換器のア
ナログ出力とが、電圧比較器で比較されるので、
１回の比較に要する時間が短く、かつ比較のくり
返し回数も少くてすみ、測定時間が短縮される。
以下実施例にしたがい本発明を詳細に説明す
る。
る。
第１図は本発明に係るＡ／Ｄ変換器のテスト方
法の一実施例を示す説明図である。
法の一実施例を示す説明図である。
被測定器であるＡ／Ｄ変換器２があり、この
Ａ／Ｄ変換器２はＤ／Ａ変換器４が内蔵されてお
り、このＤ／Ａ変換器４は外部計算機６により入
力信号線８を介して、入力コードが設定されるよ
うになつている。
Ａ／Ｄ変換器２はＤ／Ａ変換器４が内蔵されてお
り、このＤ／Ａ変換器４は外部計算機６により入
力信号線８を介して、入力コードが設定されるよ
うになつている。
また、Ａ／Ｄ変換器２には電圧比較器１０が内
蔵されており、前記Ｄ／Ａ変換器４の出力は、こ
の電圧比較器１０の入力端子の位置に入力される
ようになつており、電圧比較器１０の出力は信号
線１２を介して外部計算機６に導入されうように
なつている。
蔵されており、前記Ｄ／Ａ変換器４の出力は、こ
の電圧比較器１０の入力端子の位置に入力される
ようになつており、電圧比較器１０の出力は信号
線１２を介して外部計算機６に導入されうように
なつている。
一方、基準Ｄ／Ａ変換器１４があり、このＤ／
Ａ変換器１４は、前記外部計算機６からの信号線
１６を介して入力が設定され、Ｄ／Ａ変換器１４
の出力は信号線１８を介して電圧比較器１０の他
の入力端子に入力されるようになつている。
Ａ変換器１４は、前記外部計算機６からの信号線
１６を介して入力が設定され、Ｄ／Ａ変換器１４
の出力は信号線１８を介して電圧比較器１０の他
の入力端子に入力されるようになつている。
このようにして被測定Ａ／Ｄ変換器２に内蔵さ
れているＤ／Ａ変換器４は基準Ｄ／Ａ変換器１４
と並列に設けられており、これらのＤ／Ａ変換器
４とＤ／Ａ変換器１４のアナログ出力信号が被測
定Ａ／Ｄ変換器２に内蔵されている電圧比較器１
０によつて比較される構成となつている。
れているＤ／Ａ変換器４は基準Ｄ／Ａ変換器１４
と並列に設けられており、これらのＤ／Ａ変換器
４とＤ／Ａ変換器１４のアナログ出力信号が被測
定Ａ／Ｄ変換器２に内蔵されている電圧比較器１
０によつて比較される構成となつている。
したがつて、被測定Ａ／Ｄ変換器２は、それに
内蔵されるＤ／Ａ変換器４の入力が外部から設定
できるようになつていると共に、同様に内蔵され
る電圧比較器１０の出力が外部へ取出されるよう
になつている。
内蔵されるＤ／Ａ変換器４の入力が外部から設定
できるようになつていると共に、同様に内蔵され
る電圧比較器１０の出力が外部へ取出されるよう
になつている。
第２図は通常用いられるＡ／Ｄ変換器２の構成
をテスト用の構成に変更する具体的手段を示した
図である。被測定Ａ／Ｄ変換器２に内蔵される電
圧比較器１０から逐次比較レジスタ２０へ出力さ
れる信号は変換器２２によつて信号線１２側へ出
力されるように切換えられるようになつている。
をテスト用の構成に変更する具体的手段を示した
図である。被測定Ａ／Ｄ変換器２に内蔵される電
圧比較器１０から逐次比較レジスタ２０へ出力さ
れる信号は変換器２２によつて信号線１２側へ出
力されるように切換えられるようになつている。
また、前記比較レジスタ２０からＤ／Ａ変換器
４へ出力される信号は切換器２４によつて外部入
力設定用のレジスタ２５からＤ／Ａ変換器４へ出
力され切換えられるようになつている。さらに切
換器２６が設けられこの切換器２６によつて信号
の方向性が切換えられるようになつている。
４へ出力される信号は切換器２４によつて外部入
力設定用のレジスタ２５からＤ／Ａ変換器４へ出
力され切換えられるようになつている。さらに切
換器２６が設けられこの切換器２６によつて信号
の方向性が切換えられるようになつている。
なお切換器２２，２４及び２６は切換信号線２
７からの信号によつて切換えられ、通常のＡ／Ｄ
変換器の構成から被テスト用のＡ／Ｄ変換器の構
成へ切換えられるようになつている。
７からの信号によつて切換えられ、通常のＡ／Ｄ
変換器の構成から被テスト用のＡ／Ｄ変換器の構
成へ切換えられるようになつている。
第１図のテスト系において、各Ｄ／Ａ変換器の
理想的な入出力特性を示すと第３図に示すように
なる。特性Ａは被測定Ａ／Ｄ変換器２に内蔵され
るＤ／Ａ変換器４の変換特性、特性Ｂは基準Ｄ／
Ａ変換器１４の変換特性、Ｃは理想変換特性直線
を示している。被測定Ａ／Ｄ変換器２内のＤ／Ａ
変換器４の特性Ａは理想直線Ｃに対して零オフセ
ツトが生じないように通常最下位ビツトの重みを
半分にしている。これにより、最初のアナログ出
力は単位量の1/2で、２番目からは単位量ずつ増
加する階段波となる。一方基準Ｄ／Ａ変換器１４
はデジタル入力に対する増加分が同じなので理想
直線Ｃに合わせるため半ビツトのオフセツトが与
えられる。このオフセツト付与方法は第１図には
図示していないが、具体的には、基準Ｄ／Ａ変換
器１４を測定ビツト数よりも１ビツト多いものを
用いて最下位ビツトを常に１に固定するか、或い
は別途アナログ的に半ビツト分を加算することに
よりバイアスが与えられる。しかし被測定Ａ／Ｄ
変換器２のビツト長に対しては基準Ｄ／Ａ変換器
のビツト長が充分大きい場合には基準Ｄ／Ａ変換
器に対するバイアスの付与は省略することができ
る。
理想的な入出力特性を示すと第３図に示すように
なる。特性Ａは被測定Ａ／Ｄ変換器２に内蔵され
るＤ／Ａ変換器４の変換特性、特性Ｂは基準Ｄ／
Ａ変換器１４の変換特性、Ｃは理想変換特性直線
を示している。被測定Ａ／Ｄ変換器２内のＤ／Ａ
変換器４の特性Ａは理想直線Ｃに対して零オフセ
ツトが生じないように通常最下位ビツトの重みを
半分にしている。これにより、最初のアナログ出
力は単位量の1/2で、２番目からは単位量ずつ増
加する階段波となる。一方基準Ｄ／Ａ変換器１４
はデジタル入力に対する増加分が同じなので理想
直線Ｃに合わせるため半ビツトのオフセツトが与
えられる。このオフセツト付与方法は第１図には
図示していないが、具体的には、基準Ｄ／Ａ変換
器１４を測定ビツト数よりも１ビツト多いものを
用いて最下位ビツトを常に１に固定するか、或い
は別途アナログ的に半ビツト分を加算することに
よりバイアスが与えられる。しかし被測定Ａ／Ｄ
変換器２のビツト長に対しては基準Ｄ／Ａ変換器
のビツト長が充分大きい場合には基準Ｄ／Ａ変換
器に対するバイアスの付与は省略することができ
る。
双方のＤ／Ａ変換器４，１４および電圧比較器
１０に誤差が無い理想的な場合には被測定Ｄ／Ａ
変換器４の設定値A1、基準Ｄ／Ａ変換器１４の
設定値B1に対し、電圧比較器の検出出力は、α
点のようになることは明らかであり、予め判つて
いる交点の理想特性の設定点に対し、実際のＡ／
Ｄ変換の設定点がどれだけ偏差をもつているか検
出すればよいことになる。すなわち、第３図の基
準Ｄ／Ａ変換器１４の分解能が被測定Ｄ／Ａ変換
器４よりも２ビツト多い例で説明すると、誤差が
ない場合には被測定Ｄ／Ａ変換器のｉ番目の設定
値Aiに対して比較出力が変化する基準Ｄ／Ａ変
換器の設定入力Biは、Bi＝4Ai−２となることか
ら、Aiの設定値に対して電圧比較器出力が反転
するBiに対応した設定値を読み、Biの理想値と
の間に偏差があればこの偏差を誤差とすることが
できる。
１０に誤差が無い理想的な場合には被測定Ｄ／Ａ
変換器４の設定値A1、基準Ｄ／Ａ変換器１４の
設定値B1に対し、電圧比較器の検出出力は、α
点のようになることは明らかであり、予め判つて
いる交点の理想特性の設定点に対し、実際のＡ／
Ｄ変換の設定点がどれだけ偏差をもつているか検
出すればよいことになる。すなわち、第３図の基
準Ｄ／Ａ変換器１４の分解能が被測定Ｄ／Ａ変換
器４よりも２ビツト多い例で説明すると、誤差が
ない場合には被測定Ｄ／Ａ変換器のｉ番目の設定
値Aiに対して比較出力が変化する基準Ｄ／Ａ変
換器の設定入力Biは、Bi＝4Ai−２となることか
ら、Aiの設定値に対して電圧比較器出力が反転
するBiに対応した設定値を読み、Biの理想値と
の間に偏差があればこの偏差を誤差とすることが
できる。
２つのＤ／Ａ変換器４，１４の設定値を比較し
て理想設定値との差を求めるのは外部計算機で実
行され、第４図はその外部計算機の動作フロー図
を示している。同図において、まず基準Ｄ／Ａ変
換器１４のデジタル設定値Biを０に、被設定
Ｄ／Ａ変換器４のデジタル設定値Aiを１にセツ
トする。また試行回数ｉ＝０、さらに被測定Ｄ／
Ａ変換器４の１ビツト幅を基準Ｄ／Ａ変換器１４
のビツト刻みで測定した数Ｍを０、偏差を０にそ
れぞれセツトする。この状態で基準Ｄ／Ａ変換器
１４の出力と被測定Ｄ／Ａ変換器４の出力を比較
する。基準Ｄ／Ａ変換器１４の出力をREF、被
測定Ｄ／Ａ変換器４の出力をDUTとすれば、
REF＜DUTなら基準Ｄ／Ａ変換器１４の入力を
１ずつ増加させてＭをカウントしていく。REF
＞DUTになつた場合、被測定Ｄ／Ａ変換器４の
デジタル設定値を１増加すると共に、その時点で
のＭとそのＭの理論値Ｎ （Ｎ＝2REFビツト長／2DUTビツト長） （但し、試行回数ｉ＝０においてはＮ／２）との
差をとり、この差を試行回数ｉ＝０における偏差
DEV0として記録する（手順47）。そして試行回
数ｉ＝０を１増加させてｉ＝１とし、Ｍを０に戻
して（手順48）基準Ｄ／Ａ変換器１４の出力と被
測定Ｄ／Ａ変換器４の出力の比較を行う（手順
49）。基準Ｄ／Ａ変換器１４の出力が小さければ、
基準Ｄ／Ａ変換器１４への入力を１づつ増加させ
るとともにＭをふやして比較を繰り返す（手順
50、51）。基準Ｄ／Ａ変換器１４の出力が大きけ
れば、被測定Ｄ／Ａ変換器４への入力を１増やし
（手順52）、手順53で前記DEV0にＮ−Ｍを加えて
DEV1を算出し、記録する（手順54）。ついでＭ
を０に戻し、試行回数ｉを１増やして（手順55）、
試行回数ｉがフルスケールを示すＫになつていな
いかどうかを確かめる（手順56）。Ｋになつてい
なければ手順49に戻つて手順49〜56を繰返し、Ｋ
になつていれば手順を終了する。
て理想設定値との差を求めるのは外部計算機で実
行され、第４図はその外部計算機の動作フロー図
を示している。同図において、まず基準Ｄ／Ａ変
換器１４のデジタル設定値Biを０に、被設定
Ｄ／Ａ変換器４のデジタル設定値Aiを１にセツ
トする。また試行回数ｉ＝０、さらに被測定Ｄ／
Ａ変換器４の１ビツト幅を基準Ｄ／Ａ変換器１４
のビツト刻みで測定した数Ｍを０、偏差を０にそ
れぞれセツトする。この状態で基準Ｄ／Ａ変換器
１４の出力と被測定Ｄ／Ａ変換器４の出力を比較
する。基準Ｄ／Ａ変換器１４の出力をREF、被
測定Ｄ／Ａ変換器４の出力をDUTとすれば、
REF＜DUTなら基準Ｄ／Ａ変換器１４の入力を
１ずつ増加させてＭをカウントしていく。REF
＞DUTになつた場合、被測定Ｄ／Ａ変換器４の
デジタル設定値を１増加すると共に、その時点で
のＭとそのＭの理論値Ｎ （Ｎ＝2REFビツト長／2DUTビツト長） （但し、試行回数ｉ＝０においてはＮ／２）との
差をとり、この差を試行回数ｉ＝０における偏差
DEV0として記録する（手順47）。そして試行回
数ｉ＝０を１増加させてｉ＝１とし、Ｍを０に戻
して（手順48）基準Ｄ／Ａ変換器１４の出力と被
測定Ｄ／Ａ変換器４の出力の比較を行う（手順
49）。基準Ｄ／Ａ変換器１４の出力が小さければ、
基準Ｄ／Ａ変換器１４への入力を１づつ増加させ
るとともにＭをふやして比較を繰り返す（手順
50、51）。基準Ｄ／Ａ変換器１４の出力が大きけ
れば、被測定Ｄ／Ａ変換器４への入力を１増やし
（手順52）、手順53で前記DEV0にＮ−Ｍを加えて
DEV1を算出し、記録する（手順54）。ついでＭ
を０に戻し、試行回数ｉを１増やして（手順55）、
試行回数ｉがフルスケールを示すＫになつていな
いかどうかを確かめる（手順56）。Ｋになつてい
なければ手順49に戻つて手順49〜56を繰返し、Ｋ
になつていれば手順を終了する。
Ｍは、基準Ｄ／Ａ変換器の出力が被測定Ｄ／Ａ
変換器の出力を上回つてから、被測定Ｄ／Ａ変換
器への入力を単位量増加させ、ついで基準Ｄ／Ａ
変換器への入力を単位量づつ複数回増加させたと
き、再び基準Ｄ／Ａ変換器の出力が被測定Ｄ／Ａ
変換器の出力を上回るまでの基準Ｄ／Ａ変換器へ
の入力増加の回数となる。Ｎは、被測定Ｄ／Ａ変
換器が理想的な変換特性（基準Ｄ／Ａ変換器と合
致する変換特性）を持つときのＭに等しく、Ｎ−
Ｍは、被測定Ｄ／Ａ変換器の入力がある値から単
位量だけ増加したときの出力の実際の増加分と、
理想的な変換特性の場合の増加分との差（変換誤
差）を、基準Ｄ／Ａ変換器のビツト刻みを単位と
して表現している。つまり、前回、基準Ｄ／Ａ変
換器への入力がいくつのときに該基準Ｄ／Ａ変換
器の出力が被測定Ｄ／Ａ変換器の出力を上回つた
かということと無関係に、被測定Ｄ／Ａ変換器へ
の入力値を１増やしたあと、基準Ｄ／Ａ変換器へ
の単位量の入力増加を何回行つたら、基準Ｄ／Ａ
変換器の出力が被測定Ｄ／Ａ変換器の出力を上回
つたかを検出している。
変換器の出力を上回つてから、被測定Ｄ／Ａ変換
器への入力を単位量増加させ、ついで基準Ｄ／Ａ
変換器への入力を単位量づつ複数回増加させたと
き、再び基準Ｄ／Ａ変換器の出力が被測定Ｄ／Ａ
変換器の出力を上回るまでの基準Ｄ／Ａ変換器へ
の入力増加の回数となる。Ｎは、被測定Ｄ／Ａ変
換器が理想的な変換特性（基準Ｄ／Ａ変換器と合
致する変換特性）を持つときのＭに等しく、Ｎ−
Ｍは、被測定Ｄ／Ａ変換器の入力がある値から単
位量だけ増加したときの出力の実際の増加分と、
理想的な変換特性の場合の増加分との差（変換誤
差）を、基準Ｄ／Ａ変換器のビツト刻みを単位と
して表現している。つまり、前回、基準Ｄ／Ａ変
換器への入力がいくつのときに該基準Ｄ／Ａ変換
器の出力が被測定Ｄ／Ａ変換器の出力を上回つた
かということと無関係に、被測定Ｄ／Ａ変換器へ
の入力値を１増やしたあと、基準Ｄ／Ａ変換器へ
の単位量の入力増加を何回行つたら、基準Ｄ／Ａ
変換器の出力が被測定Ｄ／Ａ変換器の出力を上回
つたかを検出している。
すなわち、変換誤差Ｎ−Ｍは、一般的には、被
測定Ｄ／Ａ変換器の入力の単位量の変化による出
力の変化量が、理想値とどれだけ違うかを示す指
標であり、入力値に対する出力の絶対値が理想的
な値に対してどれだけ異なるかの誤差を示してい
るものではない。
測定Ｄ／Ａ変換器の入力の単位量の変化による出
力の変化量が、理想値とどれだけ違うかを示す指
標であり、入力値に対する出力の絶対値が理想的
な値に対してどれだけ異なるかの誤差を示してい
るものではない。
Ｎ−Ｍを用いて、入力値に対する出力の絶対値
が、理想的な値に対してどれだけ異なるかを知る
には、（前回出力反転時の絶対値の誤差）＋（今回
出力変化量の誤差）という演算が必要になる。試
行回数（被測定点）ｉでの出力値の理想出力値に
対する差を誤差DEVi、試行回数ｉ−１での出力
値の理想出力値に対する差を誤差DEVi-1、試行
回数ｉでの出力変化量の理想変化量に対する差を
変換誤差（Ｎ−Ｍ）iとすると、DEViは、 DEVi＝DEVi-1＋（Ｎ−Ｍ）i ……(1) で算定される。
が、理想的な値に対してどれだけ異なるかを知る
には、（前回出力反転時の絶対値の誤差）＋（今回
出力変化量の誤差）という演算が必要になる。試
行回数（被測定点）ｉでの出力値の理想出力値に
対する差を誤差DEVi、試行回数ｉ−１での出力
値の理想出力値に対する差を誤差DEVi-1、試行
回数ｉでの出力変化量の理想変化量に対する差を
変換誤差（Ｎ−Ｍ）iとすると、DEViは、 DEVi＝DEVi-1＋（Ｎ−Ｍ）i ……(1) で算定される。
一方、被測定Ｄ／Ａ変換器への入力値が１であ
る試行回数０の場合のＮ／２−Ｍは、被測定Ｄ／
Ａ変換器の入力が０から１に変化したときの出力
の増加分が、理想的な変換特性の場合の増加分と
どれだけ異なるかを示しているが、この場合は、
同時に、入力値１に対する出力の絶対値が理想的
な値に対してどれだけ異なるかを示していて、
Ｎ／２−Ｍ＝DEV0が成立する。試行回数１での
偏差DEV1は、DEV0に試行回数１でのＮとＭの
差を加えたものである。したがつて、DEV0が求
まれば、（Ｎ−Ｍ）iを測定して順次累計していく
ことにより、各測定点での出力値の誤差DEViが
得られる。こうしてｉ＝Ｋ（フルスケール）にな
るまで上記手順が実行される。
る試行回数０の場合のＮ／２−Ｍは、被測定Ｄ／
Ａ変換器の入力が０から１に変化したときの出力
の増加分が、理想的な変換特性の場合の増加分と
どれだけ異なるかを示しているが、この場合は、
同時に、入力値１に対する出力の絶対値が理想的
な値に対してどれだけ異なるかを示していて、
Ｎ／２−Ｍ＝DEV0が成立する。試行回数１での
偏差DEV1は、DEV0に試行回数１でのＮとＭの
差を加えたものである。したがつて、DEV0が求
まれば、（Ｎ−Ｍ）iを測定して順次累計していく
ことにより、各測定点での出力値の誤差DEViが
得られる。こうしてｉ＝Ｋ（フルスケール）にな
るまで上記手順が実行される。
各試行回数ｉに対する偏差DEViは記録され、
例えばこのようなデータは、非直線性誤差、量子
化誤差として第５図に示すようにエラーカーブが
表示されるようになる。
例えばこのようなデータは、非直線性誤差、量子
化誤差として第５図に示すようにエラーカーブが
表示されるようになる。
以上述べた実施例によれば、Ａ／Ｄ変換器を
Ｄ／Ａ変換器として内蔵の電圧比較器で基準入力
と比較判定するので、Ａ／Ｄ変換器のビツト長に
関係なく常に１つの入力に対して１回の比較動作
ですむので測定時間は従来のテスト方法に比較し
てビツト長分の１に短縮される。すなわち10ビツ
ト長のＡ／Ｄ変換器なら従来の方法に比較して1/
１０にでき、ビツト長の大きい高精度のＡ／Ｄ変換
器の測定に有利である。
Ｄ／Ａ変換器として内蔵の電圧比較器で基準入力
と比較判定するので、Ａ／Ｄ変換器のビツト長に
関係なく常に１つの入力に対して１回の比較動作
ですむので測定時間は従来のテスト方法に比較し
てビツト長分の１に短縮される。すなわち10ビツ
ト長のＡ／Ｄ変換器なら従来の方法に比較して1/
１０にでき、ビツト長の大きい高精度のＡ／Ｄ変換
器の測定に有利である。
また、従来の方法のように測定回路に外付オペ
アンプのような誤差の要因になる回路の付加が一
切不要となるので、高精度の測定が可能となる。
アンプのような誤差の要因になる回路の付加が一
切不要となるので、高精度の測定が可能となる。
さらに、本実施例では偏差をデジタル信号とし
て外部計算機で扱うので、データの保存や、変換
等が極めて容易になる等の効果を有する。
て外部計算機で扱うので、データの保存や、変換
等が極めて容易になる等の効果を有する。
本実施例ではテストの対象となるＡ／Ｄ変換器
内にＤ／Ａ変換器へ出力される逐次比較レジスタ
からの信号を外部設定用レジスタからの信号に切
換える変換器及び逐次比較レジスタへ出力される
電圧比較器からの信号を外部からの信号に切換え
る切換器等を具備させ、これによりテストの便宜
を図る構成としているものであるが、このような
切換器等を具備させる必要はなく、例えばＤ／Ａ
変換器に外部から信号を入力させるための手段例
えば端子、あるいは電圧比較器から外部へ出力信
号を取り出せる手段例えば端子等を直接設けるよ
うにしてもよいことは云うまでもない。
内にＤ／Ａ変換器へ出力される逐次比較レジスタ
からの信号を外部設定用レジスタからの信号に切
換える変換器及び逐次比較レジスタへ出力される
電圧比較器からの信号を外部からの信号に切換え
る切換器等を具備させ、これによりテストの便宜
を図る構成としているものであるが、このような
切換器等を具備させる必要はなく、例えばＤ／Ａ
変換器に外部から信号を入力させるための手段例
えば端子、あるいは電圧比較器から外部へ出力信
号を取り出せる手段例えば端子等を直接設けるよ
うにしてもよいことは云うまでもない。
例えば、特開昭55−100741号公報記載のＡ／Ｄ
変換器と従来のデジタル測定法が組み合わせられ
た場合、始めに入力されるデジタル設定値が基準
Ｄ／Ａ変換器でアナログ値に変換され（所要時間
Ts）、このアナログ値が再度供試Ａ／Ｄ変換器で
デジタル値に変換され（所要時間Tc1）、この供
試Ａ／Ｄ変換器のデジタル出力そのものが、始め
に入力されるデジタル設定値とデジタル比較器で
比較される（所要時間Tc2）ため、それぞれの段
階で時間がかかり、且つ、Ａ／Ｄ変換器のデジタ
ル出力を求めるために、測定に時間がかかる。テ
スト所要時間をＴとすると、 Ｔ＝2n+m（Ts＋nTc1＋Tc2） ＝2n+m（10n＋20）μs 但し、ｎは供試Ａ／Ｄ変換器のビツト数であ
る。10ビツトのＡ／Ｄ変換器であれば、 Ｔ＝2n+m×120μs となる。
変換器と従来のデジタル測定法が組み合わせられ
た場合、始めに入力されるデジタル設定値が基準
Ｄ／Ａ変換器でアナログ値に変換され（所要時間
Ts）、このアナログ値が再度供試Ａ／Ｄ変換器で
デジタル値に変換され（所要時間Tc1）、この供
試Ａ／Ｄ変換器のデジタル出力そのものが、始め
に入力されるデジタル設定値とデジタル比較器で
比較される（所要時間Tc2）ため、それぞれの段
階で時間がかかり、且つ、Ａ／Ｄ変換器のデジタ
ル出力を求めるために、測定に時間がかかる。テ
スト所要時間をＴとすると、 Ｔ＝2n+m（Ts＋nTc1＋Tc2） ＝2n+m（10n＋20）μs 但し、ｎは供試Ａ／Ｄ変換器のビツト数であ
る。10ビツトのＡ／Ｄ変換器であれば、 Ｔ＝2n+m×120μs となる。
これに対し、本願発明では、供試Ａ／Ｄ変換器
に内装されているＤ／Ａ変換器に直接デジタル設
定値が入力され（所要時間Ts）、該Ｄ／Ａ変換器
のアナログ出力とテスト用に配置される基準Ｄ／
Ａ変換器のアナログ出力とが、アナログ変換器で
比較され（所要時間Tc）て偏差の大小が検出さ
れるので、１回の比較に要する時間が短く少なく
てすみ、測定時間が短縮される。測定時間をTo
とすると、 To＝２×2n（Ts＋Tc） ＝2n+1（20）μs となり、前記Ｔに比べ、短い時間で済む。
に内装されているＤ／Ａ変換器に直接デジタル設
定値が入力され（所要時間Ts）、該Ｄ／Ａ変換器
のアナログ出力とテスト用に配置される基準Ｄ／
Ａ変換器のアナログ出力とが、アナログ変換器で
比較され（所要時間Tc）て偏差の大小が検出さ
れるので、１回の比較に要する時間が短く少なく
てすみ、測定時間が短縮される。測定時間をTo
とすると、 To＝２×2n（Ts＋Tc） ＝2n+1（20）μs となり、前記Ｔに比べ、短い時間で済む。
以上説明したことから明らかなように本発明に
係るＡ／Ｄ変換器のテスト方法によれば大幅に測
定時間を短縮するテストを行うことができるよう
になる。
係るＡ／Ｄ変換器のテスト方法によれば大幅に測
定時間を短縮するテストを行うことができるよう
になる。
第１図は本発明に係るＡ／Ｄ変換器テスト方法
の一実施例を示す説明図、第２図は通常用いられ
るＡ／Ｄ変換器の構成をテスト用の構成に変更す
る具体的手段を示した図、第３図は本発明に係る
Ａ／Ｄ変換器のテスト方法の目的が達成できる理
由を示すグラフ、第４図は本発明に係るＡ／Ｄ変
換器のテスト方法に用いられる外部計算機の動作
フローを示す図、第５図は本発明に係るＡ／Ｄ変
換器のテスト方法により表示されるデータ図、第
６図は本発明の方法によりテストしたときの各
Ｄ／Ａ変換器へのデジタル値の入力の変化例を示
す図である。 ２……Ａ／Ｄ変換器、４……Ｄ／Ａ変換器、６
……外部計算機、１０……電圧比較器、１４……
基準Ｄ／Ａ変換器、２０……逐次比較レジスタ、
２２，２４，２６……切換器。
の一実施例を示す説明図、第２図は通常用いられ
るＡ／Ｄ変換器の構成をテスト用の構成に変更す
る具体的手段を示した図、第３図は本発明に係る
Ａ／Ｄ変換器のテスト方法の目的が達成できる理
由を示すグラフ、第４図は本発明に係るＡ／Ｄ変
換器のテスト方法に用いられる外部計算機の動作
フローを示す図、第５図は本発明に係るＡ／Ｄ変
換器のテスト方法により表示されるデータ図、第
６図は本発明の方法によりテストしたときの各
Ｄ／Ａ変換器へのデジタル値の入力の変化例を示
す図である。 ２……Ａ／Ｄ変換器、４……Ｄ／Ａ変換器、６
……外部計算機、１０……電圧比較器、１４……
基準Ｄ／Ａ変換器、２０……逐次比較レジスタ、
２２，２４，２６……切換器。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも内部に、Ｄ／Ａ変換器、電圧比較
器、逐次比較レジスタを備えた逐次比較形Ａ／Ｄ
変換器のテスト方法において、 テストを行うために前記Ａ／Ｄ変換器の外部
に前記Ｄ／Ａ変換器よりも高い分解能を持つ基
準Ｄ／Ａ変換器を設け、 前記内部Ｄ／Ａ変換器に測定開始点のデジタ
ル値を外部から設定し、 該デジタル値に対応する前記内部Ｄ／Ａ変換
器の出力を前記電圧比較器の一方の入力とし、 前記基準Ｄ／Ａ変換器に、単位量ずつ変化す
るデジタル値を入力してその出力を前記Ａ／Ｄ
変換器へのアナログ入力として前記電圧比較器
の他方の入力とするとともに、その入力開始値
を、基準Ｄ／Ａ変換器の出力が、測定開始点の
デジタル値を入力された前記内部Ｄ／Ａ変換器
の出力を下回るようになる値とし、 前記電圧比較器の出力を外部に読み出すこと
により、前記電圧比較器への二つの入力値の大
小が反転するまでの基準Ｄ／Ａ変換器への入力
値の実績変化回数を検出し、 前記測定開始点において前記電圧比較器への
二つのアナログ入力値の大小が理想的な変換特
性において反転すべき基準Ｄ／Ａ変換器の入力
変化回数と前記実績入力変化回数との差である
変換誤差を測定開始点における基準誤差として
算出し、 次いで前記内部Ｄ／Ａ変換器に被測定点とし
て設定されるデジタル値を、単位量変化させる
とともに、前記基準Ｄ／Ａ変換器に入力される
デジタル値をも順次単位量づつ変化させて、前
記内部Ｄ／Ａ変換器に設定される被測定点のデ
ジタル値が変化されてから前記電圧比較器への
二つのアナログ入力値の大小が反転するまでの
基準Ｄ／Ａ変換器の実績入力変化回数を検出
し、前記電圧比較器への二つのアナログ入力値
の大小が理想的な変換特性において反転すべき
基準Ｄ／Ａ変換器の入力変化回数と前記実績入
力変化回数との差である変換誤差を算出し、 内部Ｄ／Ａ変換器に被測定点として設定され
るデジタル値が所定値に達するまで上記の手
順を繰返し、 当該被測定点以前の各被測定点における変換
誤差を前記基準誤差に順次累積させて当該被測
定点の誤差とし、前記基準誤差及び各被測定点
ごとの誤差を前記Ａ／Ｄ変換器の誤差とする、 ことを特徴とするＡ／Ｄ変換器のテスト方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56005011A JPS57119259A (en) | 1981-01-19 | 1981-01-19 | Testing method for a/d converter |
| DE19823201297 DE3201297A1 (de) | 1981-01-19 | 1982-01-18 | Pruefverfahren fuer analog/digital-umsetzer und aufbau eines fuer die pruefung geeigneten analog/digital-umsetzers |
| US06/669,349 US4580126A (en) | 1981-01-19 | 1984-11-08 | Method of testing analog/digital converter and structure of analog/digital converter suited for the test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56005011A JPS57119259A (en) | 1981-01-19 | 1981-01-19 | Testing method for a/d converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57119259A JPS57119259A (en) | 1982-07-24 |
| JPH0345581B2 true JPH0345581B2 (ja) | 1991-07-11 |
Family
ID=11599598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56005011A Granted JPS57119259A (en) | 1981-01-19 | 1981-01-19 | Testing method for a/d converter |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4580126A (ja) |
| JP (1) | JPS57119259A (ja) |
| DE (1) | DE3201297A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2199711B (en) * | 1987-01-08 | 1990-10-24 | Schlumberger Electronics | Converter calibration |
| US4888548A (en) * | 1988-03-31 | 1989-12-19 | Hewlett-Packard Company | Programmatically generated in-circuit test of digital to analog converters |
| US4947106A (en) * | 1988-03-31 | 1990-08-07 | Hewlett-Packard Company | Programmatically generated in-circuit test of analog to digital converters |
| US4897650A (en) * | 1988-04-05 | 1990-01-30 | General Electric Company | Self-characterizing analog-to-digital converter |
| JPH0244817A (ja) * | 1988-08-04 | 1990-02-14 | Nec Ic Microcomput Syst Ltd | 逐次比較アナログ・ディジタル変換器 |
| JPH0295939U (ja) * | 1989-01-20 | 1990-07-31 | ||
| EP0447117B1 (en) * | 1990-03-15 | 1997-02-19 | AT&T Corp. | Built-in self test for analog to digital converters |
| FI96811C (fi) * | 1993-11-30 | 1996-08-26 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi |
| TW356596B (en) * | 1996-10-16 | 1999-04-21 | Koninl Philips Electronics Nv | Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit |
| FR2784193B1 (fr) * | 1998-10-05 | 2001-01-05 | Texas Instruments France | Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique |
| US7199740B1 (en) | 2000-05-21 | 2007-04-03 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| US6917321B1 (en) * | 2000-05-21 | 2005-07-12 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| US6703952B2 (en) * | 2002-06-10 | 2004-03-09 | Adc Dsl Systems, Inc. | Testing analog-to-digital and digital-to-analog converters |
| WO2006092173A1 (en) * | 2005-03-02 | 2006-09-08 | Agilent Technologies, Inc. | Analog signal test using a-priori information |
| US7511645B1 (en) * | 2007-03-27 | 2009-03-31 | National Semiconductor Corporation | Apparatus and method for auto-zeroing a sampled comparator |
| JP4435197B2 (ja) * | 2007-03-29 | 2010-03-17 | 株式会社東芝 | 半導体集積回路 |
| FR2924226B1 (fr) * | 2007-11-26 | 2010-02-26 | Schneider Electric Ind Sas | Procede de verification du fonctionnement d'un module d'entrees analogiques et module d'entrees analogiques mettant en oeuvre ce procede |
| WO2010128541A1 (ja) * | 2009-05-07 | 2010-11-11 | パナソニック株式会社 | 逐次比較型ａ／ｄ変換装置 |
| JP5965290B2 (ja) * | 2012-10-31 | 2016-08-03 | ルネサスエレクトロニクス株式会社 | アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法 |
| US9344104B1 (en) * | 2013-05-18 | 2016-05-17 | S9Estre, Llc | Digital to analog converter and analog to digital converter calibration techniques |
| CN104237661B (zh) * | 2013-06-14 | 2017-06-09 | 英华达（上海）科技有限公司 | 可自动切换检测电压的检测系统及其电压校准检测方法 |
| JP7243485B2 (ja) * | 2019-06-27 | 2023-03-22 | セイコーエプソン株式会社 | 物理量検出回路、物理量センサー、電子機器、移動体及び物理量センサーの故障診断方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554283B2 (ja) * | 1973-09-17 | 1980-01-29 |
-
1981
- 1981-01-19 JP JP56005011A patent/JPS57119259A/ja active Granted
-
1982
- 1982-01-18 DE DE19823201297 patent/DE3201297A1/de active Granted
-
1984
- 1984-11-08 US US06/669,349 patent/US4580126A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4580126A (en) | 1986-04-01 |
| JPS57119259A (en) | 1982-07-24 |
| DE3201297A1 (de) | 1982-08-05 |
| DE3201297C2 (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4222107A (en) | Method and apparatus for automatically calibrating a digital to analog converter | |
| US4580126A (en) | Method of testing analog/digital converter and structure of analog/digital converter suited for the test | |
| KR20160036338A (ko) | 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법 | |
| US4857931A (en) | Dual flash analog-to-digital converter | |
| JP3657218B2 (ja) | 差動入力ａ／ｄ変換器 | |
| US4361831A (en) | Analog-digital converter utilizing multiple ramp integrating techniques | |
| EP0247117A1 (en) | Improvements in or relating to transducer interfaces | |
| CN1625841A (zh) | 具有集成测试电路的数模转换器 | |
| JP2002531986A (ja) | 安全上重要な用途のためのａ／ｄコンバータを備えた回路装置 | |
| CN115840089B (zh) | 一种用于电容检测的电路和方法 | |
| JPS634967B2 (ja) | ||
| JPS6211816B2 (ja) | ||
| US20030220758A1 (en) | Method for testing an AD-converter | |
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| JPS61137429A (ja) | Ａｄ変換器試験回路 | |
| JP3351167B2 (ja) | バッテリ電圧測定装置 | |
| JP3049852B2 (ja) | 逐次変換型ａｄ変換器 | |
| JP3495179B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| SU1232962A1 (ru) | Цифровой измеритель температуры | |
| SU1705780A1 (ru) | Устройство диагностического контрол блоков радиоэлектронной аппаратуры | |
| RU2019031C1 (ru) | Аналого-цифровой преобразователь параллельного сравнения | |
| JPH0338779B2 (ja) | ||
| SU1548845A2 (ru) | Способ аналого-цифрового преобразовани и устройство дл его осуществлени | |
| JPH0426065B2 (ja) | ||
| JPS61114173A (ja) | インピーダンス値の測定方法および装置 |