JPH0345943B2 - - Google Patents

Info

Publication number
JPH0345943B2
JPH0345943B2 JP58021349A JP2134983A JPH0345943B2 JP H0345943 B2 JPH0345943 B2 JP H0345943B2 JP 58021349 A JP58021349 A JP 58021349A JP 2134983 A JP2134983 A JP 2134983A JP H0345943 B2 JPH0345943 B2 JP H0345943B2
Authority
JP
Japan
Prior art keywords
output
input
light emitting
circuit
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58021349A
Other languages
English (en)
Other versions
JPS59147554A (ja
Inventor
Juichiro Aramaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsukasa Sokken KK
Original Assignee
Tsukasa Sokken KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsukasa Sokken KK filed Critical Tsukasa Sokken KK
Priority to JP58021349A priority Critical patent/JPS59147554A/ja
Publication of JPS59147554A publication Critical patent/JPS59147554A/ja
Publication of JPH0345943B2 publication Critical patent/JPH0345943B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461Suppression of signals in the return path, i.e. bidirectional control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Optical Communication System (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明はバスドライバに係り、特に電子機器間
の信号伝送に使用される絶縁型双方向性バスドラ
イバに関する。
電子計算機およびその周辺機器の相互間などに
おいては、デイジタル信号による並列式データの
転送が必要であり、バスライン方式が通常採用さ
れる。バスライン方式によるデータ伝送において
は、一般に各機器の基準電位が異なるため、伝送
信号のレベルが変動し、ノイズマージンの不足か
らデータの誤伝送や機器の誤動作を生じ好ましく
ない。
このため、従来はフオトカプラを使用して電気
的に各機器間を絶縁した絶縁型バスドライバを使
用することが一般に行なわれている。
第1図はこのような絶縁型バスドライバを示す
回路図であつて、入力端子T1はTTL回路の内部
で出力側トランジスタのコレクタがオープンにな
つているオープンコレクタバツフアOC1の入力
側に接続されており、その出力側は直流電圧+V
1が抵抗R1を介して印加されているフオトカプ
ラPCの発光ダイオードに接続されている。この
フオトカプラPCの受光側であるフオトトランジ
スタのコレクタには直流電圧+V2が印加されて
おり、このフオトトランジスタの出力端子となる
エミツタには負荷用抵抗R2と波形整形用のシユ
ミツトインバータSIが接続されている。このシユ
ミツトインバータの出力はオープンコレクタバツ
フアOC2に入力されており、OC2の出力側は直
流電圧+V2がプルアツプ抵抗R3を介して印加
された出力端子T0となつている。
このような回路においては、入力端子T1にハ
イHレベル(論理“1”)の入力信号が入力され
るとオープンコレクタバツフアOC1の出力側も
Hレベルであるため直流電圧+V1によつてフオ
トカプラPC中の発光ダイオードには電流が流れ
ないため発光ダイオードは発光せず、その結果フ
オトカプラPC中のフオトトランジスタのベース
エミツタ間には光電流が流れないからコレクタエ
ミツタ間にも電流が流れずシユミツトインバータ
SIの出力はHとなる。したがつてオープンコレク
タバツフアOC2は遮断状態となるから出力端子
T0には直流電圧+V2がかかり、出力Hが現わ
れる。入力端子T1に低Lレベルの信号が入力さ
れたときは、上述の動作は全く逆となり、発光ダ
イオードが発光することにより出力端子T0には
出力Lが現われ、データの伝送が電気的に絶縁さ
れた状態で行われたことになる。
上記バスドライバ回路において入力側および出
力側でオープンコレクタコレクタバツフアを用い
ているのは複数出力に対してワイヤドOR接続を
可能にするためであり、フオトトランジスタ出力
をシユミツトインバータに入力しているのは立上
りの急峻な波形を得るためである。
このようなバスドライバ回路において入出力の
真値に対してLレベルを、偽値に対してHレベル
を対応させる逆論理伝送が行われることが多く、
複数出力をワイヤドOR接続した場合、一つの真
値出力が他の偽値出力を無効にすることから能動
真値受動偽値伝送系として一般的である。
以上のようなバスドライバ回路においてはデー
タの伝送方向は一方向のみであるが、周辺機器か
ら電子計算機へのデータ伝送も行う双方向伝送が
必要となる場合が多い。このため、第1図に示し
たバスドライバを順方向用および逆方向用として
1組ずつの計2組設け、これらの方向指定信号で
選択することが行われる。
第2図はこのような絶縁型双方向性バスドライ
バの例を示す回路図であつて、2つのバスドライ
バはそれぞれ入出力端子I/O1およびI/O2
を有するスイツチSW1およびSW2の間に互い
に逆方向並列接続されている。ここで、バスドラ
イバはフオトカプラPC1およびPC2で代表させ
ているが、それぞれ第1図に示す構成を有してい
るものとする。第2図の回路においてはさらにも
う一組のフオトカプラPC3が設けられており、
入力側では方向指定入力端子DIからスイツチSW
1およびオープンコレクタバツフアOCを介して
フオトカプラPC3の発光ダイオードに接続され
ている。またフオトカプラPC3のフオトダイオ
ードのエミツタ端子はスイツチ2に接続されてい
る。このような構成の回路では、方向指定入力信
号を方向指定入力端子DIに入力することにより、
スイツチSW1およびSW2の状態を切換え、使
用するバスドライバを選択できるので、絶縁型双
方向性バスドライバが実現できる。
ところが、このようなバスドライバにおいて
は、デイジタル信号の送受信に際し予め方向指定
が必要であることから制御および伝送が複雑化す
るという問題がある。特に最近のように周辺機器
自身がマイクロコンピユータを有してインテリジ
エント化が進んでいる状態ではバスを通じて伝送
される信号は複雑化しており、方向指定が必要な
バスドライバは使用上不利である。
そこで、本発明は上記問題点を解決し、方向指
定が不要である絶縁型双方向バスドライバを提供
することを目的とする。
上記目的達成のため、本発明においては2つの
入出力端子を備え、一方の入出力端子へのデータ
入力信号を入力の一つとする論理積回路の出力で
発光が制御される発光素子及びこの発光素子から
の光で他方の入出力端子における出力を制御する
受光素子とから成る光伝送系を2組有し、前記論
理積回路は、他方側から一方側への転送を担当す
るフオトカプラの受光素子出力と、この受光素子
出力によつて出力状態を反転させ一方側入出力端
子へのデータ入力信号が無くなる(Hレベルにな
る)ことでリセツトされる双安定回路の出力とを
他の2つの入力とし、一方の入出力端子に転送信
号が入力された時は転送を行う光伝送系の発光素
子の発光状態によつて他方の光伝送系の発光素子
の発光状態を転送禁止状態にするようにしてお
り、方向指定を要することなく双方向の絶縁状態
でのデータ転送を可能にするものである。
以下本発明の一実施例を第3図および第4図の
回路図を参照しながら説明すると、入出力端子
I/O1には直流電圧+V1がプルアツプ抵抗
R11を介して印加されており、またシユミツトイ
ンバータSI1の入力点およびオープンコレクタバ
ツフアOC1の出力点となつている。このシユミ
ツトインバータSI1の出力は双安定回路であるフ
リツプフロツプFF1のリセツト端子に入力さ
れると共にナンド(NAND)ゲートG1の3つ
の入力端子のうちの1つに入力されている。この
NANDゲート出力点にはフオトカプラPC1の発
光ダイオードのカソードが接続され、そのアノー
ドには負荷抵抗R12を介して直流電圧+V1が印
加されている。またもう一つのフオトカプラPC
2のフオトトランジスタのコレクタには直流電圧
+V1が印加されており、エミツタには負荷抵抗
R13およびシユミツトインバータSI2の入力側が
接続されている。このシユミツトインバータSI2
の電子計算機はNANDゲートG1の入力の一つ、
フリツプフロツプFF1のセツト入力、および
オープンコレクタバツフアOC1にそれぞれ入力
されている。なお、フリツプフロツプFF1の出
力はNANDゲートG1に入力されている。
以上の構成はバスドライバの一方側であり、他
方側のバスドライバは直流電圧+V2で駆動され
る他は一方側と全く同じ構成を有しており、入出
力端子I/O1は入出力端子I/O2に、抵抗
R11、R12、R13はそれぞれR21、R22、R23に、シ
ユミツトインバータSI1およびSI2はそれぞれSI
3およびSI4に、オープンコレクタバツフアOC
1はCO2に、フリツプフロツプFF1はFF2に、
NANDゲートG1はG2にそれぞれ対応してい
る。フオトカプラPC1およびPC2について一方
側と他方側でそれぞれの発光ダイオードとフオト
トランジスタを入れ換えた関係になつており、
PC1の発光ダイオードはPC2の発光ダイオード
に、PO1のフオトトランジスタはPC2のフオト
トランジスタにそれぞれ対応している。
また第4図は第3図に示したバスドライバ回路
の入出力部だけを取出したもので、オープンコレ
クタバツフアOCの出力とシユミツトインバータ
SIの入力とが共通接続され、この接続点は直流電
圧+VによりHレベルにプルアツプされており、
この接続点に外部機器の入出力が接続される。
次に以上のようなバスドライバの動作を説明す
る。
まず、第3図においてI/O1およびI/O2
のいずれもがHレベルすなわち論理値“1”とな
つており、このバスドライバが待機状態となつて
いるものとする。このとき、シユミツトインバー
タSI1およびSI3の出力はいずれもLレベルすな
わち論理値“0”であるから、フリツプフロツプ
FF1およびFF2はリセツト入力によりリセツ
トされており、これらの出力は“1”であつ
て、NANDゲートG1およびG2の出力は“1”
となる。この結果、フオトカプラPC1およびPC
2の発光ダイオードはいずれも発光せず、シユミ
ツトインバータSI4およびSI2の入力は“0”で
あるからこれらの出力は“1”であり、これがフ
リツプフロツプFF1およびFF2のセツト入力
並びにオープンコレクタOC1およびOC2に入力
されており、OC1およびOC2はいずれもOFFと
なつている。
いま、I/O1側からI/O2側に信号を伝送
するものとする。
入出力端子I/O1に論理値“0”の信号が入
力されると、シユミツトインバータSI1の出力は
“1”に変わり、NANDゲートG1の入力がすべ
て“1”になるためG1の出力は“0”に変わ
る。このため、フオトカプラPC1の発光ダイオ
ードには電流が流れて発光する。この発光により
フオトカプラのフオトトランジスタはONとなつ
てその出力は“1”となるからシユミツトインバ
ータSI4の出力は“0”になり、オープンコレク
タバツフアOC2の出力トランジスタはONとな
るのでオープンコレクタバツフアOC2の出力は
“0”となり入出力端子I/O2にはI/O1と
同じ信号が現われてデータの転送が行われたこと
になる。このとき、シユミツトインバータSI4の
出力が“0”に変化することからNANDゲート
G2の出力は“1”のままであり、フオトカプラ
PC2のフオトトランジスタが発光することはな
い。また、シユミツトインバータSI4の出力が
“0”になることによりフリツプフロツプFF2は
セツトされその出力は反転する。一方、フリツプ
フロツプFF1のセツト入力は変化しないからFF
1はリセツト状態のまま保持される。
次に、入出力端子I/O1での入力信号が
“1”に戻るとNANDゲートG1へのシユミツト
インバータSI1からの出力再び“0”とならるた
めフオトカプラPC1の発光ダイオードの発光は
停止され、シユミツトインバータS14の出力は
再び“1”となるが、フリツプフロツプFF2は
セツト状態にあるからNANDゲートG2の出力
は“1”のままで不変である。シユミツトインバ
ータSI4の出力が“1”になつたことにより、入
出力端子I/O2における出力は容量性負荷等の
影響により多少の時間遅れをもつて再び“1”に
戻る。この結果、シユミツトインバータSI3の出
力は“0”となり、フリツプフロツプFF2をリ
セツトするからこのバスドライバは初期状態に戻
る。
以上の動作は、入出力端子I/O2より信号が
入力された場合にも動作する部分が異なるだけで
全く同様のものとなり、入出力端子I/O1には
I/O2に入力された信号と同じ信号が現われ
る。
以上の実施例において、フリツプフロツプはセ
ツト入力、リセツト入力、出力のいずれも否定論
理で作動するようにし、論理積回路もNAND回
路を用いて能動真値が入出力端子に入力されたと
きにフオトカプラの発光ダイオードが発光するよ
うにしていたが、各シユミツトインバータを2段
にすると共にフリツプフロツプのセツト、リセツ
トが正論理であるときに正論理出力が発生するよ
うにして論理積回路にAND回路を用いて能動真
値が入出力端子に入力されたときにフオトカプラ
の発光ダイオードが発光するように構成すること
もできる。
また、実施例においては、いわゆるRSフリツ
プフロツプにより転送信号が入力された端子と反
対側の入出力端子における信号状態をホールド
し、転送信号が入力された側の回路が待機状態に
戻る過渡期における反対方向の転送に関与するフ
オトカプラの発光素子の発光を禁止していたが、
発光を禁止している。すなわち、シユミツトイン
バータS14の出力が“0”から“1”に変化す
ると、オープンコレクタバツフアOC2の出力は
容量性負荷等の影響により、わずかに遅れて
“0”から“1”になる場合がある。このため、
シユミツトインバータSI3の出力もシユミツトイ
ンバータSI4の出力変化にわずかに遅れて“1”
から“0”となり、シユミツトインバータSI3及
びシユミツトインバータSI4の出力が共に“1”
となる場合が瞬間的に生ずる。従つて、フリツプ
フロツプFF2によつてNANDゲートG2に
“0”を供給しておかないと、シユミツトインバ
ータS13及びシユミツトインバータS14の出
力が供給されるNANDゲートG2の出力はわず
かの時間“0”となり、フオトカプラPC2の発
光ダイオードが点灯して誤動作する不具合が生じ
得る。フリツプフロツプFF1の役割も同様であ
る。このような機能を有するいかなる双定定回路
をも使用することができる。
さらに、実施例においてはフオトカプラを使用
しているが、これに限るものではなく、発光素子
と受光素子が結合された光伝送系であれば十分で
あり、例えば発光素子と受光素子との間で光ケー
ブルによつて光伝送を行う形式のものも使用でき
る。
以上のような本発明にかかる双方向性バスドラ
イバにあつては転送すべき能動真値データが2つ
の入出力端子の一方側に入力されたときは転送方
向に対応した光伝送系がデータを転送するような
発光状態にすると共に、この光伝送系のフオトト
ランジスタ出力によつて他方側フリツプフロツプ
の出力を反転させることにより論理ゲートの誤動
作を防止し、また、逆方向転送に対応した第2の
光伝送系をデータ非転送状態にすることにより一
方向のデータ転送を可能にし、他方の入出力端子
に転送すべき能動真値データが入力されたときは
逆方向転送が可能になるので、方向指定信号を用
いることなく双方向のデータ転送が一方側と他方
側が完全に絶縁された状態で行うことができる。
【図面の簡単な説明】
第1図は従来の絶縁型バスドライバを示す回路
図、第2図は方向指定を必要とする従来の絶縁型
双方向性バスドライバを示す回路図、第3図は本
発明にかかる絶縁型双方向性バスドライバの一実
施例を示す回路図、第4図はその入出力部のみを
示した回路図である。 I/O1,I/O2……入出力端子、SI1,SI
2,SI3,SI4……シユミツトインバータ、OC
1,OC2……オープンコレクタバツフア、FF
1,FF2……フリツプフロツプ、PC1,PC2
……フオトカプラ。

Claims (1)

  1. 【特許請求の範囲】 1 異なる基準電圧を有する機器間で双方向のデ
    ータ転送を絶縁状態で行う絶縁型双方向性バスド
    ライバにおいて、 第1の入力端子へのデータ入力信号を入力の一
    つとする第1の論理積回路の出力で発光が制御さ
    れる第1の発光素子及びこの発光素子と光結合さ
    れかつこの発光素子からの光で作動し第2の入出
    力端子に接続される機器の入力回路を駆動する第
    1の駆動回路の出力を制御する第1の受光素子と
    から成る第1の光伝送系と、 前記第2の入出力端子へのデータ入力信号を入
    力の一つとする第2の論理積回路の出力で発光が
    制御される第2の発光素子及びこの発光素子と光
    結合されかつこの発光素子からの光で作動し前記
    第1の入出力端子に接続される機器の入力回路を
    駆動する第2の駆動回路の出力を制御する第2の
    受光素子とから成る第2の光伝送系とを有し、 前記第1の論理積回路は、前記第2の光伝送系
    の第2の受光素子出力と、この出力によつて出力
    状態を反転し前記第1の入出力端子へのデータ入
    力信号が無くなることでリセツトされてRSフリ
    ツププロツプとして機能する第1の双奏安定回路
    の出力とを他の2つの入力とし、 前記第2の論理積回路は、前記第1の光伝送系
    の第1の受光素子出力と、この出力によつて出力
    状態を反転し前記第2の入出力端子へのデータ入
    力信号が無くなることでリセツトされてRSフリ
    ツププロツプとして機能する第2の双安定回路の
    出力とを他の2つの入力とし、 前記第1及び第2の入出力端子の一方に転送す
    べきデータ信号が入力されたときは転送を行う光
    伝送系中の発光素子の発光状態によつて他方の光
    伝送系中の発光素子の発光状態を転送禁止状態に
    するようにしたことを特徴とする絶縁型双方向性
    バスドライバ。 2 前記第1及び第2の駆動回路はオープンコレ
    クタトランジスタ回路であることを特徴とする請
    求項1記載の絶縁型双方向性バスドライバ。
JP58021349A 1983-02-10 1983-02-10 絶縁型双方向性バスドライバ Granted JPS59147554A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58021349A JPS59147554A (ja) 1983-02-10 1983-02-10 絶縁型双方向性バスドライバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58021349A JPS59147554A (ja) 1983-02-10 1983-02-10 絶縁型双方向性バスドライバ

Publications (2)

Publication Number Publication Date
JPS59147554A JPS59147554A (ja) 1984-08-23
JPH0345943B2 true JPH0345943B2 (ja) 1991-07-12

Family

ID=12052610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58021349A Granted JPS59147554A (ja) 1983-02-10 1983-02-10 絶縁型双方向性バスドライバ

Country Status (1)

Country Link
JP (1) JPS59147554A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160550U (ja) * 1984-09-22 1986-04-23
JPS6243917A (ja) * 1985-08-21 1987-02-25 Nec Corp 絶縁型インタ−フエイスバス装置

Also Published As

Publication number Publication date
JPS59147554A (ja) 1984-08-23

Similar Documents

Publication Publication Date Title
EP0485102B1 (en) Bus driver circuit
US7088137B2 (en) System, method and program product for extending range of a bidirectional data communication bus
JP3639600B2 (ja) 双方向信号伝送システム
US20040225793A1 (en) Bidirectional bus repeater for communications on a chip
US5672917A (en) Semiconductor power switch system
EP0162932B1 (en) Data processing system with output switching circuit
EP0209464B1 (en) Master-slave type flip-flop circuit
US4167727A (en) Logic circuits incorporating a dual function input
US5598110A (en) Detector circuit for use with tri-state logic devices
EP0357667B1 (en) Node for backplane bus
US4471243A (en) Bidirectional interface
JPH0345943B2 (ja)
US4900954A (en) Mixed CML/ECL macro circuitry
US5424658A (en) Bipolar ECL to inverted CMOS level translator
US5880606A (en) Programmable driver circuit for multi-source buses
JP2601223B2 (ja) 同時双方向入出力バッファ
US20050100046A1 (en) Cross-level digital signal transmission devic
US6653864B2 (en) Interface
CN222825814U (zh) 一种拨动开关及拨动开关的电子电路
JP2690362B2 (ja) 双方向絶縁形ディジタル信号伝達回路
CN110009898B (zh) 一种红外接收装置及红外接收系统
SU1497753A1 (ru) Устройство дл приема и передачи информации
JPH1051292A (ja) 信号伝達回路
JP2643779B2 (ja) バス接続システム
JPH0523452B2 (ja)