JPH0345995A - 電子楽音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、デジタル式の波形メモリを用いた電子楽器
において出力楽音信号に空間的な広がりを与える電子楽
音発生装置に関する。

（従来の技術） 従来、デジタル処理式の電子楽器においては、管楽器及
び弦楽器等の楽器（以下、単に楽器といい、電気的に楽
音を発生する電子楽器と区別する）から得られる楽音を
サンプリングして波形メモリに格納し、格納した波形デ
ータを呼び出すことにより楽音を発生しているものがあ
る。

第７図は従来の電子楽音発生装置を示すブロック図であ
り、特公昭５２−４６０８８号公報に示されている。波
形メモリとしては、１周期分の楽音をサンプリングして
格納する波形メ、モリ２１が採用されている。即ち、基
本周波数１０の楽音の−周期についてサンプリングして
得たＮ個の波形データを周期メモリ２１に格納する。周
波数情報発生装置２２は、基本周波数ｆＯを示す情報を
発振器２３に与え、発振器２３は基本周波数ｆＯのＮ倍
の周波数の信号をＮ進アドレスカウンタ２４に与える。

Ｎ進アドレスカウンタ２４は、発振器２３からの信号を
カウントし、カウント値により波形メモリ２１のアドレ
スを指定する。この様に、波形メモリ２１からデータが
順次読み出され、周期分のデータを繰返し読み出すこと
により連続した波形データが得られる。この波形データ
はエンベロープ付与及びＤ／Ａ　（デジタルアナログ）
変換器２５により、エンベロープが付与されると共にア
ナログに変換され、楽音信号が増幅回路２６を介して出
力される。これらＮ進アドレスカウンタ２４並びにエン
ベロープ付与及びＤ／Ａ変換回路２５は発音制御回路２
７により＠制御されており、発音制御回路２７は電子楽
器（図示せず）のキー操作等によりＮ進アドレスカウン
タ２４のカウントを開始させている。また、発振器２３
から出力される信号の周波数を変化させることにより、
波形メモリ２１からの読みだし周波数を：Ａ！Ｉするこ
とができ、楽音信号の周波数（音の高さ）を変化させる
ことができる。

さらに、上記の装置によると高調波成分の割合が異なる
（倍音構造が異なる）楽音をサンプリングして得た波形
データを夫々格納する波形メモリを用意し、楽音の発音
時間及び電子楽器のキータッチ等に基づいて周期メモリ
を選択することにより、時間及び強弱によりスペクトル
構造が変化する複雑な楽音の発生を可能にしている。

さらに、増幅回路２６から得られた信号は、効果音発生
袋＠３０に入力され、エコー（山彦）効果やリバーブ（
残響）効果と呼ばれる特性が持たされて出力される。

第８図は、波形メモリとして所定時間内の波形データを
格納する大容量のＰＣＭメモリが採用された例を示して
いる。第７図の装置と同一部分には同じ符号を付して示
している。この装置は所定時間内に楽器から得られる楽
音を全てサンプリングしてＰＣＭメモリ２９に格納して
いる。ＰＣＭメモリ２９に格納された波形データを順次
読み出すことにより楽音を発生する。楽音の音の高さは
、ＰＣＭメモリからの波形データの読出し周期を変化さ
せることにより変化させることができる。この方式では
、極めて大容量のＰＣＭメモリを必要とする。そこで、
サンプリングする楽音の終りの数周切分についてはサン
プリングは行わず、必要なメモリ容量を低減できるよう
に構成されている。

即ち、楽音の終りの数周期は楽音のエンベロープが定常
状態であるか又は減衰中であることが多く（第９図の波
形データのＬ１〜Ｌ２参照）、比較的スペクトル構造の
変化が小さい。そこで、ＰＣＭメモリ２９の終盤のアド
レスに格納された波形データ（Ｌｌ〜Ｌ２）を繰返し読
み出すことにより楽音の終りの数周期を発生するように
している。これにより、長い発音時間を有する楽器の楽
音の再生を比較的少ないメモリ容量で可能にしている。

この制御を行う回路が、ルーピング制御回路２８である
。この制御回路２８は、カウンタ２４の出力がＬ２に対
応するアドレスを出力したときに、アドレスカウンタ２
４をＬｌにローデドして（Ｌｌ〜Ｌ２）のデータが繰返
し読み出されるようにしている。この装置においても、
効果音発生装置３０が設けられ、楽音の豊富化を図って
いる。

ところで、効果音発生装置３０は、音の空間的な広がり
を得る装置である。

第１０図は効果音発生装置の原理を示している。

端子１に入力された楽音信号は、加算器２と混合回路５
に供給される。加算器２の出力は、遅延回路３にて遅延
されボリウム４を介して加算器２に帰還される。帰還率
αはαく１である。この回路の動作を第１１図を参照し
て説明する。

第１１図（Ａ）は、原音、同図（Ｂ）は１回遅延、同図
（Ｃ）は２回遅延、同図（Ｄ）は３回遅延の信号である
。これらの信号は帰還率αが、それぞれα、α２　α３
倍されている。そして同一時刻の波形がすべて混合され
て出力される。

ここで遅延量Δがある程度大きく、遅れた音がはっきり
認識できる場合がエコー（山彦）効果と呼ばれ、Δが認
識出来ない位に小さくなるとリバーブ（残響）効果と呼
ばれる特性を持たせることが可能である。

一般的に、第１０図の混合回路５及びボリウム４は、第
１２図に示すような可変抵抗Ｒｘで構成されている。遅
延回路３としてはＢＢＤ　（電荷転送デバイス）等を用
いてアナログ的に遅延させる方法と、アナログデジタル
（Ａ／Ｄ）変換、デジタルアナログ（Ｄ／Ａ）変換を行
いデジタルメモリ素子を用いて遅延させる方法がある。

効果音発生装置としては、デジタル方式の方が、周波数
帯域、遅延時間、Ｓ／Ｎの点で有利であり、現在多く実
用化されている。

第１３図はデジタル方式の遅延回路であり、Ａ／Ｄ変換
器１１、メモリ制御回路１２、メモリ１３、Ｄ／Ａ変換
器１４で構成されている。

（発明が解決しようとする課題） 上記した従来のデジタル方式の効果音発生装Ｗ１３０に
おいては、遅延量に応じてかなり大きなメモリ１３が必
要となる。さらに量子化ビット数もある程度大きくしな
いと、Ａ／Ｄ、Ｄ／Ａ変換に伴う量子化ノイズが発生す
るという問題があるため、量子化ビット数を低減して回
路規模を小さくするには不向きである。

そこでこの発明は、波形メモリを用いたデジタル方式の
電子楽音発生装置において、とくに効果音発生回路とし
て、メモリ、Ａ／Ｄ、Ｄ／Ａ変換器を用いる必要が無く
、最小の価格で、音質の劣化がない電子楽音発生装置を
提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、波形メモリのデータを読み出すことにより
電子的に発音信号を合成するデジタル式の電子楽音発生
装置において、 前記波形メモリの正規に読み出す直接データの他に、こ
れとは所定の時間差を持った少なくとも１つの時間差デ
ータを読み出すための各アドレスを発生する時間差アド
レス発生手段と、この時間差アドレス発生手段からのア
ドレスにより、前記直接データと前記時間差データとを
時分割処理して前記波形メモリから出力させ、それらを
全て加算あるいは時分割加算して出力させる時分割多重
制御手段と、前記時分割で出力された時間差データを所
定の比率で圧縮する時間差データ圧縮手段と、楽音のキ
ーオン、キーオフ時に前記直接データ、各時間差データ
を所定の時間差に保つようにする時間差データ出力制御
手段とを具備し、遅延用の素子あるいはメモリをもちい
ることなく空間的な拡大を持った楽音信号を発生するよ
うに構成されたものである。

（作用） 上記の手段により、波形データ発生部において時間差デ
ータを同時化して読み出すことができるので、効果音を
得るための時間差データを得るために特別なＡ／Ｄ変換
器、メモリ、Ｄ／Ａ変換器を必要としない。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。第１図において３
１は、周波数情報発生装置であり、ここから出力される
周波数情報に応じて、発振ｒＡ３２が発振出力を得る。

この発振器３２から得られる周波数ｆＯと４ｆＯのクロ
ックは、それぞれアドレスカウンタ３３と時分割多重用
カウンタ５２（；供給される。アドレスカウンタ３３は
、基本的にはそのカウント値をＰＣＭメモリ３９のアド
レス入力部に供給するのであるが、この実施例において
は、アドレスの伝送経路にアドレス修正手段が設けられ
ている。

このアドレス修正手段は、アドレスカウンタ３３の出力
アドレスがＱＯ〜Ｑｊまでのビットで構成されるものと
すると、時間差をΔ−２′として、この時間差Δを持つ
アドレスを順次発生するように構成されている。

今、第５図に示すように、上記時間差をΔ−２′サンプ
ル時間とすると、ＰＣＭメモリ３９の内容は、Δサンプ
ルの領域かに個で構成されるものと設定することができ
る。そこで、−Δ、−２Δ、−３Δの時間差を持ってこ
のＰＣＭメモリ３９からデータを読み出し、かつ読み出
したデータの振幅を調整して合成すれば、効果音用のデ
ータを作成することができる。

上記アドレス修正手段においては、アドレスカウンタ３
３の下位アドレスＱ　ｉ　−Ｑ　ｊが直接マルチプレク
サ３８に供給されるとともに、サブスクライバ３５．３
６．３７にも供給される。また、アドレスカウンタ３３
の下位ビットＱ　Ｏ−Ｑ　（１−１）は、直接ＰＣＭメ
モリ３９に供給される。サブスクライバ３５は、上、位
ビットＱ　ｉ　−Ｑ　ｊのアドレスからΔを減算したア
ドレスを出力する。またサブスクライバ３６は、上位ビ
ットＱＬ−Ｑｊのアドレスから２Δを減算したアドレス
を出力し、サブスクライバ３７は、上位ビットＱｉ−Ｑ
ｊのアドレスから３Δを減算したアドレスを出力する。

マルチプレクサ３８には、下位ビットＱＯ〜Ｑ（１−１
）のアドレスが供給されるとともに、上位ピッ）Ｑｉ−
Ｑｊのいずれかのアドレスが選択して供給される。

このマルチプレクサ３８への制御信号は、時分割多重用
カウンタ５２から得られている。

第２図は、上記マルチプレクサ３８の選択アドレスのタ
イミングチャートを示している。同図（Ａ）はクロック
ＣＬＫであり、同図ＣＢ）と（Ｃ）はそれぞれアドレス
カウンタ３３のＱＯとＱｌの出力ビットを示している。

そして同図（Ｄ）と（Ｅ）が時分割多重用カウンタ５２
からの制御信号（ＭＰＯ、ＭＰＩ　）を示している。

マルチプレクサ３８においては、（ＭＰＯ。

ＭＰＩ　）−（０，Ｏ）のとき直接アドレス、（１゜０
）のときΔ遅延アドレス、（０，１）のとき２Δ遅延ア
ドレス、（１，１）のとき３Δ遅延アドレスが選択され
る（同図（Ｆ））。つまり、アドレス修正手段は、アド
レスカウンタ３３で、１種類のアドレスが発生すると、
実際に発生した直接アドレスと、Δ遅延アドレスと、２
Δ遅延アドレスと、３遅延アドレスの４つを同時に得る
ことになる。そしてこれらのアドレスは、時分割でマル
チプレクサ３８により選択されることになる。

このために、ＰＣＭメモリ３９からは、第２図（Ｇ）に
示すように、アドレスカウンタ３３により直接指定され
るアドレスのデータの他にアドレス時間差（−Δ）（−
２Δ）（−３Δ）を持つデータ（以下これらを一Δデー
タ、−２Δデータ、−３Δデータという）が時分割で出
力されることになる。

よって、時間差を持つデータの振幅を調整して、例えば
、−Δデータを１／２、−２Δデータを１／４、−３Δ
データをｌ／８にして出力し、次のクロ・ツク期間も同
様にデータを作成して出力すれば、エコーなどの効果音
を得ることができる。

このために、ＰＣＭメモリ３９の出力は、振幅調整手段
を通して、マルチプレクサ４８に供給され、このマルチ
プレクサ４８を介してエンベロープ付与及びＤ／Ａ変換
回路４９に供給される。マルチプレクサ４８も、さきの
マルチプレクサ３８と同様に、制御信号（ＭＰ（１、Ｍ
ＰＩ　）により制御され、直接データ、−Δデータ、−
２Δデータ、−３Δデータを時分割で選択して出力する
。

ＰＣＭメモリ３９からの直接データは、ゲート回路４４
を介してマルチプレクサ４８に供給される。また、−Δ
データ、−２Δデータ、−３Δデータはそれぞれｌ／２
乗算器４１、ｌ／４乗算器４２．１７８乗算器４３を介
し、さらにゲート回路４５．４６．４７を介してマルチ
プレクサ４８に供給される。従って、−Δデータ、−２
Δデータ、−３Δデータはそれぞれｌ／２乗算器４１、
ｌ／４乗算器４２．１７８乗算器４３において振幅調整
を受けている。

エンベロープ付与及びＤ／Ａ変挽回路４９、この回路の
出力が供給される増幅器５０はさきに説明したものと同
じである。また発音制御回路５１とエンベロープ付与及
びＤ／Ａ変換回路４９及びアドレスカウンタ３３の関係
も第７図で説明した通りである。

第２図（Ｇ）の如くデータが時分割で出力されても、人
間の聴覚としては各データに基づく楽音が加算されたも
のとして感じる。

ところで、上記の説明では、最初から時間差を持つデー
タが出力されるものとして説明しているが、電子楽器等
では、キースイッチをオンした瞬間からエコーがあるの
ではなく、暫く経過してからエコーが生じる。このため
に本実施例では、キースイッチがオンされた後には、時
間差データ出力制御回路５３が働くように構成されてい
る。

時間差データ出力制御回路５３は、発音制御回路５１か
らの制御信号によりキースイッチがオンされたことを検
出する。この検出を得ると、時間差データ出力制御回路
５３は、ゲート回路４４．４５．４６．４７を第３図の
タイミングチャートの如く制御する。

即ち、第３図（Ａ）（Ｂ）は、時間差データ出力制御回
路５３の基準信号となるパルスであり、アドレスカウン
タ３３の出力Ｑ　（１−１）　、　Ｑ　（１−２）であ
る。同図（Ｃ）〜（Ｆ）は、それぞれ時間差データ出力
制御回路５３から出力されるゲート制御信号であり、Ｄ
ＥＯはゲート回路４４を制御し、ＤＥＩはゲート回路４
５を制御し、ＤＥ２はゲート回路４６を制御し、ＤＥ３
はゲート回路４７を制御する。第３図の時点ｔ１は、キ
ースイッチをオンした時点である。すると制御信号ＤＥ
Ｏが出力され、ゲート回路４４を導通させる。すると、
データとしては第２図（Ｇ）のように出力されているの
であるが、直接データのみが選択されてマルチプレクサ
４９に供給される。次に、期間Ｔが経過すると制御信号
ＤＥＩが出力され、ゲート回路４５が導通される。これ
により、第３図（Ｈ）。

（１）に示すように、Δ遅延データと直接信号がマルチ
プレクサ４つに供給される。このように、Δ時間が経過
するごとにゲート回路４４．４５．４６．４７が導通さ
れ、マルチプレクサ４８には第３図（Ｈ）〜（Ｋ）に示
すデータが順次供給されるようになり、この例では３周
期目ですべてのデータが供給されるようになる。この時
点からは、第２図（Ｇ）に示したデータが時分割でマル
チプレクサ４９から出力される。

上記のように動作するために、キースイッチがオンされ
た時点から暫くしてエコーが聞こえるという効果音を得
ることができる。

さらに、キースイッチをオフした場合は、オフした時点
からエコーもすぐに消えることがないように構成されて
いる。キースイッチをオフすると、まず直接データによ
る音がなくなり、続いてΔ遅延データ、２Δ遅延データ
、３Δ遅延データの順に次第に消えていく。

第４図はそのときの動作タイミングを示している。時点
ｔ２は、キースイッチがオフされた時点であり、このこ
とは発音制御回路５１を介して時間差データ出力制御回
路５３により検出される。

すると、時間差データ出力制御回路５３は、第４図（Ｃ
）〜（Ｆ）に示すようなタイミングにより制御信号ＤＥ
Ｏ〜ＤＥ３をローレベルに切換え、対応するゲート回路
を非導通にする。これにより、次第にエコー音が残り消
えていく、つまり残響音を得ることができる。

上記の電子楽音装置においては効果音発生装置が一体化
されており、時間差Δが大きければエコΔが小さければ
リバーブ効果を得ることができる。この実施例では、３
Δ遅延データまでを作成しているが、これに限らず更に
遅れた遅延データを作成するようにし、広がりの効果を
変えることができるようにしてもよい。また、データ圧
縮用の乗算器４１．４２．４３は、簡単なハードウェア
のピットスライサを用いて作成することができる。さら
にこの圧縮値を可変にしておき、任意に＄Ｉ　ＩＩでき
るようにしておけば、音の空間的な広がりの度合いを変
えることができる。また、この実施例では、エンベロー
プ付与及びＤ／Ａ変換回路４９のデータ人力としては加
算器を用いることなく、時分割処理による加算を行って
いるのでハードウェア低減に寄与している。

上記の実施例は、ＰＣＭメモリを用いる回路であるが、
特にエンベロープ付与回路を設けなくてもよい。ただし
、ルーピング制御を行う場合はエンベロープ付与回路を
設ける方が好ましい。

第６図はこの発明の他の実施例である。

この実施例は、第７図に示した周期メモリの変わりにエ
ンベロープメモリ６１を採用して、この出力をでＤ／Ａ
変換回路６２に供給するようにしたものである。アドレ
スカウンタ３３の出力アドレスは、その下位ビットがエ
ンベロープメモリ５１に供給され、上位ビットは、マル
チプレクサ３８及びサブスクライバ３５．３６．３７に
供給される。このサブスクライバ３５．３６．３７の出
力であるΔ遅延データ、２Δ遅延データ、３Δ遅延デー
タも、マルチプレクサ５１に供給される。

そして、マルチプレクサ５１は先の実施例のように、時
分割多重用カウンタ５２からの制御信号により制御され
る。また、エンベロープメモリ６１は、先の実施例で説
明した時間差データ出力制御回路５３からの制御信号Ｄ
ＥＯ−ＤＥ３により制御される。この実施例においても
、簡単な構成により効果音を得ることができる。

［発明の効果］ 以上説明したようにこの発明は、波形メモリを用いたデ
ジタル方式の電子楽音発生装置において、とくに効果音
発生回路として、メモリ、Ａ／ＤＳＤ／Ａ変換器を用い
る必要が無く、最小の価格で、音質の劣化がない電子楽
音発生を実現することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図乃至
第４図は第１図の回路の動正を説明するために示したタ
イミングチャート、第５図は第１図のＰＣＭメモリの説
明図、第６図はこの発明の他の実施例を示す回路図、第
７図及び第８図はそれぞれ従来の電子楽音発生装置を示
す回路図、第９図は第８図の回路のルーピング制御を説
明するために示した説明図、第１０図は効果音発生回路
の原理説明図、第１１図は第１０図の回路の動作を説明
するために示した信号波形図、第１２図は第１０図のボ
リウムの例を示す図、第１３図はデジタル遅延回路の例
を示す回路図である。 ３１・・・周波数情報発生装置、３２・・・発振器、３
３・・・アドレスカウンタ、３４・・・ルーピング制御
回路、３５〜３７・・・サブスクライバ、３８・・・マ
ルチプレクサ、３９・・・ＰＣＭメモリ、４１〜４３・
・・乗算器、４４〜４７・・・ゲート回路、４８・・・
マルチプレクサ、４９・・・エンベロープ付与及びＤ／
Ａ変換回路、５０・・・増幅器、５１・・・発音制御回
路、５２・・・時分割多重用カウンタ、５３・・・時間
差データ出力制御回路。

Claims (1)

1. 【特許請求の範囲】 波形メモリのデータを読み出すことにより電子的に発音
   信号を合成するデジタル式の電子楽音発生装置において
   、 前記波形メモリの正規に読み出す直接データの他に、こ
   れとは所定の時間差を持った少なくとも１つの時間差デ
   ータを読み出すための各アドレスを発生する時間差アド
   レス発生手段と、 この時間差アドレス発生手段からのアドレスにより、前
   記直接データと前記時間差データとを時分割処理して前
   記波形メモリから出力させ、それらを全て加算あるいは
   時分割加算して出力させる時分割多重制御手段と、 前記時分割で出力された時間差データを所定の比率で圧
   縮する時間差データ圧縮手段と、楽音のキーオン、キー
   オフ時に前記直接データ、各時間差データを所定の時間
   差に保つようにする時間差データ出力制御手段とを具備
   しことを特徴とする電子楽音発生装置。