JPH034620A - Ｐｌｌのローパスフィルター回路 - Google Patents
Ｐｌｌのローパスフィルター回路Info
- Publication number
- JPH034620A JPH034620A JP1137393A JP13739389A JPH034620A JP H034620 A JPH034620 A JP H034620A JP 1137393 A JP1137393 A JP 1137393A JP 13739389 A JP13739389 A JP 13739389A JP H034620 A JPH034620 A JP H034620A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pass filter
- voltage
- low
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 9
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＰＬＬ （フェーズロックループ）に使用さ
れるローパスフィルター回路に関するものであり、特に
ＰＬＬの発振ループが安定に動作することが出来るロー
パスフィルター回路に関する。
れるローパスフィルター回路に関するものであり、特に
ＰＬＬの発振ループが安定に動作することが出来るロー
パスフィルター回路に関する。
ＰＬＬ回路は、例えばシンセサイザーチューナー等のロ
ーカル信号発振器部分に使用されており、その発振周波
数の安定度は、クリスタル等の基準発振源に依存してい
るために極めて高いという特徴を有している。
ーカル信号発振器部分に使用されており、その発振周波
数の安定度は、クリスタル等の基準発振源に依存してい
るために極めて高いという特徴を有している。
第４図はこのＰＬＬをシンセサイザーチューナーに利用
した場合のＰＬＬの基本構成を説明するためのブロック
図である。
した場合のＰＬＬの基本構成を説明するためのブロック
図である。
すなわち、ｌはクリスタル等を使用した基準信号発振器
であり、この発振器ｌの出力は位相比較器２の一方の入
力端に印加される。一方この位相比較器２の他方の入力
端には、プログラマブル分周器３からの出力が印加され
ており、位相比較器２はこれら２つの出力の位相を比較
してそれらの位相差に基づく直流出力を発生する。
であり、この発振器ｌの出力は位相比較器２の一方の入
力端に印加される。一方この位相比較器２の他方の入力
端には、プログラマブル分周器３からの出力が印加され
ており、位相比較器２はこれら２つの出力の位相を比較
してそれらの位相差に基づく直流出力を発生する。
この位相比較器２からの直流出力はローパスフィルター
４を介して電圧制御発振器（以下■ＣＯと称する）５に
印加され、このＶＣＯ５はローパスフィルター４からの
直流出力Ｖｔに基づいた発振出力を、前記プログラマブ
ル分周器３に印加する。
４を介して電圧制御発振器（以下■ＣＯと称する）５に
印加され、このＶＣＯ５はローパスフィルター４からの
直流出力Ｖｔに基づいた発振出力を、前記プログラマブ
ル分周器３に印加する。
プログラマブル分周器３には、その分周比を設定するた
めの制御信号Ｎが印加され、このＮに応じてＶＣＯ５か
らの入力信号を分周する。プログラマブル分周器３によ
って分周された出力は前記位相比較器２に戻り、ＰＬＬ
ループを形成している。従って前記プログラマブル分周
器３に与える制御信号Ｎを変化させることによって前記
■ＣＯ５の発振周波数を等間隔に変化させることができ
る。
めの制御信号Ｎが印加され、このＮに応じてＶＣＯ５か
らの入力信号を分周する。プログラマブル分周器３によ
って分周された出力は前記位相比較器２に戻り、ＰＬＬ
ループを形成している。従って前記プログラマブル分周
器３に与える制御信号Ｎを変化させることによって前記
■ＣＯ５の発振周波数を等間隔に変化させることができ
る。
そして前記ＶＣＯ５に加えるローパスフィルター４から
の直流出力Ｖアを、シンセサイザーチューナーのローカ
ル信号発振器における制御電圧として利用するようにし
ている。
の直流出力Ｖアを、シンセサイザーチューナーのローカ
ル信号発振器における制御電圧として利用するようにし
ている。
かかるＰＬＬ回路内におけるローパスフィルターの例と
しては、例えば特公昭６０−１０４５９号公報に開示さ
れており、これを第３図に示す。
しては、例えば特公昭６０−１０４５９号公報に開示さ
れており、これを第３図に示す。
このローパスフィルター４は、いわゆるアクティブ型ロ
ーパスフィルターと称されるものであり、同図において
、位相比較器２の出力端は端子ＩＮに接続され、端子Ｉ
Ｎは抵抗Ｒ１を介して入力バッファーアンプを構成する
ＦＥＴＱＩのゲートに接続されると共に、抵抗Ｒ２，コ
ンデンサＣ１゜Ｃ２より成る積分回路に接続されている
。
ーパスフィルターと称されるものであり、同図において
、位相比較器２の出力端は端子ＩＮに接続され、端子Ｉ
Ｎは抵抗Ｒ１を介して入力バッファーアンプを構成する
ＦＥＴＱＩのゲートに接続されると共に、抵抗Ｒ２，コ
ンデンサＣ１゜Ｃ２より成る積分回路に接続されている
。
ＦＥＴＱ、１のドレインは、抵抗Ｒ３を介して電源子Ｂ
に接続されており、一方そのソースは２つのダイオード
ＤＩ、Ｄ２を介して出力側トランジスタＱ２のベースに
接続されると共に、一端がアースに接続された抵抗Ｒ４
の他端に接続されている。
に接続されており、一方そのソースは２つのダイオード
ＤＩ、Ｄ２を介して出力側トランジスタＱ２のベースに
接続されると共に、一端がアースに接続された抵抗Ｒ４
の他端に接続されている。
出力側トランジスタＱ２のエミッタはアースに接続され
てエミッタ接地型増幅回路と成され、またコレクタは抵
抗Ｒ５を介して電源子Ｂに接続されており、そのコレク
タには前記積分回路の他端が接続されてローパスフィル
ター４の出力端ＯＵＴに成されている。
てエミッタ接地型増幅回路と成され、またコレクタは抵
抗Ｒ５を介して電源子Ｂに接続されており、そのコレク
タには前記積分回路の他端が接続されてローパスフィル
ター４の出力端ＯＵＴに成されている。
以上のようなローパスフィルター４を用いたＰＬＬ回路
においては、例えばローパスフィルター４の直流出力電
圧がほぼ０■になると、次段の■ＣＯ５の発振動作が不
安定となり、時には発振動作が停止し、ＰＬＬ回路がロ
ックはずれ等の異常状態となるという問題点を有してい
る。
においては、例えばローパスフィルター４の直流出力電
圧がほぼ０■になると、次段の■ＣＯ５の発振動作が不
安定となり、時には発振動作が停止し、ＰＬＬ回路がロ
ックはずれ等の異常状態となるという問題点を有してい
る。
この様な事態を避けるため、第３図に示したアクティブ
型ローパスフィルター回路において、例えば出力側トラ
ンジスタＱ２のエミッタとアースとの間にエミッタ抵抗
を挿入し、たとえ出力側トランジスタＱ２が飽和状態と
なっても、エミッタ抵抗による電圧降下によってトラン
ジスタＱ２のコレクタ、すなわちローパスフィルター４
の出力端の直流電圧が、０■とならないようにすること
も考えられる。
型ローパスフィルター回路において、例えば出力側トラ
ンジスタＱ２のエミッタとアースとの間にエミッタ抵抗
を挿入し、たとえ出力側トランジスタＱ２が飽和状態と
なっても、エミッタ抵抗による電圧降下によってトラン
ジスタＱ２のコレクタ、すなわちローパスフィルター４
の出力端の直流電圧が、０■とならないようにすること
も考えられる。
しかしながら、このようにエミッタ抵抗を挿入すると、
チューニング電圧に応じてローパスフィルターの利得偏
差が大きくなり、ＰＬＬの安定性・に不都合が生ずると
いう問題点を有している。
チューニング電圧に応じてローパスフィルターの利得偏
差が大きくなり、ＰＬＬの安定性・に不都合が生ずると
いう問題点を有している。
この発明は前記した従来の問題点に鑑みて成されたもの
であり、■ＣＯの発振動作が停止し、ＰＬＬ回路が異常
状態となる等の問題点が生ずることな（、かつローパス
フィルターに利得偏差が生じ、ＰＬＬ回路が不安定とな
る等の問題点が生じないローパスフィルターを提供しよ
うとするものである。
であり、■ＣＯの発振動作が停止し、ＰＬＬ回路が異常
状態となる等の問題点が生ずることな（、かつローパス
フィルターに利得偏差が生じ、ＰＬＬ回路が不安定とな
る等の問題点が生じないローパスフィルターを提供しよ
うとするものである。
前記した問題点を解決するために、この発明により成さ
れたＰＬＬのローパスフィルター回路によると、入力信
号を受け、該入力信号の低域成分を出力するために具備
された積分回路と、能動素子とからなるアクティブ型フ
ィルターにおいて、フィルター出力端における直流電圧
によって制御される電圧依存性素子或いは定電圧素子を
さらに具備し、この電圧依存性素子或いは定電圧素子に
よって、フィルター出力側能動素子の飽和を阻止するよ
うにした点に特徴を有する。
れたＰＬＬのローパスフィルター回路によると、入力信
号を受け、該入力信号の低域成分を出力するために具備
された積分回路と、能動素子とからなるアクティブ型フ
ィルターにおいて、フィルター出力端における直流電圧
によって制御される電圧依存性素子或いは定電圧素子を
さらに具備し、この電圧依存性素子或いは定電圧素子に
よって、フィルター出力側能動素子の飽和を阻止するよ
うにした点に特徴を有する。
前記した構成によると、出力側トランジスタＱ２は飽和
状態となるのが阻止されるため、このコレクタ、すなわ
ちローパスフィルター回路の出力端にもたらされる直流
出力電圧は、所定電位以下には低下せず、従ってこのロ
ーパスフィルター回路の次段に接続される■ＣＯが発振
動作を停止するなどの不都合の発生が防止出来る。
状態となるのが阻止されるため、このコレクタ、すなわ
ちローパスフィルター回路の出力端にもたらされる直流
出力電圧は、所定電位以下には低下せず、従ってこのロ
ーパスフィルター回路の次段に接続される■ＣＯが発振
動作を停止するなどの不都合の発生が防止出来る。
また前記したように出力側トランジスタＱ２にエミッタ
抵抗を挿入する必要性もないため、ローパスフィルター
に利得偏差が生じて、ＰＬＬループの動作が不安定とな
る等の不都合も防止させることが出来る。
抵抗を挿入する必要性もないため、ローパスフィルター
に利得偏差が生じて、ＰＬＬループの動作が不安定とな
る等の不都合も防止させることが出来る。
以下、この発明の実施例を図面に基づいて説明する。
第１図はこの発明の第１の実施例を示したものであり、
図中、第３図と同一符号を付した部分は同一部分を示し
、その説明は省略する。
図中、第３図と同一符号を付した部分は同一部分を示し
、その説明は省略する。
この第１図においては、ローパスフィルターの出力端Ｏ
ＵＴに、そのベースが接続されたＰＮＰ型のトランジス
タＱ３が具備され、このトランジスタＱ３のエミッタは
直列接続された２つのダイオードＤｉ、Ｄ２の接続点に
接続され、またそのコレクタはアースに接続されている
。
ＵＴに、そのベースが接続されたＰＮＰ型のトランジス
タＱ３が具備され、このトランジスタＱ３のエミッタは
直列接続された２つのダイオードＤｉ、Ｄ２の接続点に
接続され、またそのコレクタはアースに接続されている
。
この構成により、出力端ＯＵＴにおける出力電位■アが
０．５■程度に低下しようとすると、トランジスタＱ３
が導通し、そのエミッタ電位■４を下げるよう作用する
。その結果、エミッタ接地型出力トランジスタＱ２の飽
和は阻止され、出力端０ｔＪＴの直流電位■７は０．５
Ｖ以下に低下しない。
０．５■程度に低下しようとすると、トランジスタＱ３
が導通し、そのエミッタ電位■４を下げるよう作用する
。その結果、エミッタ接地型出力トランジスタＱ２の飽
和は阻止され、出力端０ｔＪＴの直流電位■７は０．５
Ｖ以下に低下しない。
なお出力端ＯＵＴの直流電位Ｖアカ月、ＯＶ以上であれ
ば、前記トランジスタＱ３はカットオフ状態に成される
ため、ローパスフィルターに対し、何ら影響は与えない
。
ば、前記トランジスタＱ３はカットオフ状態に成される
ため、ローパスフィルターに対し、何ら影響は与えない
。
以上により、第１図に示したローパスフィルターによる
と、その出力端ＯＵＴの電位は、動作中において所定よ
りも低下しないよう成されるので、ＰＬＬループを安定
に動作させることができる。
と、その出力端ＯＵＴの電位は、動作中において所定よ
りも低下しないよう成されるので、ＰＬＬループを安定
に動作させることができる。
第２図はこの発明の第２の実施例を説明するものである
。
。
この第２図においても、前記した第３図と同一符号を付
した部分は同一部分を示しており、その説明は省略する
。
した部分は同一部分を示しており、その説明は省略する
。
この第２の実施例においては、エミッタ接地型出力トラ
ンジスタＱ２のコレクタとベース間にショットキーダイ
オードＤＳが接続されている。
ンジスタＱ２のコレクタとベース間にショットキーダイ
オードＤＳが接続されている。
このダイオードＤＳは、抵抗Ｒ５および抵抗Ｒ４を介し
て、電源子Ｂに対して直列に接続されるため、その両端
に所定の降下電圧ＶＤが発生する。
て、電源子Ｂに対して直列に接続されるため、その両端
に所定の降下電圧ＶＤが発生する。
この結果、出力端ＯＵＴの直流電位■、が低下すると、
トランジスタＱ２のコレクタ、ベース間に接続されたダ
イオードＤＳの電圧降下ＶＤ分、出力側トランジスタＱ
２のベース電位が降下することになる。従って出力側ト
ランジスタＱ２が飽和状態となるのが阻止され、出力端
ＯＵＴの直流電位■アは、０．３ｖ程度でクランプされ
る。
トランジスタＱ２のコレクタ、ベース間に接続されたダ
イオードＤＳの電圧降下ＶＤ分、出力側トランジスタＱ
２のベース電位が降下することになる。従って出力側ト
ランジスタＱ２が飽和状態となるのが阻止され、出力端
ＯＵＴの直流電位■アは、０．３ｖ程度でクランプされ
る。
以上の説明で明らかなように、この発明によるＰＬＬの
ローパスフィルター回路によると、フィルター出力端の
直流電圧によって制御される電圧依存性素子或いは定電
圧素子を具備し、この電圧依存性素子或いは定電圧素子
によって、アクティブ型ローパスフィルターの出力側ト
ランジスタの飽和を阻止させるようにしたので、■ＣＯ
に印加される直流電位は、動作中において常に所定電位
以上に成される。この結果、ＰＬＬは異常動作を生ずる
ことなく、安定に動作することができるようになる。
ローパスフィルター回路によると、フィルター出力端の
直流電圧によって制御される電圧依存性素子或いは定電
圧素子を具備し、この電圧依存性素子或いは定電圧素子
によって、アクティブ型ローパスフィルターの出力側ト
ランジスタの飽和を阻止させるようにしたので、■ＣＯ
に印加される直流電位は、動作中において常に所定電位
以上に成される。この結果、ＰＬＬは異常動作を生ずる
ことなく、安定に動作することができるようになる。
第１図はこの発明の第１の実施例を示した結線図、
第２図はこの発明の第２の実施例を示した結線図、
第３図は従来のものの例を示した結線図、第４図はＰＬ
Ｌ回路の概念を示したブロック図である。 ｌ・・・基準信号発振器、２・・・位相比較器、３・・
・プログラマブル分周器、４・・・ローパスフィルター
５・・・ＶＣＯ，、Ｑｌ・・・大力バッファートランジ
スタ、Ｑ２・・・出力側トランジスタ、ＤＩ、Ｄ２・・
・ダイオード、Ｒ１−Ｒ５・・・抵坑、ＣＩ、Ｃ２・・
・コンデンサ、Ｑ３・・・トランジスタ（電圧依存性素
子）、ＤＳ・・・ショットキーダイオード（定電圧素子
）。
Ｌ回路の概念を示したブロック図である。 ｌ・・・基準信号発振器、２・・・位相比較器、３・・
・プログラマブル分周器、４・・・ローパスフィルター
５・・・ＶＣＯ，、Ｑｌ・・・大力バッファートランジ
スタ、Ｑ２・・・出力側トランジスタ、ＤＩ、Ｄ２・・
・ダイオード、Ｒ１−Ｒ５・・・抵坑、ＣＩ、Ｃ２・・
・コンデンサ、Ｑ３・・・トランジスタ（電圧依存性素
子）、ＤＳ・・・ショットキーダイオード（定電圧素子
）。
Claims (2)
- （１）入力信号を受け、該入力信号の低域成分を出力す
るために具備された積分回路と、能動素子とからなるア
クティブ型フィルターにおいて、フィルター出力端にお
ける直流電圧によって制御される電圧依存性素子をさら
に具備し、この電圧依存性素子によって、フィルター出
力側能動素子の飽和を阻止するようにしたことを特徴と
するＰＬＬのローパスフィルター回路。 - （２）入力信号を受け、該入力信号の低域成分を出力す
るために具備された積分回路と、能動素子とからなるア
クティブ型フィルターにおいて、フィルター出力端にお
ける直流電圧を受ける定電圧素子をさらに具備し、この
定電圧素子によって、フィルター出力側能動素子の飽和
を阻止するようにしたことを特徴とするＰＬＬのローパ
スフィルター回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137393A JPH034620A (ja) | 1989-06-01 | 1989-06-01 | Ｐｌｌのローパスフィルター回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137393A JPH034620A (ja) | 1989-06-01 | 1989-06-01 | Ｐｌｌのローパスフィルター回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034620A true JPH034620A (ja) | 1991-01-10 |
Family
ID=15197624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1137393A Pending JPH034620A (ja) | 1989-06-01 | 1989-06-01 | Ｐｌｌのローパスフィルター回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034620A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121747A (en) * | 1979-03-13 | 1980-09-19 | Pioneer Electronic Corp | Low pass filter of pll circuit |
-
1989
- 1989-06-01 JP JP1137393A patent/JPH034620A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121747A (en) * | 1979-03-13 | 1980-09-19 | Pioneer Electronic Corp | Low pass filter of pll circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| US5760657A (en) | Method and apparatus employing a process dependent impedance that compensates for manufacturing variations in a voltage controlled oscillator | |
| US20200343897A1 (en) | Phase-locked loop circuitry having low variation transconductance design | |
| US6211743B1 (en) | Phase-locked loop having temperature-compensated bandwidth control | |
| EP0771491B1 (en) | Very low noise, wide frequency range phase lock loop | |
| JPH034620A (ja) | Ｐｌｌのローパスフィルター回路 | |
| US3321715A (en) | Crystal oscillator circuit using feedback control techniques | |
| US6985045B2 (en) | Gain control circuits for voltage controlled oscillators | |
| EP1196997B1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| US5163074A (en) | Dynamic frequency divider circuit with capacitor in loop to achieve fifty percent duty cycle output | |
| US5631590A (en) | Synchronized clock signal regenerating circuit | |
| JP2002050961A (ja) | フェイズロックループ回路 | |
| KR100222673B1 (ko) | 위상고정루프회로 | |
| US6911869B2 (en) | Voltage controlled oscillator capable of linear operation at very low frequencies | |
| KR200331877Y1 (ko) | 위상동기루프회로 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3928834B2 (ja) | Ｐｌｌ回路 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JP2613521B2 (ja) | Ｐｌｌ発振装置 | |
| JPH03280605A (ja) | 可変周波数発振器 | |
| JPH10247820A (ja) | Ｖｃｏ回路と、そのｖｃｏ回路を用いたｐｌｌ回路 | |
| JPH06284002A (ja) | Ｐｌｌ回路 | |
| US7944312B2 (en) | Active free-running frequency circuit for phase-locked loop applications | |
| JPS62290214A (ja) | 位相同期発振器 | |
| JPH0242817A (ja) | 安定化電圧制御発振器 |