JPH0346257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0346257A JPH0346257A JP18175289A JP18175289A JPH0346257A JP H0346257 A JPH0346257 A JP H0346257A JP 18175289 A JP18175289 A JP 18175289A JP 18175289 A JP18175289 A JP 18175289A JP H0346257 A JPH0346257 A JP H0346257A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- conductor
- tungsten
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的、］
（産業上の利用分野）
本発明は、半導体装置に関し、特に第１配線層と第２配
線層とをコンタクトホール内に埋め込まれた導体を通し
て互いに接続した構造の半導体装置の改良に係わる。
線層とをコンタクトホール内に埋め込まれた導体を通し
て互いに接続した構造の半導体装置の改良に係わる。
（従来の技術）
近年、コンピュータや通信機器の重要部分には大規模集
積回路（ＬＳＩ）が多用されている。
積回路（ＬＳＩ）が多用されている。
これらのＬＳＩは、数ミリ角の半導体基板上に多数の能
動素子又は受動素子を電気回路の構成部分となるように
結線しながら、これらを集積化することにより製造され
ている。この集積化は、ますます進む傾向にあり、構成
素子の微細化及び高密度化への研究が急速に進められ、
超高集積化されたＬＳ Ｉ （ＶＬＳ Ｉ）の製造が図
られている。かかるＬＳＩでは、例えば配線層を例にと
ると、設計基準の縮小で配線層幅を小さくするのに対し
、能動素子が増大するため、細くかつ複雑な配線層の取
り出しを行う必要があり、コンタクトホール内に直接ア
ルミニウム配線層が延在する一般の配線層では高抵抗化
や段切れ等の問題が生じる。このため、前記問題を起き
に難い信頼性の高い配線層構造を有する半導体装置が要
求されている。
動素子又は受動素子を電気回路の構成部分となるように
結線しながら、これらを集積化することにより製造され
ている。この集積化は、ますます進む傾向にあり、構成
素子の微細化及び高密度化への研究が急速に進められ、
超高集積化されたＬＳ Ｉ （ＶＬＳ Ｉ）の製造が図
られている。かかるＬＳＩでは、例えば配線層を例にと
ると、設計基準の縮小で配線層幅を小さくするのに対し
、能動素子が増大するため、細くかつ複雑な配線層の取
り出しを行う必要があり、コンタクトホール内に直接ア
ルミニウム配線層が延在する一般の配線層では高抵抗化
や段切れ等の問題が生じる。このため、前記問題を起き
に難い信頼性の高い配線層構造を有する半導体装置が要
求されている。
その１つに配線層をアルミニウム系とし、これら配線層
間を結線するコンタクトホール内にタングステンやアル
ミニウムを埋め込んだ構造の半導体装置が知られている
。これを第４図を参照して説明する。図中の１は、半導
体基板であり、この基板ｌ上には絶縁層２が被覆されて
いる。前記絶縁層２上には、アルミニウム系の第１配線
層８が形成され、かつ該第１配線層３は紙面の奥行き方
向に延在されている。前記第１配線層３を含む前記絶縁
層２上には、層間絶縁層４が被覆されており、かつ前記
第１配線層３に対応する該層間絶縁層４にはコンタクト
ホール５が開孔されている。
間を結線するコンタクトホール内にタングステンやアル
ミニウムを埋め込んだ構造の半導体装置が知られている
。これを第４図を参照して説明する。図中の１は、半導
体基板であり、この基板ｌ上には絶縁層２が被覆されて
いる。前記絶縁層２上には、アルミニウム系の第１配線
層８が形成され、かつ該第１配線層３は紙面の奥行き方
向に延在されている。前記第１配線層３を含む前記絶縁
層２上には、層間絶縁層４が被覆されており、かつ前記
第１配線層３に対応する該層間絶縁層４にはコンタクト
ホール５が開孔されている。
このコンタクトホール５内には、例えばタングステン層
６がＣＶＤ法により埋め込まれている。また、前記層間
絶縁層４上にはアルミニウム系の第２配線層７が前記タ
ングステン層６と接続するように形成されている。
６がＣＶＤ法により埋め込まれている。また、前記層間
絶縁層４上にはアルミニウム系の第２配線層７が前記タ
ングステン層６と接続するように形成されている。
しかしながら、上述した構造の半導体装置にあっては次
のような問題があった。これを第５図を参照して説明す
ると、例えば層間絶縁層４にコンタクトホール５を開孔
してその下の第１配線層３の一部を露出させる際、前記
コンタクトホール５を開孔するための層間絶縁層４のパ
ターンニング時に生成されたと考えられる絶縁性の高い
炭化物、酸化物又はその混合物等の汚染膜８が前記第１
配線層３の露出部表面に付着する。このような状態でタ
ングステンをＣＶＤ法により堆積すると、前記コンタク
トホール５内における汚染膜８の存在しない第１配線層
３上にタングステン層６が不均一に成長するため、第１
配線層３とタングステン層６との密着性が低下し、その
結果それらの間の接触抵抗が増大して第１、第２配線層
３．７間での接触抵抗も増大し、高速動作性等を阻害す
る問題があった。特に、半導体装置の微細化に伴なって
コンタクトホール自体の寸法が微細化されると、前記接
触抵抗の増大化がより一層顕著となり、信頼性を著しく
低下させる。
のような問題があった。これを第５図を参照して説明す
ると、例えば層間絶縁層４にコンタクトホール５を開孔
してその下の第１配線層３の一部を露出させる際、前記
コンタクトホール５を開孔するための層間絶縁層４のパ
ターンニング時に生成されたと考えられる絶縁性の高い
炭化物、酸化物又はその混合物等の汚染膜８が前記第１
配線層３の露出部表面に付着する。このような状態でタ
ングステンをＣＶＤ法により堆積すると、前記コンタク
トホール５内における汚染膜８の存在しない第１配線層
３上にタングステン層６が不均一に成長するため、第１
配線層３とタングステン層６との密着性が低下し、その
結果それらの間の接触抵抗が増大して第１、第２配線層
３．７間での接触抵抗も増大し、高速動作性等を阻害す
る問題があった。特に、半導体装置の微細化に伴なって
コンタクトホール自体の寸法が微細化されると、前記接
触抵抗の増大化がより一層顕著となり、信頼性を著しく
低下させる。
このようなことから、コンタクトホールを開孔し、第１
配線層上に付着した汚染膜をエツチングにより除去した
後、タングステン層をコンタクトホール内に埋め込むこ
とが考えられるが、第１配線層とタングステン層とを必
ずしも良好に密着させることができず、それらの間の接
触抵抗を低減することが困難であった。
配線層上に付着した汚染膜をエツチングにより除去した
後、タングステン層をコンタクトホール内に埋め込むこ
とが考えられるが、第１配線層とタングステン層とを必
ずしも良好に密着させることができず、それらの間の接
触抵抗を低減することが困難であった。
なお、既述した問題はタングステン層を埋め込む場合に
限らず、ＣＶＤ法によりシラン（ＳｉＨ４）ガスを原料
ガスとするシリコン層のコンタクトホール内への埋め込
み、トリメチルアルミニウム［ＡｆＩ（ＣＨｓ ） ３
］を用いたアルミニウム層のコンタクトホール内への
埋め込みを行う時でも同様な問題が生じる。
限らず、ＣＶＤ法によりシラン（ＳｉＨ４）ガスを原料
ガスとするシリコン層のコンタクトホール内への埋め込
み、トリメチルアルミニウム［ＡｆＩ（ＣＨｓ ） ３
］を用いたアルミニウム層のコンタクトホール内への
埋め込みを行う時でも同様な問題が生じる。
（発明が解決しようとする課題）
本発明は、上記従来の課題を解決するためになされたも
ので、第１配線層とコンタクトホール内に埋め込んだ導
体との密着性を向上し、第１配線層と前記導体上を横切
って形成される第２の配線層とを良好に接続した構造を
有する半導体装置を提供しようとするものである。
ので、第１配線層とコンタクトホール内に埋め込んだ導
体との密着性を向上し、第１配線層と前記導体上を横切
って形成される第２の配線層とを良好に接続した構造を
有する半導体装置を提供しようとするものである。
［発明の構成］
（課題を解決するための手段）
本発明は、半導体基板上に設けられた第１配線層と、こ
の配線層を含む前記基板上に被覆された絶縁膜と、この
絶縁層に開孔されたコンタクトホール内に埋め込まれ、
前記第１配線層と接続された導体と、この導体に接続さ
れた第２配線層とを具備した半導体装置において、前記
第１配線層と前記導体との接続界面に該配線層の構成成
分とハロゲン原子の化合物を含む活性層を介在させ、か
つ該活性層中のハロゲン原子１．と前記構成成分Ｉ２の
比Ｉ Ｉ／ Ｉ ２を０．１〜３．０としたことを特徴
とする半導体装置である。
の配線層を含む前記基板上に被覆された絶縁膜と、この
絶縁層に開孔されたコンタクトホール内に埋め込まれ、
前記第１配線層と接続された導体と、この導体に接続さ
れた第２配線層とを具備した半導体装置において、前記
第１配線層と前記導体との接続界面に該配線層の構成成
分とハロゲン原子の化合物を含む活性層を介在させ、か
つ該活性層中のハロゲン原子１．と前記構成成分Ｉ２の
比Ｉ Ｉ／ Ｉ ２を０．１〜３．０としたことを特徴
とする半導体装置である。
上記半導体基板としては、例えば単結晶シリコン、ゲル
マニウム、ＧａＡｓ、ＩｎＰなどの化合物半導体、サフ
ァイなどの絶縁板上にシリコン層を成長させたもの等を
挙げることができる。
マニウム、ＧａＡｓ、ＩｎＰなどの化合物半導体、サフ
ァイなどの絶縁板上にシリコン層を成長させたもの等を
挙げることができる。
上記第１配線層は、例えば純Ａｊｌ 、 Ａｌｌ −８
ｉ。
ｉ。
ＡＮ−ＣｕＳＡｌ −Ｓ １−ＣｕなどのＡ１合金、そ
の他Ｍｏなどの高融点金属或いはそのシリサイド等によ
り形成される。
の他Ｍｏなどの高融点金属或いはそのシリサイド等によ
り形成される。
上記絶縁層は、例えば酸化シリコン、窒化シリコン、成
るいはＰやＢなどの不純物がドープされた酸化シリコン
等により形成される。
るいはＰやＢなどの不純物がドープされた酸化シリコン
等により形成される。
上記コンタクトホール内に埋め込む導体は、タングステ
ン、タンタル、モリブデン及びそれらのシリサイド、又
はｐ型、ｎ型の不純物がドープされたシリコンからなる
単一層としてよいし、それら材料の２層以上の積層構造
としもよい。
ン、タンタル、モリブデン及びそれらのシリサイド、又
はｐ型、ｎ型の不純物がドープされたシリコンからなる
単一層としてよいし、それら材料の２層以上の積層構造
としもよい。
上記第１配線層と前記導体との接続界面に介在させる活
性層中のハロゲン原子１１と第１配線層の構成成分Ｉ２
の比！ ＋ ／ Ｉ ２を限定した理由は、その比を０
．１未満にすると第１配線層と導体との密着性を十分に
高めることができなくなり、一方その比が３．０を越え
ると第１配線層と導体との接触抵抗が増大するからであ
る。ここに用いるノ＼ロゲンとしてはＣｌ５Ｆ等を挙げ
ることができるが、特にＦが効果的である。また、前記
活性層の厚さは２００Å以下、より好ましくは（００λ
以下にすることが望ましい。この理由は、活性層の厚さ
が２００Åを越えると第１配線層と導体との接触抵抗が
逆に増大する恐れがあるからである。
性層中のハロゲン原子１１と第１配線層の構成成分Ｉ２
の比！ ＋ ／ Ｉ ２を限定した理由は、その比を０
．１未満にすると第１配線層と導体との密着性を十分に
高めることができなくなり、一方その比が３．０を越え
ると第１配線層と導体との接触抵抗が増大するからであ
る。ここに用いるノ＼ロゲンとしてはＣｌ５Ｆ等を挙げ
ることができるが、特にＦが効果的である。また、前記
活性層の厚さは２００Å以下、より好ましくは（００λ
以下にすることが望ましい。この理由は、活性層の厚さ
が２００Åを越えると第１配線層と導体との接触抵抗が
逆に増大する恐れがあるからである。
（作用）
本発明によれば、第１配線層とコンタクトホール内に埋
め込まれたタングステン、タンタル、モリブデン及びそ
れらのシリサイドの少なくとも１種を主要成分とする導
体との接続界面に該配線層の構成成分とハロゲン原子の
化合物を含む活性層を介在させ、かつ該活性層中のハロ
ゲン原子と前記主要成分の比を特定の範囲とすることに
よって、第１配線層の露出部の表面状態に影響されるこ
となく、第１配線層に対して導体を活性層を介して良好
に密着できる。その結果、第１配線層と導体との接触抵
抗を著しく低減でき、ひいては第１配線層と前記導体上
を横切って形成される第２の配線層とを良好に接続した
構造を有する半導体装置を得ることができる。
め込まれたタングステン、タンタル、モリブデン及びそ
れらのシリサイドの少なくとも１種を主要成分とする導
体との接続界面に該配線層の構成成分とハロゲン原子の
化合物を含む活性層を介在させ、かつ該活性層中のハロ
ゲン原子と前記主要成分の比を特定の範囲とすることに
よって、第１配線層の露出部の表面状態に影響されるこ
となく、第１配線層に対して導体を活性層を介して良好
に密着できる。その結果、第１配線層と導体との接触抵
抗を著しく低減でき、ひいては第１配線層と前記導体上
を横切って形成される第２の配線層とを良好に接続した
構造を有する半導体装置を得ることができる。
（実施例）
以下、本発明の実施例を図示する製造方法を併記して詳
細に説明する。
細に説明する。
実施例１
まず、既に素子（例えばＭＯＳ）ランジスタ）が形成さ
れたシリコン基板ｌｌ上に例えばＣＶＤ法により絶縁層
（酸化シリコン層） １２を堆積した後、全面にアルミ
ニウム層を堆積し、更に該アルミニウム層を写真蝕刻工
程と反応性イオンエツチング工程とによりパターニング
して第１配線層１３を形成した（第１図（Ａ）図示）。
れたシリコン基板ｌｌ上に例えばＣＶＤ法により絶縁層
（酸化シリコン層） １２を堆積した後、全面にアルミ
ニウム層を堆積し、更に該アルミニウム層を写真蝕刻工
程と反応性イオンエツチング工程とによりパターニング
して第１配線層１３を形成した（第１図（Ａ）図示）。
なお、前記第１配線層１３は紙面の奥行き方向に延在さ
れている。
れている。
次いで、シラン（ＳｉＨ４）と酸素（０２）とを原料ガ
スとしたプラズマＣＶＤ法により層間絶縁層としての厚
さ１４００Åの酸化シリコン層１４を第１配線層１３を
含む基板１１全面に堆積した（第１図（Ｂ）図示）。つ
づいて、前記第１配線層１３に対応する前記酸化シリコ
ン層１４を写真蝕刻工程とフッ素系ガスを用いた反応性
イオンエツチング工程とにより選択的に除去してコンタ
クトホールｔ５を開孔した。こうしたコンタクトホール
１５の開孔後において、コンタクトホール１５から露出
した第１配線層１３表面を観察したところ、前記反応性
エツチング時に形成されたと考えられる絶縁性の高い炭
化物、酸化物又はその混合物等の汚染膜１Ｂが前記第１
配線層１３の露出部表面に付着していることが確認され
た（第１図（Ｃ）図示）。
スとしたプラズマＣＶＤ法により層間絶縁層としての厚
さ１４００Åの酸化シリコン層１４を第１配線層１３を
含む基板１１全面に堆積した（第１図（Ｂ）図示）。つ
づいて、前記第１配線層１３に対応する前記酸化シリコ
ン層１４を写真蝕刻工程とフッ素系ガスを用いた反応性
イオンエツチング工程とにより選択的に除去してコンタ
クトホールｔ５を開孔した。こうしたコンタクトホール
１５の開孔後において、コンタクトホール１５から露出
した第１配線層１３表面を観察したところ、前記反応性
エツチング時に形成されたと考えられる絶縁性の高い炭
化物、酸化物又はその混合物等の汚染膜１Ｂが前記第１
配線層１３の露出部表面に付着していることが確認され
た（第１図（Ｃ）図示）。
次いで、スパッタエツチングが可能な前処理室と反応室
を備えた薄膜形成装置に前記コンタクトホール形成後の
半導体基板を設置し、エツチングを行った。この時のエ
ツチング条件は、ＳＦ６のアルゴン希釈ガス（ＳＦ６濃
度；１０％）を用い、ガス流量１０ｃｃ／ｓｉｎ 、圧
力２ Ｘ １Ｏ−２ｔｏｒｒ、基板温度２０℃、高周波
電力２００Ｗ 、基板バイアス−５００Ｖ。
を備えた薄膜形成装置に前記コンタクトホール形成後の
半導体基板を設置し、エツチングを行った。この時のエ
ツチング条件は、ＳＦ６のアルゴン希釈ガス（ＳＦ６濃
度；１０％）を用い、ガス流量１０ｃｃ／ｓｉｎ 、圧
力２ Ｘ １Ｏ−２ｔｏｒｒ、基板温度２０℃、高周波
電力２００Ｗ 、基板バイアス−５００Ｖ。
エツチング時間約７０秒間とし、第１配線層１３表面を
１２０入、酸化シリコン層４表面を約３００人エツチン
グしてコンタクトホール１５から露出した第１配線層３
表面に付着した汚染膜１６を除去した（第１図（Ｄ）図
示）。なお、エツチングは前記条件に限らず、第１配線
層及び酸化シリコン層の前記エツチング深さより深くな
るようにすれば前記条件以外にしてもよい。
１２０入、酸化シリコン層４表面を約３００人エツチン
グしてコンタクトホール１５から露出した第１配線層３
表面に付着した汚染膜１６を除去した（第１図（Ｄ）図
示）。なお、エツチングは前記条件に限らず、第１配線
層及び酸化シリコン層の前記エツチング深さより深くな
るようにすれば前記条件以外にしてもよい。
次いで、シリコン基板を大気に曝すことなく薄膜形成装
置の反応室に移動させ、タングステン層１７を選択ＣＶ
Ｄ法により堆積した。この時の堆積条件は、六フッ化タ
ングステン（ＷＦ６）流量１０ｃｃ／ ｗｉｎ ｓシラ
ン（ＳｉＨ４）の流量５００ｃｃ／ｓｉｎ 水素（Ｈ
２）流量５００ｃｃ／ ｓｉｎ ｓ温度３００℃、圧力
０．２ｔｏｒｒとし、タングステンを約５００λ／ｌ１
ｉｎの速度で成膜した。このようなタングステンの堆積
により、第２図のシリコン基板１１の断面を撮影したＳ
ＥＭ写真の模式図に示したようにコンタクトホール１５
内に導体としてのタングステン層１７が良好に埋め込ま
れ、しかもアルミニウムからなる第１配線層１３とタン
グステン層１７の間にアルミニウムとフッ素とからなる
厚さ７０λの活性［１８が形成され、第１配線層１３と
タングステン層１７とが良好に密着された。この活性層
１７は、オージェ電子分光法やＸ線光電子分光法の分析
によりフッ素とアルミニウムの濃度比が約０，２である
ことが確認された。この後、タングステン層を更に堆積
して前記コンタクトホール１５内をタングステン層１７
で完全に埋め込んだ。
置の反応室に移動させ、タングステン層１７を選択ＣＶ
Ｄ法により堆積した。この時の堆積条件は、六フッ化タ
ングステン（ＷＦ６）流量１０ｃｃ／ ｗｉｎ ｓシラ
ン（ＳｉＨ４）の流量５００ｃｃ／ｓｉｎ 水素（Ｈ
２）流量５００ｃｃ／ ｓｉｎ ｓ温度３００℃、圧力
０．２ｔｏｒｒとし、タングステンを約５００λ／ｌ１
ｉｎの速度で成膜した。このようなタングステンの堆積
により、第２図のシリコン基板１１の断面を撮影したＳ
ＥＭ写真の模式図に示したようにコンタクトホール１５
内に導体としてのタングステン層１７が良好に埋め込ま
れ、しかもアルミニウムからなる第１配線層１３とタン
グステン層１７の間にアルミニウムとフッ素とからなる
厚さ７０λの活性［１８が形成され、第１配線層１３と
タングステン層１７とが良好に密着された。この活性層
１７は、オージェ電子分光法やＸ線光電子分光法の分析
によりフッ素とアルミニウムの濃度比が約０，２である
ことが確認された。この後、タングステン層を更に堆積
して前記コンタクトホール１５内をタングステン層１７
で完全に埋め込んだ。
次いで、全面にアルミニウム層を堆積し、該アルミニウ
ム層を写真蝕刻工程と反応性イオンエツチング工程とに
よりバターニングして第２配線層１９を形成して第１図
（Ｆ）に示す半導体装置を製造した。
ム層を写真蝕刻工程と反応性イオンエツチング工程とに
よりバターニングして第２配線層１９を形成して第１図
（Ｆ）に示す半導体装置を製造した。
本実施例１の半導体装置は、第１図（Ｆ）に示すように
アルミニウムからなる第１配線層３とコンタクトホール
１５内に埋め込まれたタングステン層１７との接続界面
にフッ素とアルミニウムの濃度比が約０．２で厚さが７
０人の活性層を介在した構造になっているため、それら
第１配線層１３とタングステン層ｔ７との密着性を著し
く向上できる。その結果、第１配線層１３と第２配線層
１９とがコンタクトホール１５内に埋め込まれた活性層
１８及びタングステン層１７を介して低抵抗で接続され
た高速動作が可能で高信頼性の半導体装置を得ることが
できる。
アルミニウムからなる第１配線層３とコンタクトホール
１５内に埋め込まれたタングステン層１７との接続界面
にフッ素とアルミニウムの濃度比が約０．２で厚さが７
０人の活性層を介在した構造になっているため、それら
第１配線層１３とタングステン層ｔ７との密着性を著し
く向上できる。その結果、第１配線層１３と第２配線層
１９とがコンタクトホール１５内に埋め込まれた活性層
１８及びタングステン層１７を介して低抵抗で接続され
た高速動作が可能で高信頼性の半導体装置を得ることが
できる。
なお、上記実施例１においてはコンタクトホールに埋め
込まれる導体としてタングステンを用いたが、例えばＳ
ｉ Ｈ２ＣＩ ２ （０，７５１／ａ１ｎ ）、Ｈ
Ｃ（１（ＩＮ ／ｓｉｎ ）及びＨ２（Ｌ８Ｑ１ 、／
ｇｉｎ ）の混合ガスを用い、圧力１００ｔｏｒｒ、基
板温度ｌ０００℃、成長速度３００人／厘ｉｎの条件に
てコンタクトホール内に単結晶シリコン層を埋め込み、
その後所望の導電型を与える不純物をイオン注入してｐ
型又はｎ型のシリコン層にして導体を形成してもよい。
込まれる導体としてタングステンを用いたが、例えばＳ
ｉ Ｈ２ＣＩ ２ （０，７５１／ａ１ｎ ）、Ｈ
Ｃ（１（ＩＮ ／ｓｉｎ ）及びＨ２（Ｌ８Ｑ１ 、／
ｇｉｎ ）の混合ガスを用い、圧力１００ｔｏｒｒ、基
板温度ｌ０００℃、成長速度３００人／厘ｉｎの条件に
てコンタクトホール内に単結晶シリコン層を埋め込み、
その後所望の導電型を与える不純物をイオン注入してｐ
型又はｎ型のシリコン層にして導体を形成してもよい。
実施例２
まず、実施例１と同様な方法により既に素子（例えばＭ
ＯＳ）ランジスタ）が形成されたシリコン基板１１上に
酸化シリコン層１２を堆積し、全面にアルミニウム層を
堆積し、バターニングして第１配線層１３を形成し、更
にプラズマＣＶＤ法により層間絶縁層としての厚さ１４
００人の酸化シリコン層１４を第１配線層１３を含む基
板１１全面に堆積し、ひきつづき前記第１配線層１３に
対応する前記酸化シリコン層１４を写真蝕刻工程とフッ
素系ガスを用いた反応性イオンエツチング工程とにより
選択的に除去してコンタクトホール１５を開孔した。こ
うしたコンタクトホール１５の開孔後において、コンタ
クトホール１５から露出した第１配線層１３表面に前述
した汚染膜１６が付着していた（第３図（Ａ）図示）。
ＯＳ）ランジスタ）が形成されたシリコン基板１１上に
酸化シリコン層１２を堆積し、全面にアルミニウム層を
堆積し、バターニングして第１配線層１３を形成し、更
にプラズマＣＶＤ法により層間絶縁層としての厚さ１４
００人の酸化シリコン層１４を第１配線層１３を含む基
板１１全面に堆積し、ひきつづき前記第１配線層１３に
対応する前記酸化シリコン層１４を写真蝕刻工程とフッ
素系ガスを用いた反応性イオンエツチング工程とにより
選択的に除去してコンタクトホール１５を開孔した。こ
うしたコンタクトホール１５の開孔後において、コンタ
クトホール１５から露出した第１配線層１３表面に前述
した汚染膜１６が付着していた（第３図（Ａ）図示）。
次いで、スパッタエツチングが可能な前処理室と反応室
を備えた薄膜形成装置に前記コンタクトホール形成後の
半導体基板を設置し、エツチングを行った。この時のエ
ツチング条件は、前記実施例１と同様、ＳＦ６のアルゴ
ン希釈ガス（Ｓ Ｆ６濃度；１０％）を用い、ガス流量
１０ｃｃ／ｍｌｎ 、圧力２Ｘ １０−”ｔｏｒｒ、基
板温度２０℃、高周波電力２００Ｗ。
を備えた薄膜形成装置に前記コンタクトホール形成後の
半導体基板を設置し、エツチングを行った。この時のエ
ツチング条件は、前記実施例１と同様、ＳＦ６のアルゴ
ン希釈ガス（Ｓ Ｆ６濃度；１０％）を用い、ガス流量
１０ｃｃ／ｍｌｎ 、圧力２Ｘ １０−”ｔｏｒｒ、基
板温度２０℃、高周波電力２００Ｗ。
基板バイアス−５００Ｖ、エツチング時間約７０秒間と
し、第１配線層１３表面を１２０λ、酸化シリコン層４
表面を約３００λエツチングしてコンタクトホール１５
から露出した第１配線層１３表面に付着した汚染膜１Ｂ
を除去した（第３図（Ｂ）図示）。
し、第１配線層１３表面を１２０λ、酸化シリコン層４
表面を約３００λエツチングしてコンタクトホール１５
から露出した第１配線層１３表面に付着した汚染膜１Ｂ
を除去した（第３図（Ｂ）図示）。
次いで、シリコン基板を大気に曝すことなく薄膜形成装
置の反応室に移動させ、前記コンタクトホール１５を含
む酸化シリコン層１４上に厚さ約３０００大のタングス
テンシリサイド層２０を堆積した。この時の堆積条件は
、六フッ化タングステン（Ｗ Ｆ ｂ ）流量１０ｃｃ
／ ｍ１ｎ 、シラン（ＳＩＨ４）流量２００ａａ／１
ａ１ｎ ｓ温度３００℃、圧力０．２ｔＯｒｒとした。
置の反応室に移動させ、前記コンタクトホール１５を含
む酸化シリコン層１４上に厚さ約３０００大のタングス
テンシリサイド層２０を堆積した。この時の堆積条件は
、六フッ化タングステン（Ｗ Ｆ ｂ ）流量１０ｃｃ
／ ｍ１ｎ 、シラン（ＳＩＨ４）流量２００ａａ／１
ａ１ｎ ｓ温度３００℃、圧力０．２ｔＯｒｒとした。
このようなタングステンシリサンドの堆積によって、ア
ルミニウムからなる第１配線層１３とタングステンシリ
サイド層２０の間にアルミニウムとフッ素とからなり、
フッ素とアルミニウムの濃度比が約０，２である厚さ７
０人の活性層１８が形成されていることがオージェ電子
分光法やＸ線光電子分光法の分析により確認された（第
３図（Ｃ）図示）この後、ＣＶＤ法により厚さ約１００
００Åのタングステン層２■を堆積した（第３図（Ｄ）
図示）。
ルミニウムからなる第１配線層１３とタングステンシリ
サイド層２０の間にアルミニウムとフッ素とからなり、
フッ素とアルミニウムの濃度比が約０，２である厚さ７
０人の活性層１８が形成されていることがオージェ電子
分光法やＸ線光電子分光法の分析により確認された（第
３図（Ｃ）図示）この後、ＣＶＤ法により厚さ約１００
００Åのタングステン層２■を堆積した（第３図（Ｄ）
図示）。
この時の堆積条件は、六フッ化タングステン（ＷＦ６）
流量１０ｃｃ／ ｍ１ｎ ％ シラン（ＳｉＨ４）の流
量５００ｃｃ／ｍ１ｎ 、水素（Ｈ２）流＠ ５００
ｃ ｃ ／ａｋｉｎ 、温度３００℃、圧力０．２ｔｏ
ｒｒとし、タングステンを約５００人／ｉｌｎの速度で
成膜した。
流量１０ｃｃ／ ｍ１ｎ ％ シラン（ＳｉＨ４）の流
量５００ｃｃ／ｍ１ｎ 、水素（Ｈ２）流＠ ５００
ｃ ｃ ／ａｋｉｎ 、温度３００℃、圧力０．２ｔｏ
ｒｒとし、タングステンを約５００人／ｉｌｎの速度で
成膜した。
次いで、前記タングステン層２１及びタングステンシリ
サイド層２０をその下の酸化シリコン層１４表面が露出
するまでエッチバックを行ってコンタクトホール１５内
にタングステンシリサイド層２０″及びタングステン層
２１′を残存させた（第３図（Ｅ）図示）。
サイド層２０をその下の酸化シリコン層１４表面が露出
するまでエッチバックを行ってコンタクトホール１５内
にタングステンシリサイド層２０″及びタングステン層
２１′を残存させた（第３図（Ｅ）図示）。
次いで、全面にアルミニウム層を堆積し、該アルミニウ
ム層を写真蝕刻工程と反応性イオンエツチング工程とに
よりパターニングして第２配線層１９を形成して第３図
（Ｆ）に示す半導体装置を製造した。
ム層を写真蝕刻工程と反応性イオンエツチング工程とに
よりパターニングして第２配線層１９を形成して第３図
（Ｆ）に示す半導体装置を製造した。
本実施例２の半導体装置は、第２図（Ｆ）に示すように
アルミニウムからなる第１配線層１３とコンタクトホー
ル１５内に埋め込まれたタングステンシリサイド層２１
゛との接続界面にフッ素とアルミニウムの濃度比が約０
．２で厚さが７０入の活性層１８を介在した構造になっ
ているため、前記第１配線層１３とコンタクトホール１
５内に埋め込まれたタングステンシリサイド層２０′と
の密着性が向上する。
アルミニウムからなる第１配線層１３とコンタクトホー
ル１５内に埋め込まれたタングステンシリサイド層２１
゛との接続界面にフッ素とアルミニウムの濃度比が約０
．２で厚さが７０入の活性層１８を介在した構造になっ
ているため、前記第１配線層１３とコンタクトホール１
５内に埋め込まれたタングステンシリサイド層２０′と
の密着性が向上する。
その結果、第１配線層１３と第２配線層１９とがコンタ
クトホール１５内に埋め込まれた活性層１８、タングス
テンシリサイド層２〇−及びタングステン層２１−を介
して低抵抗で接続された半導体装置を得ることができる
。
クトホール１５内に埋め込まれた活性層１８、タングス
テンシリサイド層２〇−及びタングステン層２１−を介
して低抵抗で接続された半導体装置を得ることができる
。
［発明の効果］
以上詳述した如く、本発明によれば第１配線層とコンタ
クトホール内に埋め込んだ導体との密着性を向上し、第
１配線層と前記導体上を横切って形成される第２の配線
層とを良好に接続した構造を有する半導体装置を提供で
きる。
クトホール内に埋め込んだ導体との密着性を向上し、第
１配線層と前記導体上を横切って形成される第２の配線
層とを良好に接続した構造を有する半導体装置を提供で
きる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｆ）は本発明の実施例１における半導
体装置を得るための製造工程を示す断面図、第２図は実
施例１におけるタングステン層をコンタクトホールに埋
め込んだ後のシリコン基板の断面を撮影したＳＥＭ写真
の模式図、第３図（Ａ）〜（Ｆ）は本発明の実施例２に
おける半導体装置を得るための製造工程を示す断面図、
第４図は従来の半導体装置を示す断面図、第５図は従来
の半導体装置の問題点を説明するための断面図である。 １】・・・シリコン基板、１２・・・酸化シリコン層、
１３・・・第１配線層、１４・・・酸化シリコン層（層
間絶縁層）１５・・・コンタクトホール、１Ｂ・・・汚
染膜、１７．２１”・・・タングステン層、 １８・・・活性層、 １９・・・第２配線層、 ２０′・・・タングステンシリサイド層。
体装置を得るための製造工程を示す断面図、第２図は実
施例１におけるタングステン層をコンタクトホールに埋
め込んだ後のシリコン基板の断面を撮影したＳＥＭ写真
の模式図、第３図（Ａ）〜（Ｆ）は本発明の実施例２に
おける半導体装置を得るための製造工程を示す断面図、
第４図は従来の半導体装置を示す断面図、第５図は従来
の半導体装置の問題点を説明するための断面図である。 １】・・・シリコン基板、１２・・・酸化シリコン層、
１３・・・第１配線層、１４・・・酸化シリコン層（層
間絶縁層）１５・・・コンタクトホール、１Ｂ・・・汚
染膜、１７．２１”・・・タングステン層、 １８・・・活性層、 １９・・・第２配線層、 ２０′・・・タングステンシリサイド層。
Claims (1)
- 半導体基板上に設けられた第１配線層と、この配線層を
含む前記基板上に被覆された絶縁膜と、この絶縁層に開
孔されたコンタクトホール内に埋め込まれ、前記第１配
線層と接続された導体と、この導体に接続された第２配
線層とを具備した半導体装置において、前記第１配線層
と前記導体との接続界面に該配線層の構成成分とハロゲ
ン原子の化合物を含む活性層を介在させ、かつ該活性層
中のハロゲン原子Ｉ＿１と前記構成成分Ｉ＿２の比Ｉ＿
１／Ｉ＿２を０．１〜３．０としたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18175289A JPH0346257A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18175289A JPH0346257A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0346257A true JPH0346257A (ja) | 1991-02-27 |
Family
ID=16106269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18175289A Pending JPH0346257A (ja) | 1989-07-14 | 1989-07-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0346257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7792434B2 (en) | 2005-09-07 | 2010-09-07 | Sumitomo Electric Industries, Ltd. | Optical receiver |
-
1989
- 1989-07-14 JP JP18175289A patent/JPH0346257A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7792434B2 (en) | 2005-09-07 | 2010-09-07 | Sumitomo Electric Industries, Ltd. | Optical receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420072A (en) | Method for forming a conductive interconnect in an integrated circuit | |
| JP3067263B2 (ja) | 半導体装置およびその製造方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US4398341A (en) | Method of fabricating a highly conductive structure | |
| KR100225554B1 (ko) | 배리어메탈구조의 형성방법 | |
| US5567647A (en) | Method for fabricating a gate electrode structure of compound semiconductor device | |
| WO2009023348A2 (en) | Cmos compatible method of forming source/drain contacts for self-aligned nanotube devices | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| JPS6050920A (ja) | 半導体装置の製造方法 | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| US6657284B1 (en) | Graded dielectric layer and method for fabrication thereof | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| US5851920A (en) | Method of fabrication of metallization system | |
| JPH07115130A (ja) | 半導体装置の製造方法 | |
| JP2000252278A (ja) | 半導体装置およびその製造方法 | |
| KR20020071959A (ko) | 텅스텐 게이트 전극 및 그 제조 방법 | |
| JP2692845B2 (ja) | 半導体装置の製造方法 | |
| US5065225A (en) | Tunneling diffusion barrier for local interconnect and polysilicon high impedance device | |
| US6441464B1 (en) | Gate oxide stabilization by means of germanium components in gate conductor | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH0346231A (ja) | 半導体装置 | |
| JPS60111421A (ja) | 半導体装置の製造方法 |