JPH0346575A - テスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えば昇圧回路等の被測定回路の出力電圧を
測定するため、これら回路と同一基板上に設けられたテ
スト回路に関する。

［従来の技術］ 従来、昇圧回路の出力電圧を測定するテスト回路として
、第６図に示す回路が知られている。

即ち、被測定回路としての昇圧回路６００は、電源端子
８０１にゲートとドレインとが接続されたＮチャネルＭ
Ｏ８）ランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ
）と、このＮＭＯ８）ランジスタ８０２と昇圧回路の出
力端６０７との間に直列接続され、そのゲートとドレイ
ンとが接続された多数のＮＭＯ８）ランジスタロ０３と
、これらＮＭＯ８）ランジスタロ０２．６０３間の接続
点と第１のクロック線６０５及び第２のクロック線６０
６との間に交互に接続されたコンデンサ６０４とにより
構成されている。

昇圧回路６００の出力は内部回路６１８の電源電圧とし
て供給されると共に、テスト用端子６０８を介して外部
に引き出されている。

この、昇圧回路６００の出力電圧を測定するには、ＬＳ
Ｉの拡散工程を終了したウェハをＰ／Ｗする際、ＬＳＩ
Ｐ／Ｗテスタによって、上記テスト用端子６０８に電圧
計６１０を接続し、内部回路６１８が動作中の場合及び
動作停止中の場合の２通りについて、電圧計６１０の測
定値を読み取るようにしていた。

［発明が解決しようとする課題］ しかしながら、上述した従来のテスト回路では、昇圧回
路の内部インピーダンスが数百にΩ乃至数ＭΩとなるた
め、電圧計の入力インピーダンスが測定値に影響を与え
、正しい出力電圧を測定することができないという問題
点がある。

本発明はかかる問題点に鑑みてなされたものであって、
被測定回路の出力インピーダンス及び測定器の入力イン
ピーダンスに影響を受けることなしに、被測定回路の出
力電圧を正確に測定することを可能にするテスト回路を
提供することを目的とする。

［課題を解決するための手段］ 本発明に係るテスト回路は、被測定回路と同一基板上に
形成されたテスト回路であって、前記被測定回路からの
測定電圧をゲートに入力し第１のテスト用外部端子を介
して上記測定電圧に応じた電流を流す第１のＭＩＳ型ト
ランジスタと、この第１のＭＩＳ型トランジスタと直列
に接続され外部から与えられる第１のテスト信号によっ
てオンオフする第２のＭＩＳ型トランジスタと、第２の
テスト用外部端子から入力されるテスト用電圧をゲート
に入力し前記第１のテスト用外部端子を介して上記テス
ト用電圧に応じた電流を流す第３のＭＩＳ型トランジス
タと、この第３のＭＩＳ型トランジスタと直列に接続さ
れ外部から与えられる第２のテスト信号によってオンオ
フする第４のＭＩｓ型トランジスタとを具備したことを
特徴とする。

［作用コ 第２のＭＩＳ型トランジスタをオン、第４のＭＩｓ型ト
ランジスタをオフにすると、第１のＭＩＳ型トランジス
タには、被測定回路からの測定電圧に応じた電流が流れ
る。この電流は第１のテスト用外部端子を介して外部の
電流計によって測定することができる。

次に、第２のＭＩＳ型トランジスタをオフ、第４のＭＩ
Ｓ型トランジスタをオンにすると、第３のＭＩＳ型トラ
ンジスタには、第２のテスト用外部端子からのテスト用
電圧に応じた電流が流れる。

この電流値が先に電流計で測定した測定値と同じになる
ように上記テスト用電圧を調整すると、得られたテスト
用電圧が上記被測定回路からの測定電圧と一致すること
になる。

本発明においては、被測定回路の出力電圧をＭＩｓ型ト
ランジスタのゲートで受けているので、実効的な直流的
インピーダンスは極めて大きく、このために高出力イン
ピーダンスの被測定回路の出力特性を正確に測定するこ
とができる。

［実施例コ 以下、添付の図面を参照しながら本発明の実施例につい
て説明する。

５− 第１図は本発明の第１の実施例に係る昇圧回路のテスト
回路を示す回路図である。

第１図において、被測定回路である昇圧回路１００及び
内部回路１１８は、第６図において説明したものと同一
であり、６００乃至６０８及び６１８に夫々対応するも
のとして１００乃至１０８及び１１８の符号を付しであ
る。したがって、この部分の詳細な説明は省略する。

これらと同一基板上には、テスト回路１０９が設けられ
ている。このテスト回路１０９は、外部のテスト用端子
１１３と接地端子との間に直列に接続されたＮＭＯ８）
ランジスタ１１０，１１４と、これらと並列に接続され
たＮＭＯ８）ランジスタ１１１，１１５の直列回路とに
より構成されている。ＮＭＯ８）ランジスタ１１０は、
ゲートが昇圧回路の出力端１０７に接続され、ゲートに
印加される測定すべき電圧値に応じた電流値を流すもの
である。また、ＮＭＯＳトランジスタ１１１は、ゲート
がテスト用端子１１２に接続され、テスト用端子１１２
に供給されるテスト電圧に応６− じた電流値を流すものである。これらと直列に接続され
たＮＭＯ８）ランジスタ１１４，１１５は、上記ＮＭＯ
８）ランジスタ１１０，１１１のいずれに電流を流すか
を選択するもので、テスト信号線１１６，１１７を介し
て与えられる第１及び第２のテスト信号によって、オン
オフ動作するものとなっている。

第２図は、本テスト回路１０９を使用して、昇圧回路１
００の出力特性の試験を行なう場合の装置構成を示す図
である。

テスト用端子１１３には、電流計２０２を介して定電圧
電源２０３が接続される。また、テスト用端子１１２に
は、可変定電圧電源２０４が接続される。また、昇圧回
路１００の出力端１０７に接続されたテスト用端子１０
８には、可変抵抗体２０５が接続される。この可変抵抗
体２０５は、スイッチ等によってテスト用端子１０８と
選択的に接続できることが望ましい。

次に本テスト回路を使用したテスト方法について説明す
る。

先ず、昇圧回路１００のテストに際し、内部回路１１８
には、充放電電流を含めて電流性の負荷が存在しないよ
うになっているものとする。なお、本実施例に使用され
るような昇圧回路１００は、電流供給能力が多くても１
００μＡ程度であるので、回路動作においても、回路各
部に存在する容量性負荷を充放電することだけにその出
力電流を使用するような回路構成となっている。このた
め、内部回路１１８に、充放電電流を含めて電流性の負
荷が存在しないようにすることは可能である。

但し、この場合においても昇圧回路１００の出力が接続
されるジャンクシロンからジャンクションリーク電流、
トランジスタからチャネル性のリーク電流が存在する。

いま、可変抵抗体２０５のスイッチをオフ（可変抵抗体
２０５を接続しない状態）にして、昇圧回路１００を動
作させると、電源端子１０１から電荷が供給され、昇圧
回路１００の昇圧動作によって、その出力端１０７に高
電圧が現れる。このとき、テスト用信号線１１６をＨレ
ベル、テスト用信号線１１７をＬレベルにすると、ＮＭ
ｏ５トランジスタ１１４がオン、ＮＭｏ５トランジスタ
１１５がオフとなる。これにより、ＮＭｏ５トランジス
タ１１０には、そのゲートに供給されている昇圧回路１
００の出力に応じた電流が流れる。

この電流は電流計２０２によって測定され、記録される
。

次に、テスト用信号線１１６をＬレベル、テスト用信号
線１１７をＨレベルにすると、ＮＭｏ５トランジスタ１
１４がオフ、ＮＭＯＳトランジスタ１１５がオンになる
。この状態で、電流計２０２の指示値に基づいて、上記
記録した電流値と等しい電流値がＮＭＯ８）ランジスタ
１１１に流れるまで、可変定電圧電源２０４の出力を変
化させると、記録されている電流値と同じ電流値になっ
たときの可変定電圧電源２０４の出力電圧が、昇圧回路
１００の出力電圧と等しくなる。

次に、可変抵抗体２０５のスイッチをオンにして、昇圧
回路１００の負荷を変化させ、上記と同様の測定を繰り
返すことにより、昇圧回路１００９− の負荷特性を測定することができる。

本実施例では、ＮＭＯＳトランジスタ１１０と１１１及
び１１４と１１５とを同一寸法で形成することにより、
測定器の内部インピーダンスに影響されない昇圧回路１
００の出力電圧を測定、することができる。このとき、
トランジスタのオフセットは、通常大きくても１０ｍＶ
程度であるから、測定上問題となることはない。

なお、トランジスタ１１０と１１１及び１１４と１１５
とは、同一寸法で設計され、同一の特性を有することが
望ましいが、これは本発明において特に本質的なことで
はない。即ち、これらトランジスタのゲート電圧とドレ
イン電流との関係を予め測定でおくことにより、測定さ
れた電流値を適宜修正して目的とする電圧を求めること
が可能である。

また、Ｐ／Ｗ又は選別時に測定を行なう場合には、上記
テスト用端子１０８に数ＭΩの負荷抵抗を接続して上記
の計測を行ない、昇圧回路１００の出力電圧がある一定
の範囲内にあることを調べ１０− ることにより、昇圧回路１００の特性を従来よりも正確
に測定することができる。

第３図は本発明の第２の実施例に係る昇圧回路のテスト
回路を示す回路図である。

第３図において、被測定回路である昇圧回路３００及び
内部回路３１８は、第６図において説明したものと同一
であり、６００乃至８０８及び６１８に夫々対応するも
のとして３００乃至３０８及び３１８の符号を付しであ
る。したがって、この部分の詳細な説明は省略する。

この実施例では、これらと同一基板上に形成されたテス
ト回路３０９が、Ｐチャネル型ＭＯ８）ランジスタ（以
下、ＰＭＯＳトランジスタと呼ぶ）とＮＭＯ８）ランジ
スタの組合せによって構成されている。即ち、このテス
ト回路３０９は、外部のテスト用端子３１３と接地端子
との間に直列に接続されたＰＭＯ８）ランジスタ３１４
及びＮＭＯ８）ランジスタ３１０と、これらと並列に接
続されたＰＭＯ８）ランジスタ３１５及びＮＭＯＳトラ
ンジスタ３１１の直列回路とにより構成されている。Ｎ
ＭＯ８）ランジスタ３１０は、ゲートが昇圧回路３００
の出力端３０７に接続され、ゲートに印加される測定す
べき電圧値に応じた電流値を流すものである。また、Ｎ
ＭＯＳトランジスタ３１１は、ゲートにテスト用端子３
１２が接続され、テスト用端子３１２に与えられるテス
ト電圧に応じた電流値を流すものである。これらと直列
に接続されたＰＭＯ８）ランジスタ３１４，３１５は、
上記ＮＭＯ８）ランジスタ３１０，３１１のいずれに電
流を流すかを選択するもので、テスト信号線３１６，３
１７を介して与えられる第１及び第２のテスト信号によ
って、オンオフ動作するものとなっている。

第４図は、本テスト回路３０９を使用して、昇圧回路３
００の出力特性の試験を行なう場合の装置構成を示す図
である。

テスト用端子３１３には、電流計４０２を介して定電圧
電源４０３が接続される。また、テスト用端子３１２に
は、可変定電圧電源４０４が接続される。また、昇圧回
路３００の出力端３０７に接続されたテスト用端子３０
８には、可変抵抗体４０５が接続される。この可変抵抗
体４０５は、スイッチ等によってテスト用端子３０９と
選択的に接続できるようになっている。

この回路においても、前述した実施例と同様、テスト用
信号線３１６，３１７を夫々Ｌ、Ｈレベルにして電流計
４０２の指示値を記録し、次にテスト用信号線３１６，
３１７を夫々Ｈ，Ｌレベルにして可変定電圧電源４０４
の出力値を変化させることにより、昇圧回路３００の出
力電圧及び負荷特性を正確に求めることができる。

第５図は本発明の第３の実施例に係る昇圧回路のテスト
回路を示す回路図である。

この実施例の回路が第４図の回路と異なる点は、テスト
回路３０９のＮＭＯ８）ランジスタ３１０゜３１１に代
えて、テスト回路５０９では、素子分離絶縁膜をゲート
に使用したＮチャネルフィールドトランジスタ５１０，
５１１を接続した点にある。

Ｎチャネルフィールドトランジスタのしきい値１３− は、通常、電源電圧よりも十分に高い電圧に設定される
が、昇圧回路５００の出力であれば導通する。他の構成
については第４図のものと同様であるので、詳しい説明
は省略する。

なお、以上の実施例では、テスト用端子１０８゜３０８
．５０８を外部に引き出していたが、これを省略するよ
うにしても良い。この場合には、高電圧を外部に引き出
すことなく、昇圧回路の出力を測定することができる。

従来、高電圧を入出力する端子は、他の端子よりも静電
気によって破壊され易いという欠点があったが、この態
様によれば、そのような問題を解決することができる。

また、本発明は、特に昇圧回路の測定に適用を限定され
るものではなく、例えば昇圧回路の出力電圧によって動
作する内部回路の任意の接続点を測定する場合にも有効
であることは言うまでもない。

［発明の効果］ 以上説明したように、本発明によれば、被測定回路から
の測定電圧を、被測定回路と同一基板上１４− に形成されたテスト回路の第１のＭＩＳ型トランジスタ
で受け、これを電流に変換して測定し、更に同一半導体
基板上に形成されている第３のＭＩＳ型トランジスタに
上記電流と対応する電流を流すゲート電圧を測定するこ
とにより、測定器のインピーダンスに影響を受けること
なく、被測定回路の出力電圧を測定することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るテスト回路を備え
た半導体装置の回路図、第２図は同テスト回路と測定器
との接続例を示すブロック図、第３図は本発明の第２の
実施例に係るテスト回路を備えた半導体装置の回路図、
第４図は同テスト回路と測定器との接続例を示すブロッ
ク図、第５図は本発明の第３の実施例に係るテスト回路
と測定器との接続例を示すブロック図、第６図は従来の
昇圧回路の測定回路を示す回路図である。 １００．３００，５００，６００；昇圧回路、１０８．
１１２，１１３，３０８，３１２，３１３．５０８．５
１２，５１３，６０８；テスト用端子、１０９，３０９
，５０９；テスト回路、１ｉｓ、３１８，５１８．Ｅ３
１８；内部回路、２１０．２１１，２１４，２１５，３
１０，３１１；ＮチャネルＭＯ８）ランジスタ、３１４
，３１５゜５１４．５１５；ＰチャネルＭＯ８）ランジ
スタ、５１０．５１１；Ｎチャネルフィールドトランジ
スタ

Claims (1)

【特許請求の範囲】
1. （１）被測定回路と同一基板上に形成されたテスト回路
   であって、前記被測定回路からの測定電圧をゲートに入
   力し第１のテスト用外部端子を介して上記測定電圧に応
   じた電流を流す第１のＭＩＳ型トランジスタと、この第
   １のＭＩＳ型トランジスタと直列に接続され外部から与
   えられる第１のテスト信号によってオンオフする第２の
   ＭＩＳ型トランジスタと、第２のテスト用外部端子から
   入力されるテスト用電圧をゲートに入力し前記第１のテ
   スト用外部端子を介して上記テスト用電圧に応じた電流
   を流す第３のＭＩＳ型トランジスタと、この第３のＭＩ
   Ｓ型トランジスタと直列に接続され外部から与えられる
   第２のテスト信号によってオンオフする第４のＭＩＳ型
   トランジスタとを具備したことを特徴とするテスト回路
   。