JPH0346795A - 放電灯点灯装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、放電灯を高周波点灯する放電灯点灯装置に関
するものである８ ［従来の技術］ 従来、放電灯を高周波点灯する放電灯点灯装置として、
第１２図に示すように、商用電源ＡＣダイオードブリッ
ジＤＢにて整流した直流電源を、コンデンサＣ１とイン
ダクタンス素子Ｌ１よりなるＬＣ並列共振回路を介して
主スイッチング素子Ｑに印加するとともに、ＬＣ並列共
振回路の電圧をインダクタンス素子Ｌ２よりなる限流要
素を介して放電灯ＦＬに印加して放電灯点灯回路１０を
形成し、上記主スイッチング素子Ｑをパルス発生回路９
から出力される所定のデユーティでパルス幅変調された
パルス信号にてｖｉ御して放電灯ＦＬを高周波点灯する
ようにしたシングルエンド型のものがあった０図中、Ｃ
０は雑音防止用コンデンサ、Ｃ２は予熱用コンデンサ、
Ｄｌは主スイッ°チング素子Ｑに逆電圧が印加されるの
を防止するダイオードである。

いま、パルス発生回路９から放電灯点灯回路１０に入力
されるパルス信号ＯＵＴによって主スイッチング素子Ｑ
がオン、オフ制御され、この主スイッチング素子Ｑのオ
ン、オフによってＬＣ並列共振回路を動作させ、共振回
路電圧をインダクタンス素子Ｌ２を介して放電灯ＦＬに
印加し、放電灯ＦＬを高周波点灯するようになっており
、パルス幅変調されたパルス信号の”Ｈ”区間（オン区
間）、”Ｌ”区間（オフ区間〉を適当に設定することに
より放電灯ＦＬを調光点灯できるようになっている。

［発明が解決しようねする課題］ しかしながら、上述の従来例にあっては、主スイッチン
グ素子Ｑのオン時点が不適当な場合において、主スイッ
チング素子Ｑに大きなラッシュ電流が流れて主スイッチ
ング素子Ｑが破壊されるという問題があった。すなわち
、第１３図および第１４図は、放電灯ＦＬが定常点灯し
ている場合および始動時や負荷変動時（ランプ寿命、説
着時）の場合におけるパルス電圧ＯＵＴと、主スイッチ
ング素子Ｑの両端電圧（トランジスタの場合には、コレ
クターエミッタ電圧）ＶＱの関係を示しており、放電灯
ＦＬが定常点灯状態の場合には、第１３図に示すように
、パルス信号ＯＵＴが”Ｈ″になって主スイッチング素
子Ｑのオン時点における両端電圧ＶｏがＯになるように
ＬＣ並列共振回路の定数が設定されている。ところで、
放電灯ＦＬの始動時や負荷変動時には、第１４図に示す
ように、主スイッチング素子Ｑの両端電圧■ｑが不安定
になり、主スイッチング素子Ｑの両端電圧■９が高いレ
ベルの状！ｇＡ（矢印）で主スイッチング素子Ｑがオン
される場合があり、このとき、主スイッチング素子Ｑに
大きなラッシュ電流が流れて主スイッチング素子Ｑが破
壊されてしまうという問題があった。

本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、主スイッチング素子の両端電圧が高
い状態で主スイッチング素子がオンされることがなく、
ラッシュ電流による主スイッチング素子の破壊を防止で
きる放電灯点灯装置を提供することにある。

［課題を解決するための手段］ 本発明の放電灯点灯装置は、直流電源をＬＣ並列共振回
路を介して主スイッチング素子に印加するとともに、Ｌ
Ｃ並列共振回路の電圧を限流要素を介して放電灯に印加
して放電灯点灯ｒｇＪ路を形成し、上記主スイッチング
素子をパルス発生回路から出力される所定のデユーティ
でパルス幅変調されたパルス信号にて制御して放電灯を
高周波点灯するようにした放電灯点灯装置において、主
スイッチング素子両端電圧の基準電圧に対する高低を検
出する電圧検出回路と、電圧検出回路出力に基づいてパ
ルス発生回路をフィードバック制御するフィードバック
制御回路とを設け、主スイッチング素子の所定のオン制
御時にスイッチング素子の両端電圧が高レベルのとき、
そのオンＩＩＪａ１時点を主スイッチング素子両端電圧
が低レベルになるまで遅延させる遅延回路にてフィード
バック制御回路を形成したものである。

［作　用］ 本発明は上述のように構成されており、従来例と同様の
シングルエンド型の放電灯点灯装置において、主スイッ
チング素子両端電圧の基準電圧に対する高低を電圧検出
回路にて検出し、電圧検出回路出力に基づいてパルス発
生回路をフィードバック制御するフィードバック制御回
路を、主スイッチング素子の所定のオン制御時にスイッ
チング素子の両端電圧が高レベルのとき、そのオン制御
時点を主スイッチング素子両端電圧が低レベルになるま
で遅延させる遅延回路にて形成したものであり、主スイ
ッチング素子の両端電圧が高い状態で主スイッチング素
子がオンされることがなく、ラッシュ電流による主スイ
ッチング素子の破壊を防止することができるようになっ
ている。

［実施例］ 第１図乃至第８図は本発明一実施例を示すもので、従来
例と同様のシングルエンド型の放電灯点灯回路１０にお
いて、主スイッチング素子Ｑの両端電圧ｖＱが基準電圧
Ｖｓよりも高いか低いかを検出する電圧検出回路１１と
、電圧検出回路１１出力に基づいてパルス発生回路９を
フィードバック制御するフィードバック制御回路１２と
を設け、主スイッチング素子Ｑの所定のオン制御時にス
イッチング素子Ｑの両端電圧■９が高レベルのとき、そ
のオン制御時点を主スイッチング素子Ｑの両端電圧ＶＱ
が低レベルになるまで遅延させる遅延回路にてフィード
バック制御回路１２を形成したものである。

実施例では、電圧検出回路１１は、第１図に示すように
、両端電圧Ｖ、を分圧する分圧抵抗ＲＲ２と、回路電源
を分圧して基準電圧Ｖｓを形成する分圧抵抗Ｒ１，Ｒ４
と、コンパレータＣＰとで構成されており、主スイッチ
ング素子Ｑの両端電圧ＶＱが基準電圧ＶＳよりも高くな
ったときに検出信号Ｖｃが”Ｈ”になるようになってい
る、また、フィードバック制御回路１２は、所定のオン
制御時に検出信号Ｖｃが”Ｈ”のときに主スイッチング
素子Ｑをオンさせないようにパルス信号０ＵＴの立ち上
がり（”Ｌ”→”Ｈ”）時点をフィードバック制御によ
って遅延させるようになっている（詳細な動作について
は後述）。

ところで、上記フィードバックＩＩＪａ１回路１２はパ
ルス発生回路９内に設けられており、パルス発生回路９
は、第２図乃至第８図に示すように、パルス信号ＯＵＴ
の”Ｈ”区間設定データおよび”Ｌ”区間設定データを
ラッチするデータラッチ回路１と、一定周期のクロック
信号ＣＬＫをカウントし上記両区間設定データが交互に
セットされるプリセッタブルなカウンタ回路２と、上記
カウンタ回路２からのリップルキャリー信号ＲＣＹをト
リガクロックとするトグルフリップフロップ回路３とで
構成され、両区間設定データをそれぞれ独立に変化させ
るパルス幅制御手段を設けることによりトグルフリップ
フロップ回路３からパルス幅変調されたパルス信号ＯＵ
Ｔを得るようにしている。実施例にあっては、パルス幅
制御手段はマイクロプロセッサにて形成されており、マ
イクロプロセッサから出力される”Ｈ”区間設定データ
、”Ｌ”区間設定データがデータラッチ回路１の入力端
子ＩＮ、〜ＩＮ、□に入力され、タイミング制御回路４
から出力されるタイミング信号によってラッチされるよ
うになっている。

ここに、データラッチ回路１は１次バッファ１ａと２次
バッファ１ｂとで形成され、両バッファｌａ、ｌｂは、
第２図および第３図に示すようにフリップフロップとＴ
バッファとで形成されている。１次バッファ１ａでは、
区間データセット信号ＨＬが入力されているときに、入
力端子ＩＮ。

〜ＩＮ、□を介して入力されるＤＴ、〜ＤＴ１２をラッ
チ信号ＬＡＴＣＨＡ、ＬＡＴＣＨａによって″Ｈ″区間
設定データＤＡ、−ＤＡ＋ｚ、”Ｌ”区間設定データＤ
　Ｂ　ｌ”　Ｄ　Ｂ　＋　２としてラッチするようにな
っている。また、２次バッファ１ｂでは、ラッチ信号Ｌ
ＴＣＨによって１次バッファ１ａのラッチデータＤ　Ａ
　＋〜Ｄ　Ａ　＋　２、Ｄ　Ｂ　＋〜ＤＢ、□を取り込
んで、イネーブル信号ＥＮＡ、ＥＮ、によって選択され
た区間設定データＤＡ、〜ＤＡ、□あるいはＤＢ、〜Ｄ
Ｂ１□・をカウンタ回路２のプリセットデータとじて出
力するようになっている。また、ハーフクロック制御信
号ＨＬＦも一旦ラッチして信号ＨＡＬＦとして出力する
ようになっている。

また、カウンタ回路２およびトグルフリップフロップ回
路３はカウンタ／出力回路５として一体化されており、
第４図に示すように、４ビツトのプリセッタブルカウン
タを３個用いて１２ビツトのカウンタ回路２が形成され
、カウンタ回路２のリップルキャリー信号ＲＣＹがフィ
ードバック制御回路１２およびハーフクロック制御回路
６を介してトグルフリップフロップ回路３にトリガクロ
ック信号ＲＣＹ”として入力されている。このトグルフ
リップフロップ回路３のクリップフロップ出力は２個の
インバータを介してパルス信号ＯＵＴとして出力され、
同時に、所定のプリセットデータをデータラッチ回路１
から読み出すイネーブル信号ＥＮ、、ＥＮ、が出力され
るようになっている。

ここに、ハーフクロック制御回路６は、ハーフクロック
制御信号ＨＡＬＦが”Ｈ”のときに、リップルキャリー
信号ＲＣＹの立ち上がり（トグルフリップフロップ回路
の反転タイミング）を半クロックだけ右にシフトさせ、
クロック信号ＣＬＫの半クロックの精度（倍精度）で”
Ｈ”区間、”Ｌ”区間の設定を可能にしている。

また、タイミング制御回路４は、ラッチ信号ＬＡＴＣＨ
，ＬＡＴＣＨＡ、ＬＡＴＣＨ，、ＬＴＣＨを発生する第
５図に示すようなラッチ制御回路４ａと、クリア信号Ｃ
ＬＥＡＲ，０−ド信号ＬＯＡＤ、ラッチ信号Ｌ　Ｔ　Ｃ
Ｈ＋を発生する第６図に示すようなカウンタ制御回路４
ｂとで形成されており、マイクロプロセッサから出力さ
れるクロック信号ＣＬＫ、スタート信号５ＴＡＲＴ、区
間データセット信号ＨＬに基づいて所定のタイミング信
号を出力し、各回路の動作タイミングを制御するように
なっている。

また実施例では、フィードバック制御回路１２は、第８
図に示すようにフリップフロップ回路と、インバータ回
路と、オア回路とを用いて形成され、カウンタ回路２と
、ハーフクロック制御回路６との間に挿入されており、
カウンタ回路２から出力されるリップルキャリー信号Ｒ
ＣＹを検出信号ＶＣに基づいて適当に遅延させることに
より補正されたリップルキャリー信号ＲＣＹ’を出力す
るようになっている。

なお、実施例では、ハーフブリッジ型の放電灯点灯回路
１０の直列接続された一対のスイッチング素子を制御す
る２相りロック信号ＯＵＴ、、ＯＬＪ　Ｔ　２を出力す
る２相りロック発生回路７が設けられており、この２相
りロック発生回路７は、パルス信号ＯＵＴに基づいて２
相りロック信号ＯＵＴ、、０ＵＴ２を発生させるように
なっている。また、パルス発生回路９から出力されるス
イッチング制御信号として、パルス信号ＯＵＴを出力す
るか、２相りロック信号ＯＵ　Ｔ　Ｉ、　ＯＵ　Ｔ　２
を出力するかの切り換えは、切り換えスイッチにより設
定される切り換え信号Ｓ　Ｅ／ＨＢにより出力されるパ
ルス信号を選択する出力切り換え回路８にて行われ、シ
ングルエンド型あるいはハーフブリッジ型の放電灯点灯
回路１０のスイッチング制御信号が得られるようになっ
ている。

以下、実施例の動作について説明する。第９図は本実施
例のパルス発生回路９の基本動作（フィードバック制御
を行わない場合）を示す波形図であり、まず、マイクロ
プロセッサから出力されるスタート信号５ＴＡＲＴが立
ち上がると、システムリセットが行われる０次に、”Ｈ
”区間設定データＤＡ、〜ＤＡ、、が確定すると、マイ
クロプロセッサから区間データ設定信号ＨＬが立ち上が
り、ラッチ信号ＬＡＴＣＨＡが１パルス出力されてデー
タラッチ回路１の１次バッファ１ａにＨ”区間設定デー
タＤＡ、〜ＤＡ、ｆｆｉがラッチされる１次に、”Ｌ”
区間設定データＤＢｌ〜ＤＢＩ２が確定すると、区間デ
ータ設定信号ＨＬの立ち下がりでラッチ信号Ｌ　Ａ　Ｔ
　ＣＨｍが１パルス出力されて”Ｌ”区間設定データＤ
Ｂ、〜ＤＢ＋２がデータラッチ回路１の１次バッファ１
ａにラッチされる０次に、クリア信号ＣＬＥＡＲがＬ′
になり、ラッチ信号ＬＴＣＨが１パルス出力され、両区
間設定データＤＡ、〜Ｄ　Ａ　ｌ　２、ＤＢ、〜ＤＢ＋
ｚは２次バッファ１ｂにラッチされる。このとき、イネ
ーブル信号ＥＮＡが”Ｈ”とな゛っているので、２次バ
ッファ１ｂから”Ｈ”区間設定データＤＡＩ〜ＤＡ。

２が読み出され、カウンタ回路２にプリセットデータを
セットするロード信号ＬＯＡＤが出力されたとき、カウ
ンタ回路２に”Ｈ”区間設定データＤＡ、〜Ｄ　Ａ　＋
　ｘがセットされる。この状態でカウンタ回路２による
クロック信号ＣＬＫのカウントが開始され、カウンタ回
路２の出力Ｑ１〜Ｑ　＋　２が総て”Ｈ”になると、リ
ップルキャリー信号ＲＣＹが出力される。このリップル
キャリー信号ＲＣＹによってイネーブル信号ＥＮ、がＮ
　Ｈｓになり、同時にパルス信号ＯＵＴも”Ｈ”になる
、すると、区間設定データＤＢ、〜ＤＢ、２がカウンタ
回路２にプリセットされ、クロック信号ＣＬＫのカウン
トが開始され、リップルキャリー信号ＲＣＹが得られる
と、パルス信号ＯＵＴが”Ｌ”になるとともにイネーブ
ル信号ＥＮＡがＨ”になり、上述の動作を繰り返すよう
になっている。したがって、両区間設定データＤＡ、〜
Ｄ　Ａ　＋　２、Ｄ　Ｂ　＋〜ＤＢ１２に基づいてパル
ス信号ＯＵＴの”Ｈ”区間および′Ｌ”区間が任意に（
１２ビツトの範囲で）設定でき、オン、オフデユーティ
を設定できるようになっている０例えば、第９図に示す
ように、クロック信号ＣＬＫの周波数を１６ＭＨｚ（周
期６２゜５ｎｓｅｃ）とし、′Ｈ”区間を１９１パルス
、”Ｌ”区間を１６４パルスに設定する場合には、”Ｈ
”区間設定データＤ　Ａ　＋〜Ｄ　Ａ　＋　ｚの８ビツ
ト目および６ビツト目を°１″に設定し、′Ｌ”区間設
定データＤＢ、〜ＤＢ＋２の８ビツト目、６ビツト目、
２ビツト目、１ビツト目をｎ１′に設定すれば良いこと
になる。

次に、主スイッチング素子Ｑのオン時点のフィードバッ
ク制御について第１０図を用いて説明する。第１０図（
ａ）は主スイッチング素子Ｑの両端電圧Ｖ、、第１０図
（ｂ）は電圧検出回路１１から出力される検出信号ＶＣ
１第１０図（ｃ）は従来例の主スイッチング素子制御用
のパルス信号ＯＵＴ、第１０図（ｄ）は実施例のパルス
信号ＯＵＴを示すものであり、図中、左半部は定常状態
、右半部は不安定状態を示している。いま、定常状態に
おいては、パルス信号ＯＵＴのオン制御時点く”し”→
”Ｈ”）、およびオフ制御時点く′″Ｈ”→”Ｌ”）は
従来例と同様に予め設定された時点となっている。一方
、不安定状態において、所定のオン制御時点（カウンタ
回路２からリップルキャリー信号ＲＣＹが出力された時
点）において、主スイッチング素子Ｑの両端電圧ＶＱが
基準電圧Ｖｓよりも高い場合には、電圧検出回路１１か
ら出力される検出信号Ｖｃは”Ｈ″になっているので、
この検出信号ＶｃがＬ”になるのを待って遅延されたり
ップルキャリー信号ＲＣＹ’が出力される。

なお、実施例では、検出信号Ｖｃが”Ｌ”になった時点
から所定クロック分（実施例では、タロツク信号ＣＬＫ
の４クロック分）だけ遅らせてリップルキャリー信号Ｒ
ＣＹ’を出力するようになっており、この遅延されたリ
ップルキャリー信号ＲＣＹ°が出力されることによりパ
ルス信号ＯＵＴが”Ｈ″になって主スイッチング素子Ｑ
がオンされる。すなわち、主スイッチング素子Ｑの両端
電圧ＶＱが基準電圧Ｖｓ以下になった時点で検出信号Ｖ
ｃが、”Ｌ”になるが、この時点では両端電圧■９は完
全に０となっていないので、所定の遅延時間ｔｄ（４ク
ロック分）だけ遅らせることにより両端電圧■９が完全
にＯになった時点で主スイッチング素子Ｑをオンさせる
ようになっている。

したがって、主スイッチング素子Ｑの両端電圧Ｖ９が高
いレベルの状態で主スイッチング素子Ｑがオンされるこ
とがなく、主スイッチング素子Ｑに大きなラッシュ電流
・が流れることにより主スイッチング素子Ｑが破壊され
るのを防止できるようになっている。

［発明の効果］ 本発明は上述のように構成されており、従来例と同様の
シングルエンド型の放電灯点灯装置において、主スイッ
チング素子両端電圧の基準電圧に対する高低を電圧検出
回路にて検出し、電圧検出回路出力に基づいてパルス発
生回路をフィードバック制御するフィードバック制御回
路を、主スイッチング素子の所定のオン制御時にスイッ
チング素子の両端電圧が高レベルのとき、そのオン制御
時点を主スイッチング素子両端電圧が低レベルになるま
で遅延させる遅延回路にて形成したものであり、主スイ
ッチング素子の両端電圧が高い状態で主スイッチング素
子がオンされることがなく、ラッシュ電流による主スイ
ッチング素子の破壊を防止することができるという効果
がある。

【図面の簡単な説明】

第１図は本発明一実施例の回路図、第２図は同上の要部
ブロック回路図、第３図乃至第８図は同上の要部回路図
、第９図乃至第１１図は同上の動作説明図、第１２図は
従来例の回路図、第１３図および第１４図は同上の動作
説明図である。 ９はパルス発生回路、１０は放電灯点灯回路、１１は電
圧検出回路、１２はフィードバック制御回路、Ｑは主ス
イッチング素子である。

Claims (1)

【特許請求の範囲】
1. （１）直流電源をＬＣ並列共振回路を介して主スイッチ
   ング素子に印加するとともに、ＬＣ並列共振回路の電圧
   を限流要素を介して放電灯に印加して放電灯点灯回路を
   形成し、上記主スイッチング素子をパルス発生回路から
   出力される所定のデューティでパルス幅変調されたパル
   ス信号にて制御して放電灯を高周波点灯するようにした
   放電灯点灯装置において、主スイッチング素子両端電圧
   の基準電圧に対する高低を検出する電圧検出回路と、電
   圧検出回路出力に基づいてパルス発生回路をフィードバ
   ック制御するフィードバック制御回路とを設け、主スイ
   ッチング素子の所定のオン制御時にスイッチング素子の
   両端電圧が高レベルのとき、そのオン制御時点を主スイ
   ッチング素子両端電圧が低レベルになるまで遅延させる
   遅延回路にてフィードバック制御回路を形成したことを
   特徴とする放電灯点灯装置。