JPH0347621B2 - - Google Patents
Info
- Publication number
- JPH0347621B2 JPH0347621B2 JP57230085A JP23008582A JPH0347621B2 JP H0347621 B2 JPH0347621 B2 JP H0347621B2 JP 57230085 A JP57230085 A JP 57230085A JP 23008582 A JP23008582 A JP 23008582A JP H0347621 B2 JPH0347621 B2 JP H0347621B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- solid
- circuit
- pulse
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は固体撮像装置の駆動回路に係り、特に
固体撮像素子を搭載せる基板上に該素子に近接し
て配設し得る、小型且つ簡単な駆動回路の構成に
関する。
固体撮像素子を搭載せる基板上に該素子に近接し
て配設し得る、小型且つ簡単な駆動回路の構成に
関する。
(b) 従来技術と問題点
固体撮像装置例えば電荷注入装置（CID）を駆
動するための駆動回路は、従来はプリント基板上
に個別半導体装置或いは既成のIC等を用いて構
成されていた。CIDを使用する際には、これを冷
却器する必要があるが、上述のような駆動回路は
回路規模が大きくまた消費電力も大であるため、
CIDと同一冷却器内に収容することは不可能であ
る。そのため駆動回路は冷却器の外に配置し、冷
却器に装着されたCIDと引出し線を介して接続さ
れる。このような構成では、CIDが大規模となる
に伴つて引出し線の数が増大するが、多数の引出
し線を冷却器から導出することは種々の問題を生
じる。
動するための駆動回路は、従来はプリント基板上
に個別半導体装置或いは既成のIC等を用いて構
成されていた。CIDを使用する際には、これを冷
却器する必要があるが、上述のような駆動回路は
回路規模が大きくまた消費電力も大であるため、
CIDと同一冷却器内に収容することは不可能であ
る。そのため駆動回路は冷却器の外に配置し、冷
却器に装着されたCIDと引出し線を介して接続さ
れる。このような構成では、CIDが大規模となる
に伴つて引出し線の数が増大するが、多数の引出
し線を冷却器から導出することは種々の問題を生
じる。
そこで駆動回路をCID素子とともに同一基板上
に搭載することが種々検討されている。この場合
には駆動回路を専用のICとなし、このIC素子を
CID素子とともに例えばセラミツク基板等の上に
配設し、画素子表面の行選択用入力端子及びデー
タ出力用の出力端子等のボンデイング・パツド
と、セラミツク基板表面に形成された回路配線と
の間を、金属細線をボンデイングすることにより
電気的に接続する。
に搭載することが種々検討されている。この場合
には駆動回路を専用のICとなし、このIC素子を
CID素子とともに例えばセラミツク基板等の上に
配設し、画素子表面の行選択用入力端子及びデー
タ出力用の出力端子等のボンデイング・パツド
と、セラミツク基板表面に形成された回路配線と
の間を、金属細線をボンデイングすることにより
電気的に接続する。
かかる構造とするには、上記行選択用ICの構
成が複雑となり、該ICの製作は必ずしも容易で
はない。
成が複雑となり、該ICの製作は必ずしも容易で
はない。
(c) 発明の目的
本発明の目的は上記問題点を解消して、CID等
固体撮像装置駆動用ICの構成を簡単化し得る駆
動回路を提供することにある。
固体撮像装置駆動用ICの構成を簡単化し得る駆
動回路を提供することにある。
(d) 発明の構成
本発明の特徴は、二次元配列された複数個の画
素を有し所定の基板上に搭載された固体撮像素子
を挟んで、その両側に、シフトレジスタと該シフ
トレジスタの各段のそれぞれに対応して設けられ
た所定の論理回路とを内蔵し、且つ素子配列が互
いに鏡像反転されてなる駆動用IC素子が配設さ
れており、前記２つの駆動用IC素子に内蔵され
たシフトレジスタのそれぞれに同一駆動信号を入
力して得られた出力と、互いに略相補的関係を有
する整形用パルスとを、前記２つの駆動用ICに
内蔵された論理回路において論理演算を施すこと
により得られた出力を、前記固体撮像素子の行選
択用駆動パルスとするよう構成されたことにあ
る。
素を有し所定の基板上に搭載された固体撮像素子
を挟んで、その両側に、シフトレジスタと該シフ
トレジスタの各段のそれぞれに対応して設けられ
た所定の論理回路とを内蔵し、且つ素子配列が互
いに鏡像反転されてなる駆動用IC素子が配設さ
れており、前記２つの駆動用IC素子に内蔵され
たシフトレジスタのそれぞれに同一駆動信号を入
力して得られた出力と、互いに略相補的関係を有
する整形用パルスとを、前記２つの駆動用ICに
内蔵された論理回路において論理演算を施すこと
により得られた出力を、前記固体撮像素子の行選
択用駆動パルスとするよう構成されたことにあ
る。
(e) 発明の実施例
以下本発明の一実施例を図面を参照しながら説
明する。
明する。
第１図は本発明に係る固体撮像装置の駆動回路
の一実施例の構成を示す平面図である。同図にお
いて、１はｎ行×ｍ列の複数個の画素が二次元配
列されたCID素子で、該CID素子の左右両側に各
ｎ／２本の行選択用駆動パルスの入力端IN1，
IN3，………INn及びIN2，IN4，………INn、即
ち図では左側に奇数番号の入力端、右側には偶数
番号の入力端が設けられ、また上下両側に各ｎ／
２本の信号出力端（図示せず）とを有している。
一点鎖線で示す２及び２′は上記CID素子１の駆
動用CI素子（以下単にICと略記する）で、互い
に鏡像反転の関係に形成された素子配列を有し、
ｎ／２段のシフトレジスタ３，３′及びNANDゲ
ート４′，４′を内蔵している。IC２内のシフト
レジスタ３は外部から駆動信号５を直列入力とし
て受取り、これをクロツクに同期して矢印６で示
す方向にシフトレジスタ３内に伝送させ且つ、こ
れを、同じくクロツクに同期して入力された整形
用パルス（PSA）とともにNADゲート４に入力
し、その出力を各出力端O1，O3，………Onから
CID素子１の対応する入力端IN2，IN4，………
INnに駆動パルス７を順次送出する。一方上記駆
動信号４はIC２′にも同時に供給され、IC２′内
のシフトレジスタ３′内をクロツク同期して矢印
６′で示す方向に伝送される。更にこれを、同じ
くクロツクに同期して入力された整形用パルス
（PSB）とともにNADゲート４′に入力し、各出
力端O2，O4，………Onから対応するCID素子１
の入力端IN2，IN4，………INnに順次駆動パル
ス７が出力される。
の一実施例の構成を示す平面図である。同図にお
いて、１はｎ行×ｍ列の複数個の画素が二次元配
列されたCID素子で、該CID素子の左右両側に各
ｎ／２本の行選択用駆動パルスの入力端IN1，
IN3，………INn及びIN2，IN4，………INn、即
ち図では左側に奇数番号の入力端、右側には偶数
番号の入力端が設けられ、また上下両側に各ｎ／
２本の信号出力端（図示せず）とを有している。
一点鎖線で示す２及び２′は上記CID素子１の駆
動用CI素子（以下単にICと略記する）で、互い
に鏡像反転の関係に形成された素子配列を有し、
ｎ／２段のシフトレジスタ３，３′及びNANDゲ
ート４′，４′を内蔵している。IC２内のシフト
レジスタ３は外部から駆動信号５を直列入力とし
て受取り、これをクロツクに同期して矢印６で示
す方向にシフトレジスタ３内に伝送させ且つ、こ
れを、同じくクロツクに同期して入力された整形
用パルス（PSA）とともにNADゲート４に入力
し、その出力を各出力端O1，O3，………Onから
CID素子１の対応する入力端IN2，IN4，………
INnに駆動パルス７を順次送出する。一方上記駆
動信号４はIC２′にも同時に供給され、IC２′内
のシフトレジスタ３′内をクロツク同期して矢印
６′で示す方向に伝送される。更にこれを、同じ
くクロツクに同期して入力された整形用パルス
（PSB）とともにNADゲート４′に入力し、各出
力端O2，O4，………Onから対応するCID素子１
の入力端IN2，IN4，………INnに順次駆動パル
ス７が出力される。
上記２つの整形用パルスPSA及びPSBは後述す
る如く相補性を有するので、IC１及びIC２から
送出される駆動パルス７，７′の出力タイミング
も相補的となり、両者が同時に出力されることは
ない。
る如く相補性を有するので、IC１及びIC２から
送出される駆動パルス７，７′の出力タイミング
も相補的となり、両者が同時に出力されることは
ない。
次に第２図及び第３図を参照しながら本実施例
の動作を説明する。
の動作を説明する。
第２図は上記IC２の構成を示す回路構成図で、
図示はしていないがIC２′の回路構成はこれと全
く同一で、ただ整形用パルスとしてPSAに変えて
PSBが接続されている点のみが異なる。
図示はしていないがIC２′の回路構成はこれと全
く同一で、ただ整形用パルスとしてPSAに変えて
PSBが接続されている点のみが異なる。
同図において、８はNANDゲート、９はイン
バータ、φ、はクロツクで、はφを反転した
ものである。各NANDゲート８はシフトレジス
タ３の各段にそれぞれ対応して各１個設けられ、
シフトレジスタ３の並列出力とともに整形用パル
スPSAが入力されている。そしてこれの出力はそ
れぞれ各NANDゲート８に対して設けられたイ
ンバータ９により反転され、駆動パルス７として
CID素子の奇数番号の各入力端IN1〜INnに入力
される。同様にしてIC２′におては、シフトレジ
スタ３′に入力された駆動信号５は、上記整形用
パルスPSAと相補的関係を有する整形用パルス
PSBとのNAND演算を施され、更にこれを反転
した駆動パルス７′が、偶数番号の各入力端IN2
〜INnに送出される。同図において括弧内の符号
はIC２′側であることを示す。
バータ、φ、はクロツクで、はφを反転した
ものである。各NANDゲート８はシフトレジス
タ３の各段にそれぞれ対応して各１個設けられ、
シフトレジスタ３の並列出力とともに整形用パル
スPSAが入力されている。そしてこれの出力はそ
れぞれ各NANDゲート８に対して設けられたイ
ンバータ９により反転され、駆動パルス７として
CID素子の奇数番号の各入力端IN1〜INnに入力
される。同様にしてIC２′におては、シフトレジ
スタ３′に入力された駆動信号５は、上記整形用
パルスPSAと相補的関係を有する整形用パルス
PSBとのNAND演算を施され、更にこれを反転
した駆動パルス７′が、偶数番号の各入力端IN2
〜INnに送出される。同図において括弧内の符号
はIC２′側であることを示す。
第３図は本実施例の動作を説明するためのタイ
ミング図で、横軸は時刻を示す。同図は上から駆
動信号５、各時刻における各行の状態、被選択行
番号、整形用パルスPSA，PSB、クロツクφ，
を示す。
ミング図で、横軸は時刻を示す。同図は上から駆
動信号５、各時刻における各行の状態、被選択行
番号、整形用パルスPSA，PSB、クロツクφ，
を示す。
外部回路（図示せず）から駆動信号５が送出さ
れると、該駆動信号５はクロツクφに同期して
IC１及びIC２内のシフトレジスタ３及び３′の初
段、即ちシフトレジスタ３においては第１行、シ
フトレジスタ３′においては第２行に相当する段
に取り込まれる。次いでクロツクに同期してこ
の駆動信号５は、対応するNANDゲート８，
８′に出力され、それぞれにおいて整形用パルス
PSA，PSBとNAND演算を施され、次いでそれぞ
れインバータ９，９′で反転されて駆動パルス７
及び７′としてCID素子１の入力端IN1及びIN2に
入力される。
れると、該駆動信号５はクロツクφに同期して
IC１及びIC２内のシフトレジスタ３及び３′の初
段、即ちシフトレジスタ３においては第１行、シ
フトレジスタ３′においては第２行に相当する段
に取り込まれる。次いでクロツクに同期してこ
の駆動信号５は、対応するNANDゲート８，
８′に出力され、それぞれにおいて整形用パルス
PSA，PSBとNAND演算を施され、次いでそれぞ
れインバータ９，９′で反転されて駆動パルス７
及び７′としてCID素子１の入力端IN1及びIN2に
入力される。
本実施例においては上記整形用パルスPSAと
PSBは、図示したように駆動信号５の周期の略1/
２の周期を有し、且つ略相補的即ち一方が１のと
き他方が０となるよう構成されているので、同一
駆動信号５と上記２つの整形用パルスPSA及び
PSBそれぞれとのNAND演算結果である駆動パ
ルス７及び７′は、これまた略相補的となり、一
方が１のときは他方は０となる。本実施例におい
てはまず行番号１の入力端IN1に、駆動信号５の
後ろ半分が削られて前半分のみに相当する駆動パ
ルス７が入力され、次いで行番号２の入力端IN2
に駆動信号５の後ろ半分に相当する駆動パルス
７′が入力される。
PSBは、図示したように駆動信号５の周期の略1/
２の周期を有し、且つ略相補的即ち一方が１のと
き他方が０となるよう構成されているので、同一
駆動信号５と上記２つの整形用パルスPSA及び
PSBそれぞれとのNAND演算結果である駆動パ
ルス７及び７′は、これまた略相補的となり、一
方が１のときは他方は０となる。本実施例におい
てはまず行番号１の入力端IN1に、駆動信号５の
後ろ半分が削られて前半分のみに相当する駆動パ
ルス７が入力され、次いで行番号２の入力端IN2
に駆動信号５の後ろ半分に相当する駆動パルス
７′が入力される。
次いで次のクロツクφに同期して上記駆動信号
５はシフトレジスタ３の次段に転送され、クロツ
クによりNANDゲートに送出される。次いで
前段におけると同様に整形用パルスPSA，PSBそ
れぞれとのNAND演算結果が反転され、入力端
IN3，IN4の順に駆動パルスが入力される。
５はシフトレジスタ３の次段に転送され、クロツ
クによりNANDゲートに送出される。次いで
前段におけると同様に整形用パルスPSA，PSBそ
れぞれとのNAND演算結果が反転され、入力端
IN3，IN4の順に駆動パルスが入力される。
以下同様に駆動信号５はシフトレジスタ３，
３′内をクロツクφに同期して次段に伝送され、
クロツクに同期して奇数番号次いで偶数番号の
入力端に駆動パルスが送出される。
３′内をクロツクφに同期して次段に伝送され、
クロツクに同期して奇数番号次いで偶数番号の
入力端に駆動パルスが送出される。
以上の如く本実施例では単一駆動信号５をIC
２及びIC２′に同時に入力させ、シフトレジスタ
３，３′内を同時に伝送させながら、各段におい
てこの信号と、互いに相補的関係を有する２つの
整形用パルスPSA及びPSBとのNANDを取り、こ
れを駆動パルスとすることにより、CID素子１の
各行を番号の小さい方から大きい方に順番に選択
することが出来る。
２及びIC２′に同時に入力させ、シフトレジスタ
３，３′内を同時に伝送させながら、各段におい
てこの信号と、互いに相補的関係を有する２つの
整形用パルスPSA及びPSBとのNANDを取り、こ
れを駆動パルスとすることにより、CID素子１の
各行を番号の小さい方から大きい方に順番に選択
することが出来る。
本実施例においてはIC１とIC２の２種類のIC
を必要とするが、この両者は素子配列が鏡像反転
の関係にあるので、一方のマスクパターンを準備
し、これの左右を反転することにより他方のマス
クパターンを得ることが出来る。従つてこれら２
種類のICを製造することは容易である。
を必要とするが、この両者は素子配列が鏡像反転
の関係にあるので、一方のマスクパターンを準備
し、これの左右を反転することにより他方のマス
クパターンを得ることが出来る。従つてこれら２
種類のICを製造することは容易である。
本発明は上記一実施例に限定されるものではな
く、更に種々変形して実施し得る。
く、更に種々変形して実施し得る。
例えば、上記一実施例において整形用パルス
PSAとPSBとは相補的な関係にあることが必要で
あるが、これは完全に相補性を要求されるという
意味ではなく、上記一実施例の回路構成では、
PSAとPSBとが同時に“１”にならなければ良く、
両者が同時に“０”である瞬間があつても良い。
ただしこの関係は駆動回路の構成において使用す
る論理が正論理であるか負論理であるかにより、
また論理回路の構成により変わるものである。２
つの整形用パルスが必要とする関係は、要するに
駆動信号とある種の論理演算を施すことにより、
一方が“１”のときには必ず他方が“０”の関係
を有する２つの駆動パルスを得ることが出来るも
のであれば良い。
PSAとPSBとは相補的な関係にあることが必要で
あるが、これは完全に相補性を要求されるという
意味ではなく、上記一実施例の回路構成では、
PSAとPSBとが同時に“１”にならなければ良く、
両者が同時に“０”である瞬間があつても良い。
ただしこの関係は駆動回路の構成において使用す
る論理が正論理であるか負論理であるかにより、
また論理回路の構成により変わるものである。２
つの整形用パルスが必要とする関係は、要するに
駆動信号とある種の論理演算を施すことにより、
一方が“１”のときには必ず他方が“０”の関係
を有する２つの駆動パルスを得ることが出来るも
のであれば良い。
このことはまた本発明において使用し得る論理
回路も、種々の構成を取り得ることを意味する。
例えば上記一実施例におけるNAND回路をOR回
路に変え、これに駆動信号と整形用パルスを反転
したものを入力するようにしても、本実施例と全
く同一の駆動パルスを得ることが出来る。更に直
列に接続されたNAND回路とインバータとに変
えて、AND回路を用いても良く、これまた同一
の駆動パルスを得ることが出来る。また上記一に
おけるインバータを除去し、更に整形用パルス
PSAとPSBとを入れ換えることによつても、上記
一実施例と同一の駆動パルスが得られる。但しこ
の場合には２つの整形用パルスが同時に“０”に
ならないことが要件となる。
回路も、種々の構成を取り得ることを意味する。
例えば上記一実施例におけるNAND回路をOR回
路に変え、これに駆動信号と整形用パルスを反転
したものを入力するようにしても、本実施例と全
く同一の駆動パルスを得ることが出来る。更に直
列に接続されたNAND回路とインバータとに変
えて、AND回路を用いても良く、これまた同一
の駆動パルスを得ることが出来る。また上記一に
おけるインバータを除去し、更に整形用パルス
PSAとPSBとを入れ換えることによつても、上記
一実施例と同一の駆動パルスが得られる。但しこ
の場合には２つの整形用パルスが同時に“０”に
ならないことが要件となる。
上述したように本発明を実施するに際し、論理
回路は種々の構成のものを使用することが可能で
ある。上記一実施例及び変形例はいずれも正論諭
を用いて説明したが、負論理を用いても良いこと
は勿論であり、その場合には論理回路の構成、駆
動信号、整形用パルスの与え方等はまた様々に変
形し得るものであることは当然で、特に説明する
までもないであろう。
回路は種々の構成のものを使用することが可能で
ある。上記一実施例及び変形例はいずれも正論諭
を用いて説明したが、負論理を用いても良いこと
は勿論であり、その場合には論理回路の構成、駆
動信号、整形用パルスの与え方等はまた様々に変
形し得るものであることは当然で、特に説明する
までもないであろう。
また上記一実施例ではCID素子の行選択を行う
例を説明したが、本発明は複数個の画素が二次元
配列された固体撮像素子の行選択を行う際に使用
し得るものであつて、特にCID素子に限定される
ものではない。
例を説明したが、本発明は複数個の画素が二次元
配列された固体撮像素子の行選択を行う際に使用
し得るものであつて、特にCID素子に限定される
ものではない。
(f) 発明の効果
以上説明した如く本発明によれば、固体撮像素
子の行選択に使用する駆動回路の構成を簡単なも
のとすることが出来る。従つて本発明により行選
択用駆動回路をIC化することも容易となり、こ
のICを用いることにより、同一基板上に固体撮
像素子と駆動回路とをともに搭載せる固体撮像装
置が小型化、簡単化され、その製造も容易とな
る。
子の行選択に使用する駆動回路の構成を簡単なも
のとすることが出来る。従つて本発明により行選
択用駆動回路をIC化することも容易となり、こ
のICを用いることにより、同一基板上に固体撮
像素子と駆動回路とをともに搭載せる固体撮像装
置が小型化、簡単化され、その製造も容易とな
る。
第１図は本発明の一実施例をしめすブロツク
図、第２図は上記一実施例に用いた駆動回路の要
部を示す回路構成図、第３図は上記一実施例の動
作を説明するためのタイミング図である。 図において、１は固体撮像素子、２及び２′は
駆動回路IC素子で、両者は互いに鏡像反転関係
の素子配列を有し、３，３′は上記IC２，２′に
内蔵されたシフトレジスタ、４，４′は同じくIC
２，２′に内蔵されたNANDゲート、５は駆動信
号、６，６′は駆動信号５の伝送方向、７，７′は
駆動パルス、PSA，PSBは整形用パルスを示す。
図、第２図は上記一実施例に用いた駆動回路の要
部を示す回路構成図、第３図は上記一実施例の動
作を説明するためのタイミング図である。 図において、１は固体撮像素子、２及び２′は
駆動回路IC素子で、両者は互いに鏡像反転関係
の素子配列を有し、３，３′は上記IC２，２′に
内蔵されたシフトレジスタ、４，４′は同じくIC
２，２′に内蔵されたNANDゲート、５は駆動信
号、６，６′は駆動信号５の伝送方向、７，７′は
駆動パルス、PSA，PSBは整形用パルスを示す。
Claims (1)
- １ 二次元配列された複数個の画素を有し所定の
基板上に搭載された固体撮像素子を挟んで、その
両側に、シフトレジスタと該シフトレジスタの各
段のそれぞれに対応して設けられた所定の論理回
路とを内蔵し、且つ素子配列が互いに鏡像反転さ
れてなる駆動用IC素子が配設されてなり、前記
２つの駆動用IC素子に内蔵されたシフトレジス
タのそれぞれに同一駆動信号を入力して得られた
出力と、互いに略相補的関係を有する整形用パル
スとを、前記２つの駆動用ICに内蔵された論理
回路において論理演算を施すことにより得られた
出力を、前記固体撮像素子の行選択用駆動パルス
とするよう構成されたことを特徴とする固体撮像
装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230085A JPS59122287A (ja) | 1982-12-28 | 1982-12-28 | 固体撮像装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57230085A JPS59122287A (ja) | 1982-12-28 | 1982-12-28 | 固体撮像装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122287A JPS59122287A (ja) | 1984-07-14 |
| JPH0347621B2 true JPH0347621B2 (ja) | 1991-07-19 |
Family
ID=16902310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57230085A Granted JPS59122287A (ja) | 1982-12-28 | 1982-12-28 | 固体撮像装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122287A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4834489B2 (ja) * | 2006-08-21 | 2011-12-14 | アスカカンパニー株式会社 | 筆記具 |
-
1982
- 1982-12-28 JP JP57230085A patent/JPS59122287A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122287A (ja) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104240631B (zh) | Goa电路及其驱动方法、显示装置 | |
| GB2135098A (en) | Row conductor drive for matrix display device | |
| JP2001188517A5 (ja) | ||
| JP2646974B2 (ja) | 走査回路およびその駆動方法 | |
| JP3068394B2 (ja) | センサシステム | |
| JPH10303366A (ja) | 半導体装置 | |
| JPH0347621B2 (ja) | ||
| JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
| JP6192626B2 (ja) | Ｃｃｄイメージセンサ及びその画素群の配置方法 | |
| JP3668305B2 (ja) | 固体撮像装置 | |
| JP4255530B2 (ja) | 分割シフトレジスタを用いるアドレス方法および回路 | |
| CN204406960U (zh) | 栅极驱动电路、阵列基板、显示装置 | |
| JPH0376636B2 (ja) | ||
| JP2591299B2 (ja) | 走査回路およびその駆動方法 | |
| JPS60134675A (ja) | 固体撮像デバイスおよびその製造方法 | |
| JPS5878786A (ja) | 感熱記録装置 | |
| JPH04277986A (ja) | 固体撮像装置及びその駆動方法 | |
| JP6138298B2 (ja) | 撮像装置、その制御方法及びプログラム | |
| JPH04277985A (ja) | 固体撮像装置及びその駆動方法 | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| JPH06112205A (ja) | 半導体集積回路装置 | |
| JP2012070881A (ja) | 撮像装置、その制御方法及びプログラム | |
| JP2838176B2 (ja) | 画像装置 | |
| JPH05244340A (ja) | 固体撮像素子 | |
| JPH10149140A (ja) | 大規模集積回路を用いた液晶駆動装置 |